JPS649837B2 - - Google Patents
Info
- Publication number
- JPS649837B2 JPS649837B2 JP59015932A JP1593284A JPS649837B2 JP S649837 B2 JPS649837 B2 JP S649837B2 JP 59015932 A JP59015932 A JP 59015932A JP 1593284 A JP1593284 A JP 1593284A JP S649837 B2 JPS649837 B2 JP S649837B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input signal
- turned
- state
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009825 accumulation Methods 0.000 claims description 18
- 238000004804 winding Methods 0.000 claims description 17
- 230000005284 excitation Effects 0.000 claims description 7
- 101150104728 GPR88 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/288—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using variable impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
- Control Of Stepping Motors (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はバイポーラ駆動をするステツプモータ
や直流モータ等のモータ駆動回路に関する。
や直流モータ等のモータ駆動回路に関する。
近年フロツピーデイスク装置やプリンタ装置等
に用いられているステツプモータは、装置全体の
小型化に伴ない小型で駆動力の大きいものが求め
られている。ステツプモータの駆動方式には、固
定子巻線に流れる励磁電流の方向が一定のユニポ
ーラ駆動方式と、励磁電流の方向が正および負の
２方向であるバイポーラ駆動方式があるが、近年
は、モータ巻線を有効に用い小型化が可能なバイ
ポーラ駆動方式が多く用いられている。
に用いられているステツプモータは、装置全体の
小型化に伴ない小型で駆動力の大きいものが求め
られている。ステツプモータの駆動方式には、固
定子巻線に流れる励磁電流の方向が一定のユニポ
ーラ駆動方式と、励磁電流の方向が正および負の
２方向であるバイポーラ駆動方式があるが、近年
は、モータ巻線を有効に用い小型化が可能なバイ
ポーラ駆動方式が多く用いられている。
第１図にバイポーラ駆動方式の従来のモータ駆
動回路を示す。第１図ではひとつのモータ巻線
Loに対する回路だけを示してある。モータ巻線
の数に応じて同様の回路がさらに必要となる。モ
ータ巻線Loの両端にそれぞれトランジスタＱ１
とＱ２およびトランジスタＱ３とＱ４が接続され
ている。これらトランジスタＱ１とＱ２およびＱ
３とＱ４は直列接続され、電源Vccと接地間に挿
入されている。トランジスタＱ１とＱ４のベース
には、それぞれドライバDR１とDR２を介して
入力信号φ１が入力され、トランジスタＱ２とＱ
４のベースには、それぞれドライバDR３とDR
４を介して、入力信号φ１を反転した入力信号
１が入力される。
動回路を示す。第１図ではひとつのモータ巻線
Loに対する回路だけを示してある。モータ巻線
の数に応じて同様の回路がさらに必要となる。モ
ータ巻線Loの両端にそれぞれトランジスタＱ１
とＱ２およびトランジスタＱ３とＱ４が接続され
ている。これらトランジスタＱ１とＱ２およびＱ
３とＱ４は直列接続され、電源Vccと接地間に挿
入されている。トランジスタＱ１とＱ４のベース
には、それぞれドライバDR１とDR２を介して
入力信号φ１が入力され、トランジスタＱ２とＱ
４のベースには、それぞれドライバDR３とDR
４を介して、入力信号φ１を反転した入力信号
１が入力される。
入力信号φ１がＨレベルの場合、入力信号１
はＬレベルであり、トランジスタＱ１とＱ４がオ
ンし、トランジスタＱ２とＱ３がオフする。した
がつてモータ巻線Loに右向きの電流iL1が流れる。
逆に入力信号φ１がＬレベルの場合、入力信号
１はＨレベルであり、トランジスタＱ１とＱ４が
オフし、トランジスタＱ２とＱ３がオンする。し
たがつてモータ巻線Loに逆向きの電流iL2が流れ
る。このように入力信号φ１，１によりモータ
巻線Loへ流れる電流の向きが反対になるバイポ
ーラ駆動が可能である。
はＬレベルであり、トランジスタＱ１とＱ４がオ
ンし、トランジスタＱ２とＱ３がオフする。した
がつてモータ巻線Loに右向きの電流iL1が流れる。
逆に入力信号φ１がＬレベルの場合、入力信号
１はＨレベルであり、トランジスタＱ１とＱ４が
オフし、トランジスタＱ２とＱ３がオンする。し
たがつてモータ巻線Loに逆向きの電流iL2が流れ
る。このように入力信号φ１，１によりモータ
巻線Loへ流れる電流の向きが反対になるバイポ
ーラ駆動が可能である。
しかしながらトランジスタは、オンからオフに
変化する場合の蓄積時間tstrgが、オフからオンに
変化する場合よりもかなり大きい。このため、第
２図に示すように入力信号φ１がＬレベルからＨ
レベルに変化するときに、トランジスタＱ２とＱ
４がオンからオフに変化するのが蓄積時間tstrgだ
け遅れ、トランジスタＱ１とＱ２およびＱ３とＱ
４が同時にオンとなる時間が存在し、電源Vccか
ら接地への貫通電流isが流れるという問題があつ
た。この貫通電流isは外部素子により制限されな
いため、極めて大きな値となり、トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４が破壊されるおそれがあつ
た。またトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４が
破壊されなくとも、パルス状の貫通電流isにより
回路が誤動作するおそれがあつた。
変化する場合の蓄積時間tstrgが、オフからオンに
変化する場合よりもかなり大きい。このため、第
２図に示すように入力信号φ１がＬレベルからＨ
レベルに変化するときに、トランジスタＱ２とＱ
４がオンからオフに変化するのが蓄積時間tstrgだ
け遅れ、トランジスタＱ１とＱ２およびＱ３とＱ
４が同時にオンとなる時間が存在し、電源Vccか
ら接地への貫通電流isが流れるという問題があつ
た。この貫通電流isは外部素子により制限されな
いため、極めて大きな値となり、トランジスタＱ
１，Ｑ２，Ｑ３，Ｑ４が破壊されるおそれがあつ
た。またトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４が
破壊されなくとも、パルス状の貫通電流isにより
回路が誤動作するおそれがあつた。
このため従来は第３図に示す制御回路１によ
り、第４図に示すようなタイミングで入力信号φ
１，１′を制御し貫通電流isの発生を防止して
いた。すなわち、入力信号φ１の立下りより入力
信号１の立上りをほぼ蓄積時間tstrgだけ遅ら
せ、入力信号φ１の立上りより入力信号１の立
下りをほぼ蓄積時間tstrgだけ遅らせるようにし
て、トランジスタＱ１とＱ２およびＱ３とＱ４が
同時にはオンしないようにし、貫通電流isの発生
を防止していた。
り、第４図に示すようなタイミングで入力信号φ
１，１′を制御し貫通電流isの発生を防止して
いた。すなわち、入力信号φ１の立下りより入力
信号１の立上りをほぼ蓄積時間tstrgだけ遅ら
せ、入力信号φ１の立上りより入力信号１の立
下りをほぼ蓄積時間tstrgだけ遅らせるようにし
て、トランジスタＱ１とＱ２およびＱ３とＱ４が
同時にはオンしないようにし、貫通電流isの発生
を防止していた。
または第５図に示すように入力信号φ１，
１，φ２，２の信号線に低抗ＲとコンデンサＣ
を付加して、信号の立上りを遅延させ、貫通電流
isの発生を防止するという方法も採られていた。
１，φ２，２の信号線に低抗ＲとコンデンサＣ
を付加して、信号の立上りを遅延させ、貫通電流
isの発生を防止するという方法も採られていた。
しかしながらこのような従来の方法によれば、
入力信号φ１，１′，φ２，２′の制御が複雑
であつたり、追加部品が必要であり、また制御回
路１とモータ駆動回路２との間に相数の２倍の信
号線が必要であるという問題があつた。
入力信号φ１，１′，φ２，２′の制御が複雑
であつたり、追加部品が必要であり、また制御回
路１とモータ駆動回路２との間に相数の２倍の信
号線が必要であるという問題があつた。
本発明は上記事情を考慮してなされたもので、
タイミング調整をおこなわない入力信号と反転信
号でも貫通電流を生ずることのないモータ駆動回
路を提供することを目的とする。
タイミング調整をおこなわない入力信号と反転信
号でも貫通電流を生ずることのないモータ駆動回
路を提供することを目的とする。
この目的を達成するために本発明によるモータ
駆動回路は、モータ巻線への励磁電流を流す各ト
ランジスタのベースにそれぞれ補助トランジスタ
を接続し、各補助トランジスタのベースには、自
己が接続されているトランジスタのベースとは反
転した信号を入力することにより、励磁電流の方
向反転時の貫通電流の発生を防止している。
駆動回路は、モータ巻線への励磁電流を流す各ト
ランジスタのベースにそれぞれ補助トランジスタ
を接続し、各補助トランジスタのベースには、自
己が接続されているトランジスタのベースとは反
転した信号を入力することにより、励磁電流の方
向反転時の貫通電流の発生を防止している。
本発明の一実施例によるモータ駆動回路を第６
図に示す。第６図はひとつのモータ巻線に対する
回路であり、モータ巻線の数に対応する数の回路
が必要である。電源Vccと接地間に、直列接続さ
れたトランジスタＱ１とＱ２からなるトランジス
タ列と、直列接続されたトランジスタＱ３とＱ４
からなるトランジスタ列とが挿入されている。モ
ータ巻線Loの両端は、これらトランジスタ列の
接続中点、すなわちトランジスタＱ１のエミツタ
とトランジスタＱ２のコレクタの接続点と、トラ
ンジスタＱ３のエミツタとトランジスタＱ４のコ
レクタの接続点とに接続されている。トランジス
タＱ１とＱ４のベースには、それぞれドライバ
DR１とDR４を介して入力信号φ１が入力され、
トランジスタＱ２とＱ３のベースにはそれぞれド
ライバDR２とDR３を介して、入力信号φ１を
反転した反転信号１が入力されている。
図に示す。第６図はひとつのモータ巻線に対する
回路であり、モータ巻線の数に対応する数の回路
が必要である。電源Vccと接地間に、直列接続さ
れたトランジスタＱ１とＱ２からなるトランジス
タ列と、直列接続されたトランジスタＱ３とＱ４
からなるトランジスタ列とが挿入されている。モ
ータ巻線Loの両端は、これらトランジスタ列の
接続中点、すなわちトランジスタＱ１のエミツタ
とトランジスタＱ２のコレクタの接続点と、トラ
ンジスタＱ３のエミツタとトランジスタＱ４のコ
レクタの接続点とに接続されている。トランジス
タＱ１とＱ４のベースには、それぞれドライバ
DR１とDR４を介して入力信号φ１が入力され、
トランジスタＱ２とＱ３のベースにはそれぞれド
ライバDR２とDR３を介して、入力信号φ１を
反転した反転信号１が入力されている。
本実施例はさらに、各トランジスタＱ１，Ｑ
２，Ｑ３，Ｑ４に補助トランジスタＱ５，Ｑ６，
Ｑ７，Ｑ８が設けられている点に特徴がある。こ
れら補助トランジスタＱ５，Ｑ６，Ｑ７，Ｑ８は
トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がオフから
オンに変化するのを遅らせるために設けられてい
る。トランジスタＱ１のベースには補助トランジ
スタＱ５のコレクタが接続され、補助トランジス
タＱ５のエミツタは接地されている。また補助ト
ランジスタＱ５のベースには、トランジスタＱ１
のベースに入力している入力信号φ１の反転信号
φ１が入力されている。同様にトランジスタＱ２
のベースにも、エミツタが接地された補助トラン
ジスタＱ６が接続されており、この補助トランジ
スタＱ６のベースには、入力信号φ１が入力され
ている。トランジスタＱ３とＱ４のベースにもそ
れぞれ補助トランジスタＱ７とＱ８のコレクタが
接続されている。これら補助トランジスタＱ７と
Ｑ８のベースにも、自己が接続されたトランジス
タＱ３とＱ４のベースに入力する信号を反転した
信号が入力されている。これら補助トランジスタ
Ｑ５，Ｑ６，Ｑ７，Ｑ８の蓄積時間はトランジス
タＱ１，Ｑ２，Ｑ３，Ｑ４の蓄積時間と同等また
はそれ以上であることが必要である。より正確に
は、補助トランジスタＱ５はトランジスタＱ２以
上の蓄積時間を有し、補助トランジスタＱ６はト
ランジスタＱ１以上の蓄積時間を有し、補助トラ
ンジスタＱ７はトランジスタＱ４以上の蓄積時間
を有し、補助トランジスタＱ８はトランジスタＱ
３以上の蓄積時間を有している。
２，Ｑ３，Ｑ４に補助トランジスタＱ５，Ｑ６，
Ｑ７，Ｑ８が設けられている点に特徴がある。こ
れら補助トランジスタＱ５，Ｑ６，Ｑ７，Ｑ８は
トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がオフから
オンに変化するのを遅らせるために設けられてい
る。トランジスタＱ１のベースには補助トランジ
スタＱ５のコレクタが接続され、補助トランジス
タＱ５のエミツタは接地されている。また補助ト
ランジスタＱ５のベースには、トランジスタＱ１
のベースに入力している入力信号φ１の反転信号
φ１が入力されている。同様にトランジスタＱ２
のベースにも、エミツタが接地された補助トラン
ジスタＱ６が接続されており、この補助トランジ
スタＱ６のベースには、入力信号φ１が入力され
ている。トランジスタＱ３とＱ４のベースにもそ
れぞれ補助トランジスタＱ７とＱ８のコレクタが
接続されている。これら補助トランジスタＱ７と
Ｑ８のベースにも、自己が接続されたトランジス
タＱ３とＱ４のベースに入力する信号を反転した
信号が入力されている。これら補助トランジスタ
Ｑ５，Ｑ６，Ｑ７，Ｑ８の蓄積時間はトランジス
タＱ１，Ｑ２，Ｑ３，Ｑ４の蓄積時間と同等また
はそれ以上であることが必要である。より正確に
は、補助トランジスタＱ５はトランジスタＱ２以
上の蓄積時間を有し、補助トランジスタＱ６はト
ランジスタＱ１以上の蓄積時間を有し、補助トラ
ンジスタＱ７はトランジスタＱ４以上の蓄積時間
を有し、補助トランジスタＱ８はトランジスタＱ
３以上の蓄積時間を有している。
次に第７図を用いて動作を説明する。入力信号
φ１がＨレベルであると、反転信号１はＬレベ
ルであり、トランジスタＱ１とＱ４がオンし、ト
ランジスタＱ２とＱ３がオフする。したがつてモ
ータ巻線Loに右向きの電流iL1が流れる。逆に入
力信号φ１がＬレベルであると、反転信号１が
ＨレベルでありトランジスタＱ１とＱ４がオフ
し、トランジスタＱ２とＱ３がオフする。したが
つてモータ巻線Loに左向きの電流iL1が流れる。
φ１がＨレベルであると、反転信号１はＬレベ
ルであり、トランジスタＱ１とＱ４がオンし、ト
ランジスタＱ２とＱ３がオフする。したがつてモ
ータ巻線Loに右向きの電流iL1が流れる。逆に入
力信号φ１がＬレベルであると、反転信号１が
ＨレベルでありトランジスタＱ１とＱ４がオフ
し、トランジスタＱ２とＱ３がオフする。したが
つてモータ巻線Loに左向きの電流iL1が流れる。
今、時刻T1で入力信号φ１がＨレベルからＬ
レベルに変化すると、同時に反転信号１もＬレ
ベルからＨレベルに変化する。トランジスタＱ１
は、ベースへの入力信号φ１がＨレベルからＬレ
ベルに変化しても蓄積時間TD１の間はすぐにオ
フにならずオンのままである。これに対しトラン
ジスタＱ２は直ちにオフからオンに変化しようと
する。ところがこのトランジスタＱ２のベースに
は補助トランジスタＱ６が接続されており、補助
トランジスタＱ６はその蓄積時間TD６の間オン
であるので、トランジスタＱ２のベースの電位が
Ｈレベルにならず、トランジスタＱ２は直ちにオ
ンせず、補助トランジスタＱ６の蓄積時間TD６
後はじめてオンする。TD6≧TD1であるから、
トランジスタＱ１とＱ２とが同時にオンになるこ
とはなく、貫通電流は流れない。
レベルに変化すると、同時に反転信号１もＬレ
ベルからＨレベルに変化する。トランジスタＱ１
は、ベースへの入力信号φ１がＨレベルからＬレ
ベルに変化しても蓄積時間TD１の間はすぐにオ
フにならずオンのままである。これに対しトラン
ジスタＱ２は直ちにオフからオンに変化しようと
する。ところがこのトランジスタＱ２のベースに
は補助トランジスタＱ６が接続されており、補助
トランジスタＱ６はその蓄積時間TD６の間オン
であるので、トランジスタＱ２のベースの電位が
Ｈレベルにならず、トランジスタＱ２は直ちにオ
ンせず、補助トランジスタＱ６の蓄積時間TD６
後はじめてオンする。TD6≧TD1であるから、
トランジスタＱ１とＱ２とが同時にオンになるこ
とはなく、貫通電流は流れない。
時刻T2で入力信号φ１がＬレベルからＨレベ
ルに変化する場合も同様である。トランジスタＱ
２は、ベースへの反転信号１がＨレベルからＬ
レベルに変化してもすぐにはオフにならず、蓄積
時間TD２の間はオンのままである。一方トラン
ジスタＱ１はオフからオンへの変化であるためベ
ースがＬレベルからＨレベルに変化すれば直ちに
オンになる。ところがトランジスタＱ１のベース
に接続された補助トランジスタＱ５が時刻T2後
もその蓄積時間TD５の間オンであるため、入力
信号φ１がＬレベルからＨレベルに変化している
にもかかわらず、トランジスタＱ１のベースの電
位は上がらず、蓄積時間TD５の後はじめてオン
する。TD5≧TD1であるためトランジスタＱ１
とＱ２とが同時にオンになることなく、貫通電流
は流れない。
ルに変化する場合も同様である。トランジスタＱ
２は、ベースへの反転信号１がＨレベルからＬ
レベルに変化してもすぐにはオフにならず、蓄積
時間TD２の間はオンのままである。一方トラン
ジスタＱ１はオフからオンへの変化であるためベ
ースがＬレベルからＨレベルに変化すれば直ちに
オンになる。ところがトランジスタＱ１のベース
に接続された補助トランジスタＱ５が時刻T2後
もその蓄積時間TD５の間オンであるため、入力
信号φ１がＬレベルからＨレベルに変化している
にもかかわらず、トランジスタＱ１のベースの電
位は上がらず、蓄積時間TD５の後はじめてオン
する。TD5≧TD1であるためトランジスタＱ１
とＱ２とが同時にオンになることなく、貫通電流
は流れない。
トランジスタＱ３とＱ４についても、補助トラ
ンジスタＱ７とＱ８が設けられているので、同時
にオンすることはなく、貫通電流は流れない。
ンジスタＱ７とＱ８が設けられているので、同時
にオンすることはなく、貫通電流は流れない。
このように本実施例によれば、入力信号φ１と
φ１のタイミング調整をおこなわなくとも貫通電
流が流れることはない。
φ１のタイミング調整をおこなわなくとも貫通電
流が流れることはない。
本発明の他の実施例によるモータ駆動回路を第
８図に示す。先の実施例とほとんど同じである
が、インバータINVを用いてモータ駆動回路側
で反転信号１を生成している点が異なつてい
る。特にタイミング調整をおこなう必要がないの
で、このような構成が可能である。したがつてモ
ータ駆動回路としては入力信号φ１だけが入力す
ればよいので、２相の場合には、第９図に示すよ
うに制御回路１とモータ駆動回路２との間の信号
線を相数の２本だけに半減することができる。
８図に示す。先の実施例とほとんど同じである
が、インバータINVを用いてモータ駆動回路側
で反転信号１を生成している点が異なつてい
る。特にタイミング調整をおこなう必要がないの
で、このような構成が可能である。したがつてモ
ータ駆動回路としては入力信号φ１だけが入力す
ればよいので、２相の場合には、第９図に示すよ
うに制御回路１とモータ駆動回路２との間の信号
線を相数の２本だけに半減することができる。
先の実施例では２相であつたが、もつと多相の
モータでも同様である。また励磁電流を流すため
のトランジスタ列は電源側と接地側はそれぞれひ
とつのトランジスタで構成されているが、２つ以
上のトランジスタで構成してもよい。複数のトラ
ンジスタを並列に設ければ大きな励磁電流を流す
ことができる。補助トランジスタについても、先
の実施例のひとつの補助トランジスタのかわりに
複数のトランジスタで構成してもよい。また先の
実施例ではnpnトランジスタで構成したが、pnp
トランジスタで構成してもよい。
モータでも同様である。また励磁電流を流すため
のトランジスタ列は電源側と接地側はそれぞれひ
とつのトランジスタで構成されているが、２つ以
上のトランジスタで構成してもよい。複数のトラ
ンジスタを並列に設ければ大きな励磁電流を流す
ことができる。補助トランジスタについても、先
の実施例のひとつの補助トランジスタのかわりに
複数のトランジスタで構成してもよい。また先の
実施例ではnpnトランジスタで構成したが、pnp
トランジスタで構成してもよい。
さらに本発明のモータ駆動回路は、バイポーラ
駆動方式であれば、ステツプモータ以外の直流モ
ータ等の駆動回路として利用できる。
駆動方式であれば、ステツプモータ以外の直流モ
ータ等の駆動回路として利用できる。
以上の通り本発明によれば、第１のトランジス
タ列及び第２のトランジスタ列のそれぞれにおい
てその電源側及び接地側トランジスタのうちの一
方のトランジスタがターンオフするとき、他方に
接続された補助トランジスタのターンオフの遅れ
をもつて該他方のトランジスタのターンオンを遅
らせることにより、電源側及び接地側トランジス
タが同時にオンになつている状態が発生しないよ
うにしたので、入力信号とその入力信号をただ反
転しただけの信号でも、入力信号の論理レベルの
変化時に貫通電流が流れることがない。このため
トランジスタが破壊されたり、パルス状の信号が
発生することがなく、回路の信頼性が向上する。
また入力信号を単に反転するだけで反転信号を得
ることができるため、制御回路との間の信号線数
を少なくすることができる。したがつて集積回路
化するときのピン数を減らすことができ、回路設
計が容易になるとともにコストダウンをはかるこ
とができる。
タ列及び第２のトランジスタ列のそれぞれにおい
てその電源側及び接地側トランジスタのうちの一
方のトランジスタがターンオフするとき、他方に
接続された補助トランジスタのターンオフの遅れ
をもつて該他方のトランジスタのターンオンを遅
らせることにより、電源側及び接地側トランジス
タが同時にオンになつている状態が発生しないよ
うにしたので、入力信号とその入力信号をただ反
転しただけの信号でも、入力信号の論理レベルの
変化時に貫通電流が流れることがない。このため
トランジスタが破壊されたり、パルス状の信号が
発生することがなく、回路の信頼性が向上する。
また入力信号を単に反転するだけで反転信号を得
ることができるため、制御回路との間の信号線数
を少なくすることができる。したがつて集積回路
化するときのピン数を減らすことができ、回路設
計が容易になるとともにコストダウンをはかるこ
とができる。
第１図、第３図、第５図は従来のモータ駆動回
路を示す図、第２図、第４図は同モータ駆動回路
のタイムチヤート、第６図は本発明の一実施例に
よるモータ駆動回路の回路図、第７図は同モータ
駆動回路のタイムチヤート、第８図は本発明の他
の実施例によるモータ駆動回路の回路図、第９図
は同モータ駆動回路のタイムチヤートである。 Ｑ１，Ｑ２，Ｑ３，Ｑ４……トランジスタ、Ｑ
５，Ｑ６，Ｑ７，Ｑ８……補助トランジスタ、
DR１，DR２，DR３，DR４……ドライバ、
INV……インバータ。
路を示す図、第２図、第４図は同モータ駆動回路
のタイムチヤート、第６図は本発明の一実施例に
よるモータ駆動回路の回路図、第７図は同モータ
駆動回路のタイムチヤート、第８図は本発明の他
の実施例によるモータ駆動回路の回路図、第９図
は同モータ駆動回路のタイムチヤートである。 Ｑ１，Ｑ２，Ｑ３，Ｑ４……トランジスタ、Ｑ
５，Ｑ６，Ｑ７，Ｑ８……補助トランジスタ、
DR１，DR２，DR３，DR４……ドライバ、
INV……インバータ。
Claims (1)
- 【特許請求の範囲】 １ 互いに直列接続された２つのトランジスタを
それぞれ有し電源と接地間に挿入された第１およ
び第２のトランジスタ列を備え、 該第１のトランジスタ列の電源側トランジスタ
と該第１のトランジスタ列の接地側トランジスタ
との接続点にモータ巻線の一端が接続され、 前記第２のトランジスタ列の電源側トランジス
タと該第２のトランジスタ列の接地側トランジス
タとの接続点に前記モータ巻線の他端が接続さ
れ、 前記第１のトランジスタ列及び前記第２のトラ
ンジスタ列を構成するトランジスタのベースに
は、電位が第１の状態及び第２の状態になる入力
信号が供給され、 該入力信号の電位が前記第１の状態にあるとき
には、前記第１のトランジスタ列の電源側トラン
ジスタと前記第２のトランジスタ列の接地側トラ
ンジスタとがオンとなり且つ前記第２のトランジ
スタ列の電源側トランジスタと前記第１のトラン
ジスタ列の接地側トランジスタとがオフとなると
共に、前記入力信号の電位が前記第２の状態にあ
るときには、前記第２のトランジスタ列の電源側
トランジスタと前記第１のトランジスタ列の接地
側トランジスタとがオンとなり且つ前記第１のト
ランジスタ列の電源側トランジスタと前記第２の
トランジスタ列の接地側トランジスタとがオフと
なるように該入力信号の供給回路が形成され、 前記入力信号の電位を前記第１の状態と第２の
状態とに変化させることにより前記モータ巻線に
正負両方向の励磁電流を流すようになつているバ
イポーラ駆動方式のモータ駆動回路において、 第１、第２、第３及び第４の補助トランジスタ
を備え、 前記第１の補助トランジスタは、前記入力信号
が第１の状態にあるときオンとなり且つ該入力信
号が第２の状態にあるときオフとなるように該入
力信号がそのベースに与えられるとともに、出力
側の一端が前記第１のトランジスタ列の接地側ト
ランジスタのベースに接続され且つ同出力側の他
端が接地に接続され、該前記第１のトランジスタ
列の接地側トランジスタの蓄積時間以上の蓄積時
間を有し、 前記第２の補助トランジスタは、前記入力信号
が第１の状態にあるときオンとなり且つ該入力信
号が第２の状態にあるときオフとなるように該入
力信号がそのベースに与えられるとともに、出力
側の一端が前記第２のトランジスタ列の電源側ト
ランジスタのベースに接続され且つ同出力側の他
端が接地に接続され、該前記第２のトランジスタ
列の電源側トランジスタの蓄積時間以上の蓄積時
間を有し、 前記第３の補助トランジスタは、前記入力信号
が第２の状態にあるときオンとなり且つ該入力信
号が第１の状態にあるときオフとなるように該入
力信号がそのベースに与えられるとともに、出力
側の一端が前記第１のトランジスタ列の電源側ト
ランジスタのベースに接続され且つ同出力側の他
端が接地に接続され、該前記第１のトランジスタ
列の電源側トランジスタの蓄積時間以上の蓄積時
間を有し、 前記第４の補助トランジスタは、前記入力信号
が第２の状態にあるときオンとなり且つ該入力信
号が第１の状態にあるときオフとなるように該入
力信号がそのベースに与えられるとともに、出力
側の一端が前記第２のトランジスタ列の電源側ト
ランジスタのベースに接続され且つ同出力側の他
端が接地に接続され、該前記第２のトランジスタ
列の電源側トランジスタの蓄積時間以上の蓄積時
間を有する、 ことを特徴とするモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015932A JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015932A JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160393A JPS60160393A (ja) | 1985-08-21 |
| JPS649837B2 true JPS649837B2 (ja) | 1989-02-20 |
Family
ID=11902543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015932A Granted JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160393A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4705997A (en) * | 1986-02-21 | 1987-11-10 | United Technologies Automotive, Inc. | Bidirectional motor drive circuit |
| JPS6477494A (en) * | 1987-09-17 | 1989-03-23 | Max Co Ltd | Load current controlling system |
| US6903531B2 (en) * | 2003-09-05 | 2005-06-07 | Electronic Theatre Controls, Inc. | Circuit for driving a stepper motor and method of controlling a stepper motor driver |
| JP4477952B2 (ja) | 2004-07-09 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム |
| JP5482815B2 (ja) * | 2011-06-01 | 2014-05-07 | 株式会社デンソー | パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法 |
-
1984
- 1984-01-31 JP JP59015932A patent/JPS60160393A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160393A (ja) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436548B2 (ja) | Ｅｃｌ回路を駆動する低電圧スイング出力ｍｏｓ回路 | |
| JP2647014B2 (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPS649837B2 (ja) | ||
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| US7215093B2 (en) | Motor drive circuit and motor drive method that can positively perform a brake operation | |
| US5030897A (en) | Driving current control circuit | |
| JP3276734B2 (ja) | モータ駆動回路 | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JP2803354B2 (ja) | モータ駆動用集積回路 | |
| JPS6223060Y2 (ja) | ||
| JP2819878B2 (ja) | パルス出力装置 | |
| JP2834773B2 (ja) | モータの速度制御回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP2776643B2 (ja) | クロック駆動回路 | |
| JP3005420B2 (ja) | モータ駆動回路 | |
| JPS6216798Y2 (ja) | ||
| JPH05259851A (ja) | スイッチング駆動回路 | |
| JPH0661825A (ja) | 双方向電流駆動回路 | |
| JPH0234211B2 (ja) | ||
| JP2569861B2 (ja) | ＢｉＣＭＯＳ集積回路 | |
| JPH0413853Y2 (ja) | ||
| US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
| JPS63294290A (ja) | 制御回路 | |
| JPS60204295A (ja) | ステツピングモ−タ駆動方法 |