JP4477952B2 - 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム - Google Patents

半導体装置、ｄｃ／ｄｃコンバータおよび電源システム Download PDF

Info

Publication number
JP4477952B2
JP4477952B2 JP2004203094A JP2004203094A JP4477952B2 JP 4477952 B2 JP4477952 B2 JP 4477952B2 JP 2004203094 A JP2004203094 A JP 2004203094A JP 2004203094 A JP2004203094 A JP 2004203094A JP 4477952 B2 JP4477952 B2 JP 4477952B2
Authority
JP
Japan
Prior art keywords
mosfet
low
gate
auxiliary
side switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004203094A
Other languages
English (en)
Other versions
JP2006025567A (ja
Inventor
正樹 白石
貴之 岩崎
伸悌 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004203094A priority Critical patent/JP4477952B2/ja
Priority to CN200510078017XA priority patent/CN1719706B/zh
Priority to CN201210380138.XA priority patent/CN102916008B/zh
Priority to US11/175,288 priority patent/US7514731B2/en
Publication of JP2006025567A publication Critical patent/JP2006025567A/ja
Priority to US12/405,945 priority patent/US8207558B2/en
Application granted granted Critical
Publication of JP4477952B2 publication Critical patent/JP4477952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電源回路の半導体装置に関し、特に、ＤＣ／ＤＣコンバータに用いられる、ハイサイドスイッチとローサイドスイッチ及びドライバを１パッケージ化した半導体装置、いわゆるシステムインパッケージと呼ばれる半導体装置において、電源変換効率の向上に適用して有効な技術に関するものである。
本発明者が検討したところによれば、電源回路の半導体装置に関しては、以下のような技術が考えられる。
近年、電源回路などの小型化、高速負荷応答を達成するため、電源に使用されるパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の高周波数化が進んでいる。
特に、パーソナルコンピュータやコンピュータゲーム機などの電源回路に用いられる、非絶縁型ＤＣ／ＤＣコンバータは、駆動するＣＰＵなどの大電流化や、受動部品であるチョークコイル、入出力容量の小型化の要求などに伴い、大電流化、高周波数化の傾向にある。
たとえば、パーソナルコンピュータやコンピュータゲーム機などの電源回路には、非絶縁型ＤＣ／ＤＣコンバータが広く用いられている。非絶縁型ＤＣ／ＤＣコンバータは、電子システムに搭載されるＣＰＵなどの大電流化や低電圧化に伴い、高効率化、小型化が要求される。
このような非絶縁型ＤＣ／ＤＣコンバータは、ハイサイドスイッチとローサイドスイッチで構成され、該スイッチはパワーＭＯＳＦＥＴがそれぞれ用いられている。
これらスイッチは、ハイサイドとローサイドとを同期を取りながら交互にＯＮ／ＯＦＦすることにより、電圧変換を行っている。ハイサイドスイッチは、ＤＣ／ＤＣコンバータのコントロール用スイッチであり、ローサイドスイッチは同期整流用スイッチとなる。
また、最近のＤＣ／ＤＣコンバータでは、チップ間の寄生インダクタンスを小さくし、高速応答・小型化に対応するため、ハイサイドスイッチ・ローサイドスイッチ及びそれらを駆動するドライバを１パッケージ化した、システムインパッケージ化の傾向がある。
以下において、本発明者が本発明の前提として検討した従来のシステムインパッケージの一例を、図８〜図１０を用いて説明する。
図８は、従来のＤＣ／ＤＣコンバータ向けシステムインパッケージの回路構成の一例を示す。システムインパッケージ２９は、ハイサイドＭＯＳＦＥＴ２、ローサイドＭＯＳＦＥＴ３、それぞれのＭＯＳＦＥＴを駆動するドライバ５，６からなる構成になっている。ここで、ハイサイドＭＯＳＦＥＴ２は半導体チップ７、ローサイドＭＯＳＦＥＴ３は半導体チップ８、ドライバ５，６は半導体チップ９であり、上記３つのチップが１つのパッケージに搭載されている。
上記システムインパッケージを用いたＤＣ／ＤＣコンバータの動作原理及び各端子について説明する。ＰＷＭコントローラ１０から、ＰＷＭ入力端子１８にＰＷＭ信号が入力されることで、ドライバ５，６が配線１４，１６を介してハイサイドＭＯＳＦＥＴ２及びローサイドＭＯＳＦＥＴ３のゲートを駆動する。ドライバ５，６には、ハイサイドＭＯＳＦＥＴ２及びローサイドＭＯＳＦＥＴ３のソース電位が、配線１５，１７を介して伝えられており、各ゲート電圧はソース電位を基準に与えられる。各ＭＯＳＦＥＴのゲートに印加される電圧は、外部電源ＶＧＨ及びＶＧＬから、ＶＧＨ入力端子２０及びＶＧＬ入力端子１９を介して与えられる。ハイサイドＭＯＳＦＥＴ２とローサイドＭＯＳＦＥＴ３のオン期間の割合によって、入力端子２３に入力された電圧は所望の電圧に変換され、出力端子２４に出力される。出力された電圧は、平滑用インダクタ１１及び平滑用コンデンサ１２により平滑化される。
また、上記システムインパッケージでは、ハイサイドＭＯＳＦＥＴ２にｎ型のＭＯＳＦＥＴを使用しているため、ゲートを駆動するためにブートストラップ回路を用いており、そのためのコンデンサ２８及びブート用端子２１が設けられている。なお、ブートストラップ回路には、逆流防止のためにダイオードが用いられるが、本発明には無関係なので省略している。その他には、ハイサイドＭＯＳＦＥＴ２及びローサイドＭＯＳＦＥＴ３のゲート電圧を監視するための、ＶＧＨモニター端子２２及びＶＧＬモニター端子２６、パワーグランド端子２５、ロジックグランド端子２７が設けられている。
図９は、従来のＤＣ／ＤＣコンバータ向けシステムインパッケージのパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す。パッケージはノンリード表面実装パッケージの１つである、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）を使用している。図のように、パッケージのタブは３つに分かれており、ハイサイドＭＯＳＦＥＴの半導体チップ７、ローサイドＭＯＳＦＥＴの半導体チップ８、ドライバの半導体チップ９が搭載されている。各チップ間はワイヤボンディングで接続されており、特徴としては、各ＭＯＳＦＥＴのゲート駆動用の配線１４，１６と基準となるソース電位を伝えるための配線１５，１７がそれぞれ近接かつ平行に配線されることで、ＭＯＳＦＥＴのゲート−ドライバ間及びソース−ドライバ間の寄生インダクタンスを低減している。
ところが、上記ＤＣ／ＤＣコンバータにおいては、ローサイドＭＯＳＦＥＴ３がオフ状態で、ハイサイドＭＯＳＦＥＴ２がオンすると、ローサイドＭＯＳＦＥＴ３のドレイン電圧（図８、図９の出力端子２４の電圧）が上昇し、その電圧変化に伴い、ローサイドＭＯＳＦＥＴ３のゲート−ドレイン間の帰還容量を介して、ローサイドＭＯＳＦＥＴ３のゲート−ソース間に充電電流が流れ、ローサイドＭＯＳＦＥＴ３のゲート電圧が上昇する、という現象が起こる。この時、ローサイドＭＯＳＦＥＴ３のゲート電圧が、閾値電圧を超えてしまうと、ローサイドＭＯＳＦＥＴ３がオン状態になり、ハイサイドＭＯＳＦＥＴ２からローサイドＭＯＳＦＥＴ３へ大きな貫通電流が流れ（セルフターンオン現象）、変換効率が大幅に低減するという問題が生じる。
図１０は、セルフターンオン現象を説明するための各電圧のタイミングチャートを示す。ハイサイドＭＯＳＦＥＴ２がオンすると、出力端子２４の電圧が上昇し、そのピーク電圧時に、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧もピーク電圧を持ち、閾値電圧を超えてしまうことがわかる。実際のローサイドＭＯＳＦＥＴは、セルフターンオンを起こさないようにある程度高い閾値電圧を持つＭＯＳＦＥＴを使用する必要があり、そのため導通損失が大きくなり、高効率化ができないという問題がある。
上記問題の解決策として、たとえば特許文献１では、ローサイドスイッチと補助スイッチを同一パッケージ内に内蔵し、ローサイドスイッチのゲート−ソース間に補助スイッチを接続し、ローサイドスイッチのゲート電圧が上昇した際に、補助スイッチをオンすることでローサイドスイッチのゲート−ソース間を短絡し、ゲート電圧の上昇を防ぎ、セルフターンオンを防止する手段を提示している。
特開２００２−２９０２２４号公報
ところで、上記特許文献１では、次のような問題点及び、検討不十分な点があることが本発明者により見い出された。
たとえば、上記特許文献１では、上記セルフターンオン現象を防ぐために、ローサイドスイッチと補助スイッチを同一パッケージ内に内蔵しているが、補助スイッチを駆動するための別回路が必要であり、専用のコントロールＩＣが必要であった。また、既存製品とパッケージのピン配置が変わってしまうために、既存製品との置き換えが容易ではなかった。また、補助スイッチとローサイドスイッチを別チップで１パッケージ化するという記載が中心で、補助スイッチとローサイドスイッチの１チップ化について、具体的なデバイス構造などの記載がなかった。
後述するが、本発明者の検討によると、前記で述べたシステムインパッケージにおいてもセルフターンオンは問題になるため、別チップで１パッケージ化ではセルフターンオンを完全には防止できない。さらに、最近のＤＣ／ＤＣコンバータの高周波数化・小型化に対応するための傾向である、システムインパッケージについての記述がされていなかった。
そこで、本発明の目的は、ＤＣ／ＤＣコンバータに用いられるシステムインパッケージにおいて、ローサイドスイッチとセルフターンオン防止のための補助スイッチを１チップ化することで、セルフターンオンを防止し、電源変換効率を大幅に向上できる技術を提供することにある。さらに、システムインパッケージ内でセルフターンオン防止を実現するため、既存製品と同一ピン配置で実現でき、置き換えが容易である。
また、本発明の他の目的は、上記補助スイッチをハイサイドスイッチのドライバを利用して駆動することで、新たな駆動回路を必要とせず、容易にセルフターンオンが防止できるシステムインパッケージを提供することである。
さらに、本発明の他の目的は、ローサイドスイッチとプリドライバの最終段を１チップ化することで、セルフターンオンを防止するとともに、ローサイドスイッチの駆動能力を上げることができ、電源変換効率をさらに向上できるシステムインパッケージを提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、ハイサイドスイッチと、ローサイドスイッチと、ハイサイドスイッチおよびローサイドスイッチをそれぞれ駆動する２つのドライバとを有し、ハイサイドスイッチとローサイドスイッチと２つのドライバとが１パッケージ化されたシステムインパッケージに適用し、以下のような特徴を有するものである。
すなわち、本発明のシステムインパッケージにおいて、ローサイドスイッチのゲート−ソース間に補助スイッチが内蔵され、ローサイドスイッチと補助スイッチとは同一チップ上に構成されているものである。
さらに、本発明のシステムインパッケージにおいて、補助スイッチの駆動は、ハイサイドスイッチを駆動するドライバを利用して駆動するものである。また、ローサイドスイッチは縦型のＭＯＳＦＥＴで形成され、補助スイッチは横型のＭＯＳＦＥＴで形成されている。さらに、ローサイドスイッチのＭＯＳＦＥＴと補助スイッチのＭＯＳＦＥＴとのゲート酸化膜は同一工程で形成される。また、補助スイッチのＭＯＳＦＥＴのゲート−ソース間耐圧は、ローサイドスイッチのＭＯＳＦＥＴのゲート−ソース間耐圧より高い。また、補助スイッチのＭＯＳＦＥＴのドレイン−ソース間耐圧は、ローサイドスイッチのＭＯＳＦＥＴのドレイン−ソース間耐圧より低い。また、ローサイドスイッチのＭＯＳＦＥＴの閾値電圧は１Ｖ以下とするものである。
また、本発明のシステムインパッケージは、ローサイドスイッチのゲートの前段にプリドライバが内蔵され、ローサイドスイッチとプリドライバとは同一チップ上に構成されているものである。さらに、ローサイドスイッチは縦型のパワーＭＯＳＦＥＴで形成され、プリドライバは横型のＭＯＳＦＥＴで形成されているものである。
また、本発明は、前記のようなシステムインパッケージを用いたＤＣ／ＤＣコンバータ、さらにこのＤＣ／ＤＣコンバータを用いた電源システムに適用され、ハイサイドスイッチを駆動するドライバおよびローサイドスイッチを駆動するドライバにＰＷＭ信号を供給するＰＷＭコントローラと、ハイサイドスイッチおよびローサイドスイッチから出力された電圧を平滑化するインダクタおよびコンデンサとを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）電源用システムインパッケージにおいて、セルフターンオンを防止することができる。
（２）その結果、閾値電圧の低いローサイドＭＯＳＦＥＴが使用でき、電源変換効率を大幅に向上することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、本発明の前提として検討した従来技術との関係においても、同様に繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の実施の形態１によるシステムインパッケージの回路構成の一例を示す図、図２は、図１のパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す図、図３はセルフターンオンが防止できる効果を説明するための各電圧のタイミングチャートを示す図、図４は効果を説明するためのシミュレーション結果を示す図、図５はデバイスの断面構造の一例を示す図である。
図１は、本発明の実施の形態１のシステムインパッケージの回路構成の一例を示す。図１の特徴は、前述した図８の従来回路の構成図と比べて、ローサイドＭＯＳＦＥＴ３にゲート−ソース間を短絡させるための補助ＭＯＳＦＥＴ４が同一チップ上に内蔵されている点である。また、ハイサイドＭＯＳＦＥＴ２を駆動するためのドライバ５から配線１３を介して、補助ＭＯＳＦＥＴ４のゲートを駆動している点である。
すなわち、本実施の形態１のシステムインパッケージ１は、ハイサイドスイッチのハイサイドＭＯＳＦＥＴ２、ローサイドスイッチのローサイドＭＯＳＦＥＴ３、補助スイッチの補助ＭＯＳＦＥＴ４、それぞれのＭＯＳＦＥＴを駆動するドライバ５，６からなる構成において、ハイサイドＭＯＳＦＥＴ２は半導体チップ７、ローサイドＭＯＳＦＥＴ３及び補助ＭＯＳＦＥＴ４は半導体チップ８、ドライバ５，６は半導体チップ９であり、上記３つの半導体チップが１つのパッケージに搭載されている。
図２は、本実施の形態１のシステムインパッケージのパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す。図２の特徴は、前述した図９の従来のシステムインパッケージと比べて、ローサイドＭＯＳＦＥＴ３の半導体チップ８に、補助ＭＯＳＦＥＴ４のゲートパッド３９を設けた点と、ハイサイドＭＯＳＦＥＴ２を駆動するためのゲート電位を、配線１３を介して補助ＭＯＳＦＥＴのゲートパッド３９に伝達している点である。
すなわち、半導体チップ７には、ハイサイドＭＯＳＦＥＴ２のゲートパッド３４、ソースパッド（ドライバ−ソース接続用）３５、ソースパッド（主電流用）３６が設けられている。半導体チップ８には、ローサイドＭＯＳＦＥＴ３のゲートパッド３７、ソースパッド（ドライバ−ソース接続用）３８、補助ＭＯＳＦＥＴ４のゲートパッド３９、ローサイドＭＯＳＦＥＴ３のソースパッド（主電流用）４０が設けられている。
なお、配線１３のうち、ドライバ５，６の半導体チップ９上でワイヤボンディングしている部分は、半導体チップ９の内部で配線しても構わない。
このシステムインパッケージ１では、補助ＭＯＳＦＥＴ４の駆動を、ハイサイドＭＯＳＦＥＴ２のドライバ５を利用して行うため、パッケージに新たに駆動用のピンなどを配置する必要がなく、従来製品との置き換えが容易であるという利点もある。
図３は、本実施の形態１によってセルフターンオンが防止できる効果を説明するための各電圧のタイミングチャートを示す。ローサイドＭＯＳＦＥＴ３がオン状態からオフ状態に切り替わると、ローサイドＭＯＳＦＥＴ３のボディーダイオードに還流電流が流れ始め、出力端子２４の電圧が０Ｖよりボディーダイオードの順方向電圧分下がる。ローサイドＭＯＳＦＥＴ３及びハイサイドＭＯＳＦＥＴ２が共にオフの期間（デッドタイム）が過ぎると、ハイサイドＭＯＳＦＥＴ２がオンし始める。ハイサイドＭＯＳＦＥＴ２がオンし始めると、出力端子２４の電圧も上昇し始める。前述したように、出力端子２４の電圧が上昇し始めると、それに同期するようにローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧も上昇し始め、出力電端子２４の電圧がピーク電圧になる時点で、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧もピーク電圧になる。
ところが、本実施の形態１では、ローサイドＭＯＳＦＥＴ３のゲート−ソース間に補助ＭＯＳＦＥＴ４が内蔵されているので、この補助ＭＯＳＦＥＴ４を駆動するゲート電圧は、ハイサイドＭＯＳＦＥＴ２のゲート電位が伝達されており、また、ハイサイドのゲート電圧は出力端子２４を基準電位として与えられているため、補助ＭＯＳＦＥＴ４のゲート−ソース間にかかる電圧は、図のようにハイサイドＭＯＳＦＥＴ２のゲート−ソース間電圧と出力端子２４の電圧の和になる。つまり、補助ＭＯＳＦＥＴ４は、出力端子２４の電圧がピーク電圧になる時点の前にすでにオン状態にあり、ローサイドＭＯＳＦＥＴ３のゲート−ソース間容量に充電電流が流れ、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧が上昇するのを防止する。その結果として、セルフターンオンを防止することができる。
また逆に、補助ＭＯＳＦＥＴ４によってローサイドＭＯＳＦＥＴ３がオンしにくくなることが懸念されるが、ハイサイドＭＯＳＦＥＴ２がオフすると、ローサイドＭＯＳＦＥＴ３の内蔵ボディーダイオードに還流電流が流れ始めるため、出力端子２４の電圧は０Ｖよりボディーダイオードの順方向電圧だけ低い電位になり、その結果、補助ＭＯＳＦＥＴ４にかかる電圧も十分小さくなり、次のローサイドＭＯＳＦＥＴ３がオンする際には障害にはならない。
ここで、補助ＭＯＳＦＥＴ４によって、どの程度ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧の上昇を防止できるのか、という点は、ローサイドＭＯＳＦＥＴ３のゲートと補助ＭＯＳＦＥＴ４の間にある寄生インダクタンスに、大きく依存している。すなわち、上記寄生インダクタンスが大きいと、補助ＭＯＳＦＥＴ４のドレイン−ソース間に電流が流れる前に、ローサイドＭＯＳＦＥＴ３のゲート−ソース間容量に充電電流が流れてしまい、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧が上昇してしまう。
図４は、上記で示したローサイドＭＯＳＦＥＴ３のゲートと補助ＭＯＳＦＥＴ４のドレインの間にある寄生インダクタンスの影響をシミュレーションした結果を示す。すなわち、補助ＭＯＳＦＥＴ４がない場合、補助ＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ３を別チップ同一パッケージで搭載した場合（寄生インダクタンス：１ｎＨ程度）、補助ＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ３を同一チップで搭載した場合（寄生インダクタンス：０．１ｎＨ程度）における、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧をシミュレーションした。
これより、補助ＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ３を別チップ同一パッケージで搭載しても、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧が１．５Ｖ程度に上昇してしまうので、例えば閾値電圧が１Ｖ程度のパワーＭＯＳＦＥＴをローサイド用途としては使用できない。一方、補助ＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ３を同一チップで形成した場合には、ローサイドＭＯＳＦＥＴ３のゲート−ソース間電圧の上昇は１．０Ｖ以下に抑えられ、例えば閾値電圧が１Ｖ程度、１Ｖ以下のパワーＭＯＳＦＥＴをローサイド用途として使用できる。
図５は、上記ローサイドＭＯＳＦＥＴ３と補助ＭＯＳＦＥＴ４の１チップ化したデバイスの断面構造の一例を示す。一般的に電源用ＤＣ／ＤＣコンバータにおいて、ローサイドスイッチは、オン抵抗の低いトレンチ型パワーＭＯＳＦＥＴが使用される。本実施の形態においても、トレンチ型パワーＭＯＳＦＥＴに補助ＭＯＳＦＥＴを内蔵した構造を示す。４３は、本体部であるローサイドＭＯＳＦＥＴ３の１セルの断面構造を示し、４４は、補助ＭＯＳＦＥＴ４の１セルの断面構造を示す。
ローサイドＭＯＳＦＥＴセル４３は、縦型と呼ばれるトレンチ型パワーＭＯＳＦＥＴであり、ｎ+基板上のｎ-エピ層、ｐ型拡散層４６中にトレンチを形成し、ゲート酸化膜４７を介して、ゲートのポリシリコン電極４９が埋め込まれている構造になっている。ゲートのポリシリコン電極４９に電圧を印加すると、ｐ型拡散層（ウエル層）４５中に反転層が生じ、ＭＯＳＦＥＴは導通状態になる。また、周辺領域の耐圧確保のために、ｐ型拡散層４５は深いｐ型ウエル層で形成されている。補助ＭＯＳＦＥＴセル４４は、プレーナ型の電極構造を持つ横型ＭＯＳＦＥＴであり、図のようにローサイドＭＯＳＦＥＴセル４３の周辺部に形成され、ゲート酸化膜４８を介して、ゲートのポリシリコン電極５０が形成されている。ローサイドＭＯＳＦＥＴセル４３と補助ＭＯＳＦＥＴセル４４は、図のように絶縁膜５１上のＡＬ電極５２を用いて結線されている。
このデバイスの断面構造においては、補助ＭＯＳＦＥＴセル４４のゲート酸化膜４８及びゲートのポリシリコン電極５０は、ローサイドＭＯＳＦＥＴセル４３のゲート酸化膜４７及びゲートのポリシリコン電極４９の形成と同時にでき、またｐ型拡散層４５及びｎ+コンタクト層もローサイドＭＯＳＦＥＴセル４３の形成と同時にできるため、補助ＭＯＳＦＥＴセル４４は、従来のパワーＭＯＳＦＥＴの形成プロセスを利用して形成でき、新たにプロセスを追加する必要はない。
図５の補助ＭＯＳＦＥＴセル４４には、次の２つの特徴がある。
（１）ドレイン−ソース間耐圧が、本体のローサイドＭＯＳＦＥＴセル４３より低い。
補助ＭＯＳＦＥＴセル４４は、ｐ型拡散層４５とｎ+コンタクト層でドレイン−ソース間耐圧を保持しているため、ローサイドＭＯＳＦＥＴセル４３と比べて、ドレイン−ソース間耐圧は低くなる。ただし、補助ＭＯＳＦＥＴセル４４のドレイン−ソース間耐圧は、ローサイドＭＯＳＦＥＴセル４３のゲート−ソース間に印加される電圧より高ければよく、一般的にＣＰＵなどに用いられるＤＣ／ＤＣコンバータにおけるＭＯＳＦＥＴのゲートの駆動電圧は５Ｖ程度であり、図５のような構造で充分に５Ｖ以上のドレイン−ソース間耐圧を確保することができる。
（２）ゲート−ソース間耐圧が、本体のローサイドＭＯＳＦＥＴセル４３より高い。
図３のタイミングチャートで示すように、補助ＭＯＳＦＥＴセル４４のゲート−ソース間には、出力端子２４の電圧とハイサイドＭＯＳＦＥＴ２のゲート−ソース間電圧とを加算した電圧が印加される。一般的にＣＰＵなどに用いられるＤＣ／ＤＣコンバータでは、入力電圧は１２Ｖ程度、ゲート駆動電圧は５Ｖ程度あり、出力端子電圧が２０Ｖ程度まで跳ね上がるとすると、２５Ｖ程度のゲート−ソース間耐圧が必要になる。補助ＭＯＳＦＥＴセル４４のゲート酸化膜４８は、ローサイドＭＯＳＦＥＴセル４３のゲート酸化膜４７と同時に形成するため、それぞれのゲート酸化膜の膜厚は同じである。ただし、ローサイドＭＯＳＦＥＴセル４３のようなトレンチ型パワーＭＯＳＦＥＴにおいては、トレンチゲートのボトムの局率部で電解集中が起きやすいため、補助ＭＯＳＦＥＴセル４４で示すようなプレーナ型のゲート構造に比べて、ゲート−ソース間耐圧は低くなる。
つまり、補助ＭＯＳＦＥＴセル４４のゲート酸化膜４８とローサイドＭＯＳＦＥＴセル４３のゲート酸化膜４７は、同じ膜厚ではあるが、ゲート−ソース間耐圧は補助ＭＯＳＦＥＴセル４４の方が高い。一般的にトレンチゲートのゲートソース間耐圧が１２Ｖ程度のゲート酸化膜厚仕様で、プレーナ型のゲート構造では３０Ｖ程度の耐圧が確保できるので、このような膜厚仕様でそれぞれのゲート酸化膜を形成すれば、補助ＭＯＳＦＥＴセル４４のゲート−ソース間耐圧は充分確保できる。
以上により、本発明の実施の形態１によれば、ローサイドＭＯＳＦＥＴ３と、セルフターンオン防止のための補助ＭＯＳＦＥＴ４を１チップ化することで、セルフターンオンを防止し、電源変換効率を大幅に向上できる。さらに、システムインパッケージ内でセルフターンオン防止を実現するため、既存製品と同一ピン配置で実現でき、置き換えが容易である。
また、補助ＭＯＳＦＥＴ４をハイサイドＭＯＳＦＥＴ２のドライバ５を利用して駆動することで、新たな駆動回路を必要とせず、容易にセルフターンオンが防止できる。
（実施の形態２）
図６は、本発明の実施の形態２によるシステムインパッケージの回路構成の一例を示す図、図７は、図６のパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す図である。
図６は、本発明の実施の形態２のシステムインパッケージの回路構成の一例を示す。図６の特徴は、前述した図１で示す本発明の実施の形態１に、ローサイドＭＯＳＦＥＴ３のゲートの前段にプリドライバを内蔵し、ローサイドＭＯＳＦＥＴ３を駆動するプリドライバの最終段を同一チップ上に内蔵している点である。すなわち、本発明の実施の形態２のシステムインパッケージ３０は、ローサイドＭＯＳＦＥＴ３のゲートを駆動するためのｐ型の補助ＭＯＳＦＥＴ３１が同一チップ上に内蔵され、この補助ＭＯＳＦＥＴ３１と補助ＭＯＳＦＥＴ４とでインバータを構成している。なお、前記実施の形態１と同様に、ローサイドＭＯＳＦＥＴ３はトレンチ型の縦型パワーＭＯＳＦＥＴで形成され、補助ＭＯＳＦＥＴ４，３１はプレーナ型の横型ＭＯＳＦＥＴで形成される。
プリドライバの駆動電圧は、配線３２を利用して、ローサイドＭＯＳＦＥＴ３のゲート電圧の入力端子１９から伝達されている。このような構成にすることで、前記実施の形態１で説明したような、セルフターンオン現象が防止できると共に、ローサイドＭＯＳＦＥＴ３をオン、オフするための補助ＭＯＳＦＥＴ３１，４が内蔵されているために、ローサイドＭＯＳＦＥＴ３のゲートの駆動能力が上がり、更なる低損失化ができる。
図７は、本発明の実施の形態２のシステムインパッケージのパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す。図７の特徴は、前述した図２の本発明の実施の形態１のシステムインパッケージと比べて、ローサイドＭＯＳＦＥＴ３のゲートパッド３７の位置に、補助インバータ駆動用パッド４１を設け、配線３３を用いて、ドライバ６からの電位が伝達される。さらに、補助ＭＯＳＦＥＴ４の駆動用のゲートパッド３９の位置に、補助インバータ入力電圧用パッド４２を設け、補助インバータ入力電圧用パッド４２に、配線３２を用いて、ローサイドＭＯＳＦＥＴ３のゲート電圧の入力端子１９の電位を伝達している。
なお、配線３２のうち、ドライバの半導体チップ９上でワイヤボンディングしている部分は、半導体チップ９の内部で配線しても構わない。
以上により、本発明の実施の形態２においても、前記実施の形態１と同様に、パッケージに新たに駆動用のピンなどを配置する必要がなく、従来製品との置き換えが容易である。また、図には示していないが、補助ＭＯＳＦＥＴ３１をローサイドＭＯＳＦＥＴ３に内蔵するためには、新たにｎ型のウエル層を設け、ｐ型のコンタクト層を使うことで、形成できる。
特に、本発明の実施の形態２によれば、ローサイドＭＯＳＦＥＴ３と補助ＭＯＳＦＥＴ３１を１チップ化することで、セルフターンオンを防止するとともに、ローサイドＭＯＳＦＥＴ３の駆動能力を上げることができ、電源変換効率をさらに向上できる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態においては、システムインパッケージを主に説明したが、このシステムインパッケージを用い、ＰＷＭコントローラ、平滑用インダクタおよびコンデンサなどを有するＤＣ／ＤＣコンバータや、さらにこのＤＣ／ＤＣコンバータを用い、パーソナルコンピュータやコンピュータゲーム機などの電源システムなどに広く適用可能である。
本発明の実施の形態１によるシステムインパッケージの回路構成の一例を示す図である。 本発明の実施の形態１において、図１のパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す図である。 本発明の実施の形態１において、セルフターンオンが防止できる効果を説明するための各電圧のタイミングチャートを示す図である。 本発明の実施の形態１において、効果を説明するためのシミュレーション結果を示す図である。 本発明の実施の形態１において、デバイスの断面構造の一例を示す図である。 本発明の実施の形態２によるシステムインパッケージの回路構成の一例を示す図である。 本発明の実施の形態２において、図６のパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す図である。 本発明の前提として検討した従来のシステムインパッケージの回路構成の一例を示す図である。 本発明の前提として検討した従来のシステムインパッケージのパッケージ外観及びチップ配置、ワイヤボンディング配置の一例を示す図である。 本発明の前提として検討した従来のシステムインパッケージにおいて、セルフターンオン現象を説明するための各電圧のタイミングチャートを示す図である。
符号の説明
１，２９，３０…システムインパッケージ、２…ハイサイドＭＯＳＦＥＴ、３…ローサイドＭＯＳＦＥＴ、４…補助ＭＯＳＦＥＴ、５，６…ドライバ、７，８，９…半導体チップ、１０…ＰＷＭコントローラ、１１…平滑用インダクタ、１２…平滑用コンデンサ、１３，１４，１５，１６，１７…配線、１８…ＰＷＭ入力端子、１９…ＶＧＬ入力端子、２０…ＶＧＨ入力端子、２１…ブート用端子、２２…ＶＧＨモニター端子、２３…入力端子、２４…出力端子、２５…パワーグランド端子、２６…ＶＧＬモニター端子、２７…ロジックグランド端子、２８…コンデンサ、３１…補助ＭＯＳＦＥＴ、３２，３３…配線、３４，３７，３９…ゲートパッド、３５，３６，３８，４０…ソースパッド、４１…補助インバータ駆動用パッド、４２…補助インバータ入力電圧用パッド、４３…ローサイドＭＯＳＦＥＴセル、４４…補助ＭＯＳＦＥＴセル、４５…ｐ型拡散層、４６…ｐ型拡散層、４７，４８…ゲート酸化膜、４９，５０…ポリシリコン電極、５１…絶縁膜、５２…ＡＬ電極。

Claims (6)

  1. ハイサイドスイッチと、ローサイドスイッチと、前記ハイサイドスイッチおよび前記ローサイドスイッチをそれぞれ駆動するドライバとを有し、
    前記ハイサイドスイッチと前記ローサイドスイッチと前記ドライバとが１パッケージ化された半導体装置であって、
    前記ローサイドスイッチのゲート−ソース間に補助スイッチが内蔵され、前記ローサイドスイッチと前記補助スイッチとは同一チップ上に構成され、
    前記補助スイッチの駆動は、前記ハイサイドスイッチを駆動するドライバを利用して駆動し、
    前記ローサイドスイッチは、縦型のＭＯＳＦＥＴで形成され、
    前記補助スイッチは、横型のＭＯＳＦＥＴで形成され、
    前記補助スイッチのＭＯＳＦＥＴのゲート−ソース間耐圧は、前記ローサイドスイッチのＭＯＳＦＥＴのゲート−ソース間耐圧より高いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記ローサイドスイッチのＭＯＳＦＥＴと前記補助スイッチのＭＯＳＦＥＴとのゲート酸化膜は同一工程で形成されることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記補助スイッチのＭＯＳＦＥＴのドレイン−ソース間耐圧は、前記ローサイドスイッチのＭＯＳＦＥＴのドレイン−ソース間耐圧より低いことを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記ローサイドスイッチのＭＯＳＦＥＴの閾値電圧は１Ｖ以下であることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置を用いたＤＣ／ＤＣコンバータであって、
    前記ハイサイドスイッチを駆動するドライバおよび前記ローサイドスイッチを駆動するドライバにＰＷＭ信号を供給するＰＷＭコントローラと、前記ハイサイドスイッチおよび前記ローサイドスイッチから出力された電圧を平滑化するインダクタおよびコンデンサとを有することを特徴とするＤＣ／ＤＣコンバータ。
  6. 請求項５記載のＤＣ／ＤＣコンバータを用いたことを特徴とする電源システム。
JP2004203094A 2004-07-09 2004-07-09 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム Expired - Fee Related JP4477952B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004203094A JP4477952B2 (ja) 2004-07-09 2004-07-09 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
CN200510078017XA CN1719706B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统
CN201210380138.XA CN102916008B (zh) 2004-07-09 2005-06-10 半导体装置、dc/dc变换器和电源系统
US11/175,288 US7514731B2 (en) 2004-07-09 2005-07-07 Switch elements and a DC/DC converter using the same
US12/405,945 US8207558B2 (en) 2004-07-09 2009-03-17 Semiconductor device, DC/DC converter and power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004203094A JP4477952B2 (ja) 2004-07-09 2004-07-09 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム

Publications (2)

Publication Number Publication Date
JP2006025567A JP2006025567A (ja) 2006-01-26
JP4477952B2 true JP4477952B2 (ja) 2010-06-09

Family

ID=35540384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004203094A Expired - Fee Related JP4477952B2 (ja) 2004-07-09 2004-07-09 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム

Country Status (3)

Country Link
US (2) US7514731B2 (ja)
JP (1) JP4477952B2 (ja)
CN (2) CN102916008B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049341A (ja) 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
US7482792B2 (en) * 2005-06-14 2009-01-27 Intel Corporation IC with fully integrated DC-to-DC power converter
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
JP4866625B2 (ja) * 2006-02-15 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4739059B2 (ja) 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
TW200812066A (en) * 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP2008061403A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 同期整流装置
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
JP4405529B2 (ja) * 2007-05-15 2010-01-27 株式会社東芝 半導体装置
JP4916964B2 (ja) 2007-07-12 2012-04-18 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ
US20090040794A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
KR100902596B1 (ko) * 2007-09-28 2009-06-11 주식회사 동부하이텍 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP4738442B2 (ja) 2008-05-28 2011-08-03 株式会社東芝 Ｄｃ−ｄｃコンバータ
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
TWI382625B (zh) 2009-07-13 2013-01-11 Asus Technology Pte Ltd 具軟啟動功能直流-直流轉換器的啟動短路保護裝置與方法
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP5214675B2 (ja) * 2010-08-04 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
US8680895B2 (en) * 2010-10-08 2014-03-25 Texas Instruments Incorporated Controlling power chain with same controller in either of two different applications
JP5656072B2 (ja) * 2011-01-25 2015-01-21 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
JP5766992B2 (ja) 2011-03-24 2015-08-19 トランスフォーム・ジャパン株式会社 スイッチング回路装置
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
JP5901926B2 (ja) 2011-10-05 2016-04-13 ルネサスエレクトロニクス株式会社 Ｐｗｍ出力装置及びモータ駆動装置
JP5582123B2 (ja) * 2011-10-05 2014-09-03 三菱電機株式会社 半導体装置
JP6011761B2 (ja) * 2011-12-19 2016-10-19 パナソニックＩｐマネジメント株式会社 点灯装置及びそれを用いた照明器具
KR101350684B1 (ko) * 2012-07-02 2014-01-13 삼성전기주식회사 유도성 부하에 적용 가능한 게이트 드라이버 회로, 인버터 모듈 및 인버터 장치
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
JP6171451B2 (ja) * 2013-03-25 2017-08-02 セイコーエプソン株式会社 回路装置及び電子機器
US9978862B2 (en) 2013-04-30 2018-05-22 Infineon Technologies Austria Ag Power transistor with at least partially integrated driver stage
JP6171861B2 (ja) * 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
US9419509B2 (en) * 2014-08-11 2016-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
US9660643B2 (en) 2015-05-28 2017-05-23 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus to improve power device reliability
US9735678B2 (en) * 2015-09-04 2017-08-15 Dialog Semiconductor (Uk) Limited Voltage converters with asymmetric gate voltages
US10367495B2 (en) * 2016-09-19 2019-07-30 Mosway Technologies Limited Half-bridge driver circuit
JP7293718B2 (ja) * 2019-02-27 2023-06-20 セイコーエプソン株式会社 駆動回路および液体吐出装置
JP6772355B1 (ja) 2019-10-15 2020-10-21 株式会社京三製作所 スイッチングモジュール
US20240283367A1 (en) * 2023-02-21 2024-08-22 Bitrode Corporation System and method for a bi-directional dc/dc converter

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160393A (ja) 1984-01-31 1985-08-21 Toshiba Corp モ−タ駆動回路
JP2956319B2 (ja) * 1991-11-07 1999-10-04 富士電機株式会社 電圧駆動形スイッチング素子の逆バイアス制御回路
DE4237489A1 (de) * 1992-11-06 1994-05-11 Bosch Gmbh Robert Schaltung zum Schutz eines MOSFET-Leistungstransistors
JP3222330B2 (ja) * 1994-09-20 2001-10-29 株式会社日立製作所 半導体回路及び半導体集積回路
US6088208A (en) 1997-03-31 2000-07-11 Matsushita Electronics Corporation Electronic device, electronic switching apparatus including the same, and production method thereof
JP2003338555A (ja) 1997-03-31 2003-11-28 Matsushita Electric Ind Co Ltd 電子スイッチ装置及びその製造方法
US5905370A (en) * 1997-05-06 1999-05-18 Fairchild Semiconductor Corporation Programmable step down DC-DC converter controller
US6400126B1 (en) * 1999-12-30 2002-06-04 Volterra Semiconductor Corporation Switching regulator with multiple power transistor driving voltages
US6285173B1 (en) * 2000-06-06 2001-09-04 Texas Instruments Incorporated Method to switch MOSFETs using recycled, parasitic energy
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
EP1360763B1 (en) 2001-02-06 2016-06-08 Nxp B.V. Integrated fet and driver
JP2002290224A (ja) * 2001-03-23 2002-10-04 Tdk Corp 半導体素子
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
JP3411025B2 (ja) 2001-06-08 2003-05-26 株式会社東芝 半導体集積回路装置
US6715897B2 (en) 2001-07-18 2004-04-06 Jack R. Rowe Illuminated hand signal
JP4487481B2 (ja) 2002-01-16 2010-06-23 富士電機システムズ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006025567A (ja) 2006-01-26
US7514731B2 (en) 2009-04-07
US20060006432A1 (en) 2006-01-12
CN1719706B (zh) 2012-11-21
US20090179235A1 (en) 2009-07-16
CN102916008B (zh) 2015-04-01
CN102916008A (zh) 2013-02-06
CN1719706A (zh) 2006-01-11
US8207558B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
JP4477952B2 (ja) 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
US8638577B2 (en) Semiconductor device for DC-DC converter including high side and low side semiconductor switches
US10607978B2 (en) Semiconductor device and electronic apparatus
US8018255B2 (en) DC-DC converter, driver IC, and system in package
US7687885B2 (en) Semiconductor device with reduced parasitic inductance
JP6320875B2 (ja) 半導体装置、電力制御装置および電子システム
JP4658481B2 (ja) 半導体装置
CN101621061B (zh) 半导体装置
US20070063307A1 (en) Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof
JP5937503B2 (ja) 半導体集積回路およびその動作方法
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
JP4212551B2 (ja) 半導体集積回路装置
US9978862B2 (en) Power transistor with at least partially integrated driver stage
US8169088B2 (en) Power converter integrated circuit floor plan and package
JP5191689B2 (ja) 半導体装置
JP5214675B2 (ja) 半導体装置
JP5232848B2 (ja) 半導体装置
TW200839478A (en) Power circuit and display unit
JP3696211B2 (ja) パワースイッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

R150 Certificate of patent or registration of utility model

Ref document number: 4477952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees