JP3222330B2 - 半導体回路及び半導体集積回路 - Google Patents
半導体回路及び半導体集積回路Info
- Publication number
- JP3222330B2 JP3222330B2 JP22475394A JP22475394A JP3222330B2 JP 3222330 B2 JP3222330 B2 JP 3222330B2 JP 22475394 A JP22475394 A JP 22475394A JP 22475394 A JP22475394 A JP 22475394A JP 3222330 B2 JP3222330 B2 JP 3222330B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- circuit
- semiconductor
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Description
【０００１】
【産業上の利用分野】本発明は、MOSFETやＩＧＢＴ等の
半導体装置を用いた半導体回路及びこの回路をモノリシ
ック化した半導体集積回路に関する。
半導体装置を用いた半導体回路及びこの回路をモノリシ
ック化した半導体集積回路に関する。
【０００２】
【従来の技術】絶縁ゲートバイポーラトランジスタ（以
下ＩＧＢＴと記す）やＭＯＳ電界効果トランジスタ（以
下MOSFETと記す）等の電圧駆動型半導体装置は、高速な
スイッチングが可能である。それ故、これらの半導体装
置を電動機駆動用のインバータ装置などに応用すれば、
装置を高周波化できる。従って、装置の小型軽量化や低
騒音化が可能となる。しかし、高周波インバータ装置等
において、これらの半導体装置がオン・オフスイッチン
グするときには、半導体装置に急激に変化するｄＶ／ｄ
ｔが大きな電圧が印加される。このとき、ＩＧＢＴやMO
SFETが誤動作し、本来オフ状態に在るべき期間にターン
オンする場合がある。このような場合、インバータ装置
の上下アームの短絡事故が発生する。また、インバータ
装置の回路を１個の半導体チップにモノリシック化した
集積回路の場合には、半導体チップが破壊する。
下ＩＧＢＴと記す）やＭＯＳ電界効果トランジスタ（以
下MOSFETと記す）等の電圧駆動型半導体装置は、高速な
スイッチングが可能である。それ故、これらの半導体装
置を電動機駆動用のインバータ装置などに応用すれば、
装置を高周波化できる。従って、装置の小型軽量化や低
騒音化が可能となる。しかし、高周波インバータ装置等
において、これらの半導体装置がオン・オフスイッチン
グするときには、半導体装置に急激に変化するｄＶ／ｄ
ｔが大きな電圧が印加される。このとき、ＩＧＢＴやMO
SFETが誤動作し、本来オフ状態に在るべき期間にターン
オンする場合がある。このような場合、インバータ装置
の上下アームの短絡事故が発生する。また、インバータ
装置の回路を１個の半導体チップにモノリシック化した
集積回路の場合には、半導体チップが破壊する。
【０００３】このような半導体装置の誤動作を防ぐ従来
の技術としては、特開昭63−99779号公報に記載の回路
がある。これは、主回路のＩＧＢＴのゲート，エミッタ
間にMOSFETを接続し、このMOSFETのゲートとＩＧＢＴの
ゲート駆動用電源を抵抗素子を介して接続して、MOSFET
のゲートをバイアスする回路である。この回路では、Ｉ
ＧＢＴがオフ状態にあるときには、MOSFETのゲートがバ
イアスされてこのMOSFETがオンして、ＩＧＢＴのゲー
ト，エミッタ間を短絡する。これにより、ＩＧＢＴのコ
レクタ，エミッタ間にｄＶ／ｄｔの大きな電圧が印加さ
れてもIGBTが誤動作しない。
の技術としては、特開昭63−99779号公報に記載の回路
がある。これは、主回路のＩＧＢＴのゲート，エミッタ
間にMOSFETを接続し、このMOSFETのゲートとＩＧＢＴの
ゲート駆動用電源を抵抗素子を介して接続して、MOSFET
のゲートをバイアスする回路である。この回路では、Ｉ
ＧＢＴがオフ状態にあるときには、MOSFETのゲートがバ
イアスされてこのMOSFETがオンして、ＩＧＢＴのゲー
ト，エミッタ間を短絡する。これにより、ＩＧＢＴのコ
レクタ，エミッタ間にｄＶ／ｄｔの大きな電圧が印加さ
れてもIGBTが誤動作しない。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
においては、ＩＧＢＴがオフのときには、常時MOSFETを
オン状態にするため消費電力が増加する。また、高抵抗
値かつ高耐圧の抵抗素子が必要となるため、インバータ
回路などをモノリシック化したときにチップ面積が大き
くなる。
においては、ＩＧＢＴがオフのときには、常時MOSFETを
オン状態にするため消費電力が増加する。また、高抵抗
値かつ高耐圧の抵抗素子が必要となるため、インバータ
回路などをモノリシック化したときにチップ面積が大き
くなる。
【０００５】本発明は、上記の点を考慮してなされたも
のであり、回路の低消費電力化及びモノリシック化した
ときのチップ面積縮小を実現する。
のであり、回路の低消費電力化及びモノリシック化した
ときのチップ面積縮小を実現する。
【０００６】
【課題を解決するための手段】本発明の半導体回路は、
一対の主電極及び絶縁ゲート電極を有する第１の半導体
装置と、第１の主電極，第２の主電極及び制御電極を有
し第２の半導体装置とを持っている。ここで、第２の半
導体装置の第１及び第２の主電極は、それぞれ第１の半
導体装置の絶縁ゲート電極及び一方の主電極に接続され
る。そして、容量素子が、第２の半導体装置の制御電極
と固定電位との間に接続される。
一対の主電極及び絶縁ゲート電極を有する第１の半導体
装置と、第１の主電極，第２の主電極及び制御電極を有
し第２の半導体装置とを持っている。ここで、第２の半
導体装置の第１及び第２の主電極は、それぞれ第１の半
導体装置の絶縁ゲート電極及び一方の主電極に接続され
る。そして、容量素子が、第２の半導体装置の制御電極
と固定電位との間に接続される。
【０００７】また、本発明の集積回路において、同一の
半導体基体に、上で述べた本発明の半導体回路を形成す
る。
半導体基体に、上で述べた本発明の半導体回路を形成す
る。
【０００８】
【作用】本発明の半導体回路によれば、第１の半導体装
置の一対の主電極間に印加される電圧が変化するとき、
容量素子に変位電流が流れる。この変位電流が第２の半
導体装置の制御電極に制御信号として供給されるので、
第２の半導体装置がターンオンする。これにより、第１
の半導体装置の絶縁ゲート電極と一方の主電極の間が短
絡されるので、ｄＶ／ｄｔによる第１の半導体装置のタ
ーンオン(誤動作)を防止できる。
置の一対の主電極間に印加される電圧が変化するとき、
容量素子に変位電流が流れる。この変位電流が第２の半
導体装置の制御電極に制御信号として供給されるので、
第２の半導体装置がターンオンする。これにより、第１
の半導体装置の絶縁ゲート電極と一方の主電極の間が短
絡されるので、ｄＶ／ｄｔによる第１の半導体装置のタ
ーンオン(誤動作)を防止できる。
【０００９】このような本発明の半導体回路の動作を図
１を用いて説明する。
１を用いて説明する。
【００１０】図１は、本発明の基本回路例である。ＩＧ
ＢＴ１（第１の半導体装置）のコレクタとエミッタ（一
対の主電極）の間に過渡的に変化する電圧印加がされる
と、固定電位Ｖ0とＩＧＢＴ１のエミッタ電極(一方の主
電極）との間において、コンデンサ３（容量素子）とゲ
ート短絡用のMOSFET2(第２の半導体装置）のＭＯＳゲー
ト(制御電極）及びソース電極(第２の主電極）を介して
変位電流が流れる。この変位電流により、MOSFET2のゲ
ート寄生容量８及び９を充電され、MOSFET2のドレイン
(第１の主電極)とソース電極の間がオン状態となる。一
方、ＩＧＢＴ１も同様に、寄生容量Ｃgc６，Ｃge７が充
電される。しかしながら、ＩＧＢＴ１のＭＯＳゲート
（絶縁ゲート電極）はMOSFET2 のオン動作によりゲー
ト，エミッタ間が短絡されるため、寄生容量をチャージ
した電荷は、MOSFET2 を介して放電される。従って、Ｉ
ＧＢＴのゲート電圧は上昇しないためＩＧＢＴがオンす
ることがない。
ＢＴ１（第１の半導体装置）のコレクタとエミッタ（一
対の主電極）の間に過渡的に変化する電圧印加がされる
と、固定電位Ｖ0とＩＧＢＴ１のエミッタ電極(一方の主
電極）との間において、コンデンサ３（容量素子）とゲ
ート短絡用のMOSFET2(第２の半導体装置）のＭＯＳゲー
ト(制御電極）及びソース電極(第２の主電極）を介して
変位電流が流れる。この変位電流により、MOSFET2のゲ
ート寄生容量８及び９を充電され、MOSFET2のドレイン
(第１の主電極)とソース電極の間がオン状態となる。一
方、ＩＧＢＴ１も同様に、寄生容量Ｃgc６，Ｃge７が充
電される。しかしながら、ＩＧＢＴ１のＭＯＳゲート
（絶縁ゲート電極）はMOSFET2 のオン動作によりゲー
ト，エミッタ間が短絡されるため、寄生容量をチャージ
した電荷は、MOSFET2 を介して放電される。従って、Ｉ
ＧＢＴのゲート電圧は上昇しないためＩＧＢＴがオンす
ることがない。
【００１１】ここで、変位電流は電圧が変化するときの
みに流れるので、回路の消費電力が低減する。
みに流れるので、回路の消費電力が低減する。
【００１２】また、半導体基体に本発明の半導体回路を
形成した本発明の集積回路によれば、高抵抗値または高
耐圧の抵抗素子を使用すること保護回路部を形成でき
る。従って、チップ面積が縮小できる。
形成した本発明の集積回路によれば、高抵抗値または高
耐圧の抵抗素子を使用すること保護回路部を形成でき
る。従って、チップ面積が縮小できる。
【００１３】
【実施例】本発明の一実施例である回路の構成を図２
に、回路の動作条件を図３に、更に過渡的に変化する電
圧（以下(ｄＶ／ｄｔ)と記す）発生時の回路動作を図４
に、それぞれ示し説明する。
に、回路の動作条件を図３に、更に過渡的に変化する電
圧（以下(ｄＶ／ｄｔ)と記す）発生時の回路動作を図４
に、それぞれ示し説明する。
【００１４】本実施例は、容量素子としてMOSFETを用
い、その一端をＩＧＢＴのコレクタ電位に固定してい
る。
い、その一端をＩＧＢＴのコレクタ電位に固定してい
る。
【００１５】まず、ＩＧＢＴ１がオンのときの動作を説
明する。図３における回路動作条件は、スイッチ１２，
１６がオンである。スイッチ１６は、ＩＧＢＴ１のゲー
トに電圧を供給する。またスイッチ１２はゲート短絡用
MOSFET2 のゲート，ソース間に充電された電荷を定電流
源１４にて引き抜き、MOSFET2 を確実にオフする様に動
作する。尚スイッチ１３はスイッチ１６との貫通を防ぐ
ためオフとする。
明する。図３における回路動作条件は、スイッチ１２，
１６がオンである。スイッチ１６は、ＩＧＢＴ１のゲー
トに電圧を供給する。またスイッチ１２はゲート短絡用
MOSFET2 のゲート，ソース間に充電された電荷を定電流
源１４にて引き抜き、MOSFET2 を確実にオフする様に動
作する。尚スイッチ１３はスイッチ１６との貫通を防ぐ
ためオフとする。
【００１６】次にＩＧＢＴ１がオフのときの動作を説明
する。図３における回路動作条件は、スイッチ１３がオ
ン，スイッチ１２がオフ，スイッチ１６がオフである。
ここで、実際には、各スイッチとして半導体スイッチン
グ素子を用いる。スイッチ１３のオンにより定電流がツ
ェナーダイオード１８を介して定電流源１５に流れ込
み、ＩＧＢＴのゲート，エミッタ間は、約０.７Ｖ で逆
バイアスされる。一方、スイッチ１２がオフであるた
め、MOSFET2 のゲートは、N−MOSFET10 の寄生容量１１
とMOSFET2 の寄生容量８（Ｃgd）及び９（Ｃgs）の分圧
比により決定される電圧に向かって過渡的に変化する。
ただし、ツェナーダイオード１９のツェナー電圧により
クランプされる。
する。図３における回路動作条件は、スイッチ１３がオ
ン，スイッチ１２がオフ，スイッチ１６がオフである。
ここで、実際には、各スイッチとして半導体スイッチン
グ素子を用いる。スイッチ１３のオンにより定電流がツ
ェナーダイオード１８を介して定電流源１５に流れ込
み、ＩＧＢＴのゲート，エミッタ間は、約０.７Ｖ で逆
バイアスされる。一方、スイッチ１２がオフであるた
め、MOSFET2 のゲートは、N−MOSFET10 の寄生容量１１
とMOSFET2 の寄生容量８（Ｃgd）及び９（Ｃgs）の分圧
比により決定される電圧に向かって過渡的に変化する。
ただし、ツェナーダイオード１９のツェナー電圧により
クランプされる。
【００１７】この状態でＩＧＢＴ１のエミッタ，グラン
ド間電位Ｖａが任意の電圧Ｖｘから０Ｖに過渡的に降下
する（ｄＶ／ｄｔ）が発生したときの動作について、図
４を用いて説明する。ただし、ゲート短絡用MOSFET2 の
寄生容量８及び９の充電電荷の初期条件が０とする。図
４において、ｔ0 の時点より電圧の降下が発生したと
き、寄生容量１１とゲート短絡用MOSFET2 の寄生容量８
及び９において電荷の充電が開始され、図４（ｂ）に示
すようにMOSFET2 のゲート，ソース間電圧が上昇する。
この電圧がMOSFET2のしきい値（Ｖth1）まで達するとMO
SFET2 はオンする。一方ＩＧＢＴも同様に、寄生容量６
（Ｃgc）及び７（Ｃge）における電荷の充電により、図
４（ｃ）が示すようにゲート，エミッタ間電圧が上昇す
る。このときMOSFET2 がないと、ＩＧＢＴのゲート，エ
ミッタ間電圧は図４（ｃ）の点線のように推移し、ＩＧ
ＢＴのゲートのしきい値電圧（Ｖth2 ）を超えるので、
IGBTがターンオンしてしまう。しかし、ゲート短絡用MO
SFET2 がオンして（ｔ1 ）ＩＧＢＴのゲートが短絡され
るため、寄生容量７が放電しＩＧＢＴのゲート，エミッ
タ間電圧はしきい値まで達することなくＩＧＢＴはオン
することができない。従って、（ｄＶ／ｄｔ）に対する
誤動作ｔが防止できる。
ド間電位Ｖａが任意の電圧Ｖｘから０Ｖに過渡的に降下
する（ｄＶ／ｄｔ）が発生したときの動作について、図
４を用いて説明する。ただし、ゲート短絡用MOSFET2 の
寄生容量８及び９の充電電荷の初期条件が０とする。図
４において、ｔ0 の時点より電圧の降下が発生したと
き、寄生容量１１とゲート短絡用MOSFET2 の寄生容量８
及び９において電荷の充電が開始され、図４（ｂ）に示
すようにMOSFET2 のゲート，ソース間電圧が上昇する。
この電圧がMOSFET2のしきい値（Ｖth1）まで達するとMO
SFET2 はオンする。一方ＩＧＢＴも同様に、寄生容量６
（Ｃgc）及び７（Ｃge）における電荷の充電により、図
４（ｃ）が示すようにゲート，エミッタ間電圧が上昇す
る。このときMOSFET2 がないと、ＩＧＢＴのゲート，エ
ミッタ間電圧は図４（ｃ）の点線のように推移し、ＩＧ
ＢＴのゲートのしきい値電圧（Ｖth2 ）を超えるので、
IGBTがターンオンしてしまう。しかし、ゲート短絡用MO
SFET2 がオンして（ｔ1 ）ＩＧＢＴのゲートが短絡され
るため、寄生容量７が放電しＩＧＢＴのゲート，エミッ
タ間電圧はしきい値まで達することなくＩＧＢＴはオン
することができない。従って、（ｄＶ／ｄｔ）に対する
誤動作ｔが防止できる。
【００１８】なお、本実施例における容量素子ではほと
んど電力損失を発生しないか、または抵抗素子に比べ電
力損失がかなり小さい。従って、本実施例によれば、消
費電力を低減できる。また、本実施例は、容量素子とし
てMOSFET10の持つ容量を用いているので、集積回路に適
用すればにチップサイズを小さくできる。
んど電力損失を発生しないか、または抵抗素子に比べ電
力損失がかなり小さい。従って、本実施例によれば、消
費電力を低減できる。また、本実施例は、容量素子とし
てMOSFET10の持つ容量を用いているので、集積回路に適
用すればにチップサイズを小さくできる。
【００１９】次に、本発明の他の実施例を図５に示す。
本実施例においても容量素子としてMOSFETを用いている
が、その一端はゲート駆動用電源の電位に固定してい
る。すなわち、ＩＧＢＴのゲート駆動用電源２０が主電
源１７の高電位側に接続され、このＩＧＢＴのゲート駆
動用電源２０の高電位側にN−MOSFET10 のドレインが接
続されている。
本実施例においても容量素子としてMOSFETを用いている
が、その一端はゲート駆動用電源の電位に固定してい
る。すなわち、ＩＧＢＴのゲート駆動用電源２０が主電
源１７の高電位側に接続され、このＩＧＢＴのゲート駆
動用電源２０の高電位側にN−MOSFET10 のドレインが接
続されている。
【００２０】本実施例における(ｄＶ／ｄｔ)発生時の動
作について説明する。ＩＧＢＴがオフ状態では、図２と
同様にスイッチ１６，１２がオフ，スイッチ１３がオン
である。このときN−MOSFET10 の寄生容量１１は、
〔（主電源１７の電圧＋ＩＧＢＴ駆動用電源２０の電
圧)−(Ｖa ＋ツェナーダイオード１９のツェナー電
圧）〕の電圧で充電される。（ｄＶ／ｄｔ）が発生した
ときは、前実施例の場合と同様である。
作について説明する。ＩＧＢＴがオフ状態では、図２と
同様にスイッチ１６，１２がオフ，スイッチ１３がオン
である。このときN−MOSFET10 の寄生容量１１は、
〔（主電源１７の電圧＋ＩＧＢＴ駆動用電源２０の電
圧)−(Ｖa ＋ツェナーダイオード１９のツェナー電
圧）〕の電圧で充電される。（ｄＶ／ｄｔ）が発生した
ときは、前実施例の場合と同様である。
【００２１】本実施例においては、誤動作防止用の容量
素子として用いるMOSFETはゲート回路側に接続されるの
で、この容量素子を介しての主回路側とゲート回路側の
干渉が起こりにくい。このため、本実施例の回路を半導
体チップにモノリシック化した場合、主回路部とゲート
回路部が干渉しないような素子のレイアウトが容易にな
る。
素子として用いるMOSFETはゲート回路側に接続されるの
で、この容量素子を介しての主回路側とゲート回路側の
干渉が起こりにくい。このため、本実施例の回路を半導
体チップにモノリシック化した場合、主回路部とゲート
回路部が干渉しないような素子のレイアウトが容易にな
る。
【００２２】図６は、図５の回路を使用した三相ブラシ
レスモータ駆動用のモノリシック化されたインバータ回
路の実施例を示す。図６において、モータ駆動用電源３
０は回転子の磁極位置を検出するホール素子を内蔵した
三相ブラシレスモータ３９を駆動する電源である。この
モータ駆動用電源３０は、IGBT37a〜37f及びこれらの各
々に逆並列に接続される還流ダイオード３８ａ〜３８ｆ
で構成される三相ブリッジ回路に接続される。そして、
三相ブリッジ回路の出力はモータ３９へと接続されてい
る。モノリシックＩＣ制御用電源３１は下アームIGBT37
d〜37fのゲート駆動回路３６ａ〜３６ｃと、モータ３９
内蔵のホール素子出力信号を受けて分配する信号変換回
路３３を駆動する電源である。電源回路３４は、上アー
ムIGBT37a〜37cのゲート駆動回路３５ａ〜３５ｃに供給
する電圧を発生する回路である。従って、上アーム用の
外部ゲート電源は不要となるので、装置構成が簡単にな
る。また、モノリシックＩＣの制御信号発生器３２は各
アームのＩＧＢＴのオンオフデューティを制御する回路
である。図において破線内部がモノリシック化したＩＣ
４０である。
レスモータ駆動用のモノリシック化されたインバータ回
路の実施例を示す。図６において、モータ駆動用電源３
０は回転子の磁極位置を検出するホール素子を内蔵した
三相ブラシレスモータ３９を駆動する電源である。この
モータ駆動用電源３０は、IGBT37a〜37f及びこれらの各
々に逆並列に接続される還流ダイオード３８ａ〜３８ｆ
で構成される三相ブリッジ回路に接続される。そして、
三相ブリッジ回路の出力はモータ３９へと接続されてい
る。モノリシックＩＣ制御用電源３１は下アームIGBT37
d〜37fのゲート駆動回路３６ａ〜３６ｃと、モータ３９
内蔵のホール素子出力信号を受けて分配する信号変換回
路３３を駆動する電源である。電源回路３４は、上アー
ムIGBT37a〜37cのゲート駆動回路３５ａ〜３５ｃに供給
する電圧を発生する回路である。従って、上アーム用の
外部ゲート電源は不要となるので、装置構成が簡単にな
る。また、モノリシックＩＣの制御信号発生器３２は各
アームのＩＧＢＴのオンオフデューティを制御する回路
である。図において破線内部がモノリシック化したＩＣ
４０である。
【００２３】以上の回路で図５の回路を適用した部分
は、上アーム駆動回路３５ａ〜３５ｃである。ここで、
図５のＩＧＢＴ駆動用電源２０は本実施例の電源３４に
対応する。すなわち、図６のようなインバータ回路にお
いては、図５の回路が好適である。本実施例において
は、図６の様なブリッジ構成において、ＩＧＢＴの上ア
ームは下アームIGBT37a〜37fのチョッピングにより（ｄ
Ｖ／ｄｔ）が印加されても誤動作しない。
は、上アーム駆動回路３５ａ〜３５ｃである。ここで、
図５のＩＧＢＴ駆動用電源２０は本実施例の電源３４に
対応する。すなわち、図６のようなインバータ回路にお
いては、図５の回路が好適である。本実施例において
は、図６の様なブリッジ構成において、ＩＧＢＴの上ア
ームは下アームIGBT37a〜37fのチョッピングにより（ｄ
Ｖ／ｄｔ）が印加されても誤動作しない。
【００２４】図７は、図６におけるモノリシック化した
ＩＣ４０のパターンレイアウトの例を示す。本図の記号
は図６と対応しており、上アーム駆動回路は図のハッチ
ング箇所３５ａ〜３５ｃとなる。図５に示したような誤
動作防止回路は、３５ａ〜３５ｃにそれぞれ形成されて
いる。従って、従来のように抵抗素子を用いた回路で
は、高耐圧または高抵抗値の抵抗素子が複数個必要なた
めチップサイズ及び消費電力が大きくなる。これに対
し、本実施例では、MOSFETの持つ容量を用いた回路であ
るから、従来に比べチップサイズ及び消費電力が低減す
る。
ＩＣ４０のパターンレイアウトの例を示す。本図の記号
は図６と対応しており、上アーム駆動回路は図のハッチ
ング箇所３５ａ〜３５ｃとなる。図５に示したような誤
動作防止回路は、３５ａ〜３５ｃにそれぞれ形成されて
いる。従って、従来のように抵抗素子を用いた回路で
は、高耐圧または高抵抗値の抵抗素子が複数個必要なた
めチップサイズ及び消費電力が大きくなる。これに対
し、本実施例では、MOSFETの持つ容量を用いた回路であ
るから、従来に比べチップサイズ及び消費電力が低減す
る。
【００２５】図８は本発明の別の実施例である半導体回
路を示す。MOSFET2 のゲートとＩＢＧＴ１のコレクタの
間に通常のコンデンサ３（２つの金属電極に誘電体を挟
んだもの）を接続する。コンデンサ３は、ＩＧＢＴ１の
コレクタ，エミッタ間に過渡的な電圧（ｄＶ／ｄｔ）が
発生する場合にのみ電流を流し、MOSFET2 のゲート，ソ
ース間にある寄生容量Ｃgd８，Ｃgd９を充電してMOSFET
2 をターンオンする。なお、ゲート短絡用MOSFET2 をオ
フする手段としてゲート，ドレイン間にあるスイッチ４
が、MOSFET2 のゲート寄生容量８及び９の電荷を放電す
る。スイッチ４としては、半導体スイッチング素子を用
いる。スイッチ４，ＩＧＢＴ駆動回路５を制御する信号
に応じて、ＩＧＢＴ１を（ｄＶ／ｄｔ）から保護する期
間内及びＩＧＢＴ１のオフ期間内ではオフし、ＩＧＢＴ
１をターンオンする期間内及びＩＧＢＴ１のオン状態の
期間内においてはオンする。
路を示す。MOSFET2 のゲートとＩＢＧＴ１のコレクタの
間に通常のコンデンサ３（２つの金属電極に誘電体を挟
んだもの）を接続する。コンデンサ３は、ＩＧＢＴ１の
コレクタ，エミッタ間に過渡的な電圧（ｄＶ／ｄｔ）が
発生する場合にのみ電流を流し、MOSFET2 のゲート，ソ
ース間にある寄生容量Ｃgd８，Ｃgd９を充電してMOSFET
2 をターンオンする。なお、ゲート短絡用MOSFET2 をオ
フする手段としてゲート，ドレイン間にあるスイッチ４
が、MOSFET2 のゲート寄生容量８及び９の電荷を放電す
る。スイッチ４としては、半導体スイッチング素子を用
いる。スイッチ４，ＩＧＢＴ駆動回路５を制御する信号
に応じて、ＩＧＢＴ１を（ｄＶ／ｄｔ）から保護する期
間内及びＩＧＢＴ１のオフ期間内ではオフし、ＩＧＢＴ
１をターンオンする期間内及びＩＧＢＴ１のオン状態の
期間内においてはオンする。
【００２６】以上の実施例では、主回路のスイッチング
素子がＩＧＢＴであるが、本発明は主回路にMOSFETなど
の絶縁ゲート型半導体装置を用いる場合にも適用でき
る。また、ゲート短絡用のMOSFETの変わりに、バイポー
ラトランジスタを用いることもできる。この場合は、容
量素子をバイポーラトランジスタのベースに接続する。
また、本発明は、インバータ装置のみならず、スイッチ
ング素子に（ｄＶ／ｄｔ）が印加される他の装置にも適
用できる。さらに、これらの装置の回路を、集積回路と
してのみならず、単体素子またはモジュールを使って構
成する場合にも有効である。
素子がＩＧＢＴであるが、本発明は主回路にMOSFETなど
の絶縁ゲート型半導体装置を用いる場合にも適用でき
る。また、ゲート短絡用のMOSFETの変わりに、バイポー
ラトランジスタを用いることもできる。この場合は、容
量素子をバイポーラトランジスタのベースに接続する。
また、本発明は、インバータ装置のみならず、スイッチ
ング素子に（ｄＶ／ｄｔ）が印加される他の装置にも適
用できる。さらに、これらの装置の回路を、集積回路と
してのみならず、単体素子またはモジュールを使って構
成する場合にも有効である。
【００２７】なお、本発明において、ゲート短絡用の半
導体装置及び容量素子からなる回路は、いわば（ｄＶ／
ｄｔ）検出回路である。従って、このような検出回路の
出力信号に応じて、主回路の半導体装置の駆動回路から
オフ制御信号を出力して、主回路半導体装置の誤動作を
防止することもできる。
導体装置及び容量素子からなる回路は、いわば（ｄＶ／
ｄｔ）検出回路である。従って、このような検出回路の
出力信号に応じて、主回路の半導体装置の駆動回路から
オフ制御信号を出力して、主回路半導体装置の誤動作を
防止することもできる。
【００２８】
【発明の効果】本発明の半導体回路によれば、（ｄＶ／
ｄｔ）が発生したときのみ、ゲート短絡回路が動作して
半導体装置の誤動作を防止するので、従来技術に比べ
て、消費電力を低減できる効果がある。
ｄｔ）が発生したときのみ、ゲート短絡回路が動作して
半導体装置の誤動作を防止するので、従来技術に比べ
て、消費電力を低減できる効果がある。
【００２９】また、本発明回路をモノリシックした半導
体集積回路によれば、セル面積が大きな高耐圧または高
抵抗値の抵抗が不要になるので、チップ面積を縮小でき
る効果がある。
体集積回路によれば、セル面積が大きな高耐圧または高
抵抗値の抵抗が不要になるので、チップ面積を縮小でき
る効果がある。
【図１】本発明の基本回路例。
【図２】本発明の一実施例である回路の構成。
【図３】回路の動作条件。
【図４】過渡的に変化する電圧発生時の回路動作。
【図５】本発明の他の実施例。
【図６】図５の回路を使用した三相ブラシレスモータ駆
動用のモノリシック化されたインバータ回路の実施例。
動用のモノリシック化されたインバータ回路の実施例。
【図７】図６におけるモノリシック化したＩＣのパター
ンレイアウトの例。
ンレイアウトの例。
【図８】本発明の別の実施例。
１…ＩＧＢＴ、２…ゲート短絡用MOSFET、３…容量素
子、４，１２，１３，１６…スイッチ、５…ＩＧＢＴ駆
動回路、１０…N−MOSFET 、１４，１５…定電流源、１
７…主電源、１８，１９…ツェナーダイオード、２０…
ＩＧＢＴのゲート駆動用電源、３０…モータ駆動用電
源、３１…モノリシックＩＣ制御用電源、３２…モノリ
シックＩＣの制御信号発生器、３３…信号変換回路、３
４…電源回路、３５ａ〜３５ｃ，３６ａ〜３６ｃ…駆動
回路、３７ａ〜３７ｆ…ＩＧＢＴ、３８ａ〜３８ｆ…還
流ダイオード、３９…ホール素子内蔵三相ブラシレスモ
ータ、４０…モノリシックＩＣ。
子、４，１２，１３，１６…スイッチ、５…ＩＧＢＴ駆
動回路、１０…N−MOSFET 、１４，１５…定電流源、１
７…主電源、１８，１９…ツェナーダイオード、２０…
ＩＧＢＴのゲート駆動用電源、３０…モータ駆動用電
源、３１…モノリシックＩＣ制御用電源、３２…モノリ
シックＩＣの制御信号発生器、３３…信号変換回路、３
４…電源回路、３５ａ〜３５ｃ，３６ａ〜３６ｃ…駆動
回路、３７ａ〜３７ｆ…ＩＧＢＴ、３８ａ〜３８ｆ…還
流ダイオード、３９…ホール素子内蔵三相ブラシレスモ
ータ、４０…モノリシックＩＣ。
フロントページの続き (72)発明者 川本 幸司 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 大関 正一 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (56)参考文献 特開 昭57−57030（ＪＰ，Ａ) 実開 昭57−138431（ＪＰ，Ｕ)
Claims (8)
- 【請求項１】一対の主電極及び絶縁ゲート電極を有する
第１の半導体装置と、 第１の主電極，第２の主電極及び制御電極を有し、第１
の主電極が第１の半導体装置の絶縁ゲート電極に接続さ
れ、第２の主電極が第１の半導体装置の一方の主電極に
接続される第２の半導体装置と、 第２の半導体装置の制御電極と固定電位との間に接続さ
れる容量素子と、 を備え、 前記固定電位を、主電源の高電位側に接続される第１の
半導体装置の駆動回路の電源の高電位側の電位とし、 前記主電源の前記高電位側には、前記第１の半導体装置
の他方の主電極が接続され、前記駆動回路の電源の前記
高電位側には、スイッチを介して前記第１の半導体装置
の絶縁ゲート電極が接続され、 前記容量素子がＭＯＳ電界効果トランジスタである こと
を特徴とする半導体回路。 - 【請求項２】請求項１において、第１の半導体装置が絶
縁ゲートバイポーラトランジスタであることを特徴とす
る半導体回路。 - 【請求項３】請求項１において、第１の半導体装置がＭ
ＯＳ電界効果トランジスタであることを特徴とする半導
体回路。 - 【請求項４】請求項１において、第２の半導体装置がＭ
ＯＳ電界効果トランジスタであることを特徴とする半導
体回路。 - 【請求項５】請求項１において、第２の半導体装置がバ
イポーラトランジスタであることを特徴とする半導体回
路。 - 【請求項６】一対の主電極及び絶縁ゲート電極を有し、
直列接続されるとともに直流電源に 接続され、直列接続
点から出力が取り出される複数の第１の半導体装置と、 第１の主電極，第２の主電極及び制御電極を有し、第１
の主電極が少なくとも１個の第１の半導体装置の絶縁ゲ
ート電極に接続され、第２の主電極が前記１個の第１の
半導体装置の一方の主電極に接続される第２の半導体装
置と、 第２の半導体装置の制御電極と固定電位との間に接続さ
れる容量素子と、 を備え、 前記固定電位を、前記直流電源の高電位側に接続される
前記１個の第１の半導体装置の駆動回路の電源の高電位
側の電位とし、 前記直流電源の前記高電位側には、前記１個の第１の半
導体装置の他方の主電極が接続され、前記駆動回路の電
源の前記高電位側には、スイッチを介して前記１個の第
１の半導体装置の絶縁ゲート電極が接続され、 前記容量素子がＭＯＳ電界効果トランジスタである こと
を特徴とする半導体回路。 - 【請求項７】同一の半導体基体に、 一対の主電極及び絶縁ゲート電極を有する第１の半導体
装置と、 第１の主電極，第２の主電極及び制御電極を有し、第１
の主電極が第１の半導体装置の絶縁ゲート電極に接続さ
れ、第２の主電極が第１の半導体装置の一方の主電極に
接続される第２の半導体装置と、 第２の半導体装置の制御電極と固定電位との間に接続さ
れる容量素子と、 を形成し、 前記固定電位を、主電源の高電位側に接続される第１の
半導体装置の駆動回路の電源の高電位側の電位とし、 前記主電源の前記高電位側には、前記第１の半導体装置
の他方の主電極が接続され、前記駆動回路の電源の前記
高電位側には、スイッチを介して前記第１の半導体装置
の絶縁ゲート電極が接続され、 前記容量素子がＭＯＳ電界効果トランジスタである こと
を特徴とする半導体集積回路。 - 【請求項８】同一半導体基体に、 一対の主電極及び絶縁ゲート電極を有し、直列接続され
るとともに直流電源に接続され、直列接続点から出力が
取り出される複数の第１の半導体装置と、 第１の主電極，第２の主電極及び制御電極を有し、第１
の主電極が少なくとも１個の第１の半導体装置の絶縁ゲ
ート電極に接続され、第２の主電極が前記１個の第１の
半導体装置の一方の主電極に接続される第２の半導体装
置と、 第２の半導体装置の制御電極と固定電位との間に接続さ
れる容量素子と、 を形成し、 前記固定電位を、前記直流電源の高電位側に接続される
前記１個の第１の半導体装置の駆動回路の電源の高電位
側の電位とし、 前記直流電源の前記高電位側には、前記１個の第１の半
導体装置の他方の主電極が接続され、前記駆動回路の電
源の前記高電位側には、スイッチを介して前記１個の第
１の半導体装置の絶縁ゲート電極が接続され、 前記容量素子がＭＯＳ電界効果トランジスタである こと
を特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22475394A JP3222330B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体回路及び半導体集積回路 |
| US08/528,887 US5818281A (en) | 1994-09-20 | 1995-09-15 | Semiconductor circuit having turn-on prevention capability of switching semiconductor device during off cycle thereof by undesired transient voltages |
| DE69529042T DE69529042T2 (de) | 1994-09-20 | 1995-09-20 | Halbleiterschaltung |
| EP95114786A EP0703664B1 (en) | 1994-09-20 | 1995-09-20 | Semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22475394A JP3222330B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体回路及び半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888550A JPH0888550A (ja) | 1996-04-02 |
| JP3222330B2 true JP3222330B2 (ja) | 2001-10-29 |
Family
ID=16818703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22475394A Expired - Lifetime JP3222330B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体回路及び半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5818281A (ja) |
| EP (1) | EP0703664B1 (ja) |
| JP (1) | JP3222330B2 (ja) |
| DE (1) | DE69529042T2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321855A (ja) | 1997-03-18 | 1998-12-04 | Toshiba Corp | 高耐圧半導体装置 |
| JP3067687B2 (ja) * | 1997-05-08 | 2000-07-17 | 富士電機株式会社 | Ｉｇｂｔ駆動回路 |
| DE19842045B4 (de) * | 1998-09-14 | 2006-02-02 | Siemens Ag | Schutzverfahren für ein steuerbares nicht einrastendes Halbleiter-Schaltelement und hierzu korrespondierende Schutzschaltung |
| DE19849097A1 (de) * | 1998-10-24 | 2000-04-27 | Abb Daimler Benz Transp | Verfahren zur Schaltzustandsüberwachung eines IGBT und Vorrichtung zur Durchführung des Verfahrens |
| DE60042392D1 (de) * | 2000-01-20 | 2009-07-30 | St Microelectronics Srl | Leistungsvorrichtung mit Schutz gegen unerwünschte Selbstaktivierung |
| KR200229676Y1 (ko) * | 2000-11-14 | 2001-07-19 | 엘지산전 주식회사 | 아이지비티 인버터의 게이트 구동회로 |
| DE20104111U1 (de) | 2001-03-08 | 2002-07-18 | Ic Haus Gmbh | Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes |
| JP2002290224A (ja) * | 2001-03-23 | 2002-10-04 | Tdk Corp | 半導体素子 |
| JP3788926B2 (ja) * | 2001-10-19 | 2006-06-21 | 三菱電機株式会社 | 半導体装置及びトランジスタの駆動方法 |
| JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
| JP4084117B2 (ja) * | 2002-07-26 | 2008-04-30 | 株式会社ルネサステクノロジ | モータの駆動装置 |
| JP2004112987A (ja) * | 2002-07-26 | 2004-04-08 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
| JP2004215493A (ja) * | 2002-12-20 | 2004-07-29 | Matsushita Electric Ind Co Ltd | ゲートドライバ、そのゲートドライバを含むモータ駆動装置、及びそのモータ駆動装置を備える機器 |
| JP3733121B2 (ja) * | 2003-03-27 | 2006-01-11 | 株式会社ディーブイイー | 安定化電源回路 |
| US7142040B2 (en) | 2003-03-27 | 2006-11-28 | Device Engineering Co., Ltd. | Stabilized power supply circuit |
| JP3733122B2 (ja) * | 2003-03-27 | 2006-01-11 | 株式会社ディーブイイー | 安定化電源回路 |
| US7542258B2 (en) * | 2004-01-16 | 2009-06-02 | Lutron Electronics Co., Inc. | DV/dt-detecting overcurrent protection circuit for power supply |
| JP4477952B2 (ja) * | 2004-07-09 | 2010-06-09 | 株式会社ルネサステクノロジ | 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム |
| US7660094B2 (en) * | 2004-12-14 | 2010-02-09 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
| DE102004063536B4 (de) * | 2004-12-30 | 2013-11-21 | Mitsubishi Denki K.K. | Umrichterschaltung |
| FR2880481B1 (fr) * | 2005-01-06 | 2007-03-30 | Mitsubishi Electric Corp | Circuit onduleur |
| JP4770304B2 (ja) * | 2005-07-12 | 2011-09-14 | 富士電機株式会社 | 半導体素子のゲート駆動回路 |
| KR100687936B1 (ko) | 2005-11-29 | 2007-02-27 | 삼성전자주식회사 | 전자기기 및 전원회로 |
| DE102006059833B4 (de) * | 2006-12-15 | 2016-12-01 | Sew-Eurodrive Gmbh & Co Kg | Elektrisches Gerät |
| JP2009224667A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Telecom Networks Ltd | 電界効果型トランジスタと半導体装置と制御回路とそれらの制御方法及び絶縁ゲート型バイポーラトランジスタ |
| JP5492518B2 (ja) * | 2009-10-02 | 2014-05-14 | 株式会社日立製作所 | 半導体駆動回路、及びそれを用いた半導体装置 |
| US20110148376A1 (en) * | 2009-12-23 | 2011-06-23 | Texas Instruments Incorporated | Mosfet with gate pull-down |
| GB2479372B (en) | 2010-04-07 | 2013-07-24 | Ge Aviat Systems Ltd | Power switches for aircraft |
| JP2011228372A (ja) * | 2010-04-16 | 2011-11-10 | Toshiba Corp | 半導体集積回路装置 |
| US9094005B2 (en) * | 2013-07-30 | 2015-07-28 | Denso Corporation | Semiconductor element module and gate drive circuit |
| JP5928417B2 (ja) * | 2013-07-30 | 2016-06-01 | 株式会社デンソー | 半導体素子モジュール及びゲート駆動回路 |
| JP2015142155A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社デンソー | 半導体素子モジュール及びゲート駆動回路 |
| EP2849323B1 (en) | 2013-09-17 | 2016-04-20 | Dialog Semiconductor GmbH | Control circuit for multiple high side switches |
| EP2908339A1 (en) * | 2014-02-17 | 2015-08-19 | ABB Technology AG | Power semiconductor arrangement and method for protecting a power semiconductor module against failures |
| DE102015110423B4 (de) | 2015-06-29 | 2023-01-05 | Halla Visteon Climate Control Corporation | Leistungselektronik-Baugruppe zur Verhinderung des parasitären Einschaltens von Leistungsschaltern |
| JP6894957B2 (ja) * | 2015-10-07 | 2021-06-30 | ローム株式会社 | 誤出力防止回路 |
| JP6591315B2 (ja) * | 2016-03-09 | 2019-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法 |
| CN110768649B (zh) * | 2018-07-26 | 2023-03-24 | 台达电子工业股份有限公司 | 功率半导体开关的门极电路及门极驱动电路 |
| JP7406520B2 (ja) | 2021-03-22 | 2023-12-27 | 株式会社 日立パワーデバイス | 上アーム駆動回路、電力変換装置の駆動回路、電力変換装置 |
| EP4092740A1 (en) * | 2021-05-21 | 2022-11-23 | Infineon Technologies Austria AG | Semiconductor die with a vertical transistor device |
| US11936383B2 (en) * | 2021-12-01 | 2024-03-19 | Tagore Technology, Inc. | Bias-less dynamic miller clamp |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3819952A (en) * | 1973-01-29 | 1974-06-25 | Mitsubishi Electric Corp | Semiconductor device |
| US3909674A (en) * | 1974-03-28 | 1975-09-30 | Rockwell International Corp | Protection circuit for MOS driver |
| JPS585526B2 (ja) * | 1974-07-19 | 1983-01-31 | 株式会社日立製作所 | ハンドウタイスイツチ |
| JPS5647704B2 (ja) * | 1974-07-26 | 1981-11-11 | ||
| US4084110A (en) * | 1975-10-01 | 1978-04-11 | Hitachi, Ltd. | Semiconductor switch |
| JPS5418664A (en) * | 1977-07-13 | 1979-02-10 | Hitachi Ltd | Semiconductor switch |
| US4551643A (en) * | 1983-10-24 | 1985-11-05 | Rca Corporation | Power switching circuitry |
| JPS60112318A (ja) * | 1983-11-22 | 1985-06-18 | Nec Corp | 半導体集積回路スイッチ |
| JPS60167522A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 半導体スイツチ |
| JPS6399779A (ja) * | 1986-10-13 | 1988-05-02 | Fuji Electric Co Ltd | 電力変換装置 |
| JPS63187815A (ja) * | 1987-01-30 | 1988-08-03 | Hitachi Ltd | 半導体スイツチ |
| US5055721A (en) * | 1989-04-13 | 1991-10-08 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit for igbt device |
| JPH07112150B2 (ja) * | 1989-04-28 | 1995-11-29 | 株式会社東芝 | 光トリガースイッチング回路 |
| DE58907470D1 (de) * | 1989-07-17 | 1994-05-19 | Siemens Ag | Nullpunktdetektor für einen optisch steuerbaren Thyristor. |
| US4992683A (en) * | 1989-09-28 | 1991-02-12 | Motorola, Inc. | Load driver with reduced dissipation under reverse-battery conditions |
| JPH05122035A (ja) * | 1991-05-10 | 1993-05-18 | Fuji Electric Co Ltd | 駆動電源内蔵型半導体装置 |
| JP2956319B2 (ja) * | 1991-11-07 | 1999-10-04 | 富士電機株式会社 | 電圧駆動形スイッチング素子の逆バイアス制御回路 |
| US5434527A (en) * | 1993-10-25 | 1995-07-18 | Caterpillar Inc. | Gate drive circuit |
-
1994
- 1994-09-20 JP JP22475394A patent/JP3222330B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-15 US US08/528,887 patent/US5818281A/en not_active Expired - Fee Related
- 1995-09-20 EP EP95114786A patent/EP0703664B1/en not_active Expired - Lifetime
- 1995-09-20 DE DE69529042T patent/DE69529042T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69529042T2 (de) | 2003-10-09 |
| EP0703664A3 (en) | 1996-09-18 |
| JPH0888550A (ja) | 1996-04-02 |
| EP0703664B1 (en) | 2002-12-04 |
| DE69529042D1 (de) | 2003-01-16 |
| US5818281A (en) | 1998-10-06 |
| EP0703664A2 (en) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3222330B2 (ja) | 半導体回路及び半導体集積回路 | |
| JP2726433B2 (ja) | 半導体素子駆動用回路配置 | |
| JPH02266712A (ja) | 半導体装置 | |
| JP7052452B2 (ja) | 半導体装置 | |
| US5828112A (en) | Semiconductor device incorporating an output element having a current-detecting section | |
| CN113497549A (zh) | 栅极驱动器集成电路和操作栅极驱动器集成电路的方法 | |
| JP3680544B2 (ja) | 高耐圧パワーｉｃの出力段回路 | |
| CN111030431B (zh) | 半导体装置 | |
| JPH0653795A (ja) | 半導体装置 | |
| US11621709B2 (en) | Power module with built-in drive circuits | |
| JPH11205112A (ja) | 高耐圧パワー集積回路 | |
| JP2021114668A (ja) | 駆動装置 | |
| JP2001237381A (ja) | 半導体装置 | |
| CN111527684B (zh) | 驱动电路内置型功率模块 | |
| JP3337796B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP3724481B2 (ja) | インバータ装置及びこれを用いたモータ駆動装置 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JP2002135973A (ja) | 過電圧保護回路 | |
| JP2002094363A (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体素子およびそれらを用いた電力変換装置 | |
| JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 | |
| US20220149839A1 (en) | Semiconductor device | |
| JP3918778B2 (ja) | 保護回路 | |
| JPH02179262A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JP7472645B2 (ja) | 駆動回路内蔵型パワーモジュール | |
| JPH09130217A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |