JPH07112150B2 - 光トリガースイッチング回路 - Google Patents
光トリガースイッチング回路Info
- Publication number
- JPH07112150B2 JPH07112150B2 JP1107563A JP10756389A JPH07112150B2 JP H07112150 B2 JPH07112150 B2 JP H07112150B2 JP 1107563 A JP1107563 A JP 1107563A JP 10756389 A JP10756389 A JP 10756389A JP H07112150 B2 JPH07112150 B2 JP H07112150B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- type
- layer
- type emitter
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は光駆動型のPNPN素子を有する光トリガースイッ
チング回路に関するもので、特に光サイリスタ、光トラ
イアック等に使用されるものである。
チング回路に関するもので、特に光サイリスタ、光トラ
イアック等に使用されるものである。
（従来の技術） 一般に、光トリガースイッチング回路は光駆動型のPNPN
素子から構成されており、例えば第８図及び第９図に示
すような光サイリスタではスイッチ通電部とスイッチ制
御部とが絶縁されているため、高電圧での用途として広
く用いられている。ここで、21はPNPN素子、22はP1エミ
ッタ層、23はN1ベース層、24はP2ベース層、25はN2エミ
ッタ層、26はPNPN素子のアノード、27はPNPN素子のゲー
ト、28はPNPN素子のカソード、29は光、30は感度調整用
の抵抗、31は付加回路、32はＮチャネル型MOSFET、33は
PN接合ダイオードをそれぞれ示している。
素子から構成されており、例えば第８図及び第９図に示
すような光サイリスタではスイッチ通電部とスイッチ制
御部とが絶縁されているため、高電圧での用途として広
く用いられている。ここで、21はPNPN素子、22はP1エミ
ッタ層、23はN1ベース層、24はP2ベース層、25はN2エミ
ッタ層、26はPNPN素子のアノード、27はPNPN素子のゲー
ト、28はPNPN素子のカソード、29は光、30は感度調整用
の抵抗、31は付加回路、32はＮチャネル型MOSFET、33は
PN接合ダイオードをそれぞれ示している。
前記第８図の光サイリスタは、通常、アノード26に高電
位が印加されている時にトリガとしての光29を照射する
と、アノード26とカソード28の両端子間に電流が流れる
ようになっている。そして、アノード26とカソード28の
両端子間に印加される電圧がいかなる値でもスイッチン
グ動作するように構成されている（以下、このような構
成のものを「非ゼロクロス」という。）。
位が印加されている時にトリガとしての光29を照射する
と、アノード26とカソード28の両端子間に電流が流れる
ようになっている。そして、アノード26とカソード28の
両端子間に印加される電圧がいかなる値でもスイッチン
グ動作するように構成されている（以下、このような構
成のものを「非ゼロクロス」という。）。
また、前記第９図の光サイリスタは、アノード26とカソ
ード28の両端子間に印加される電圧が低電圧（零電圧近
傍）でのみスイッチング動作するように構成されている
（以下、このような構成のものを「ゼロクロス」とい
う。）。具体的には、アノード26とカソード28の両端子
間に印加される電圧が低電圧の時、Ｎチャネル型MOSFET
32のゲートに印加される電圧が、その閾値電圧（VTH）
よりも低くなる。従って、MOSFET32はオフ状態となるた
め、ゲート27及びカソード28間には抵抗30のみが接続さ
れた形となり前記第８図の光サイリスタと等価になる。
また、アノード26とカソード28の両端子間に印加される
電圧が高電圧の時、MOSFET32のゲートに印加される電圧
が、その閾値電圧よりも高くなる。従って、MOSFET32は
オン状態となるため、ゲート27とカソード28とはショー
トする。即ち、光29が照射されても、これにより生じる
キャリアはMOSFET32を介してカソードへ流れるため、光
サイリスタはオン状態にならない。
ード28の両端子間に印加される電圧が低電圧（零電圧近
傍）でのみスイッチング動作するように構成されている
（以下、このような構成のものを「ゼロクロス」とい
う。）。具体的には、アノード26とカソード28の両端子
間に印加される電圧が低電圧の時、Ｎチャネル型MOSFET
32のゲートに印加される電圧が、その閾値電圧（VTH）
よりも低くなる。従って、MOSFET32はオフ状態となるた
め、ゲート27及びカソード28間には抵抗30のみが接続さ
れた形となり前記第８図の光サイリスタと等価になる。
また、アノード26とカソード28の両端子間に印加される
電圧が高電圧の時、MOSFET32のゲートに印加される電圧
が、その閾値電圧よりも高くなる。従って、MOSFET32は
オン状態となるため、ゲート27とカソード28とはショー
トする。即ち、光29が照射されても、これにより生じる
キャリアはMOSFET32を介してカソードへ流れるため、光
サイリスタはオン状態にならない。
ところで、従来はこのようなゼロクロスのもの、又は非
ゼロクロスのものしか考えられておらず、両方の機能を
もった光トリガスイッチング回路は存在しなかった。即
ち、需要者は用途に応じてゼロクロス又は非ゼロクロス
の光トリガスイッチング回路を使いわけなければならな
いという欠点があった。
ゼロクロスのものしか考えられておらず、両方の機能を
もった光トリガスイッチング回路は存在しなかった。即
ち、需要者は用途に応じてゼロクロス又は非ゼロクロス
の光トリガスイッチング回路を使いわけなければならな
いという欠点があった。
（発明が解決しようとする課題） このように、従来はゼロクロス及び非ゼロクロスのう
ち、いずれか一つの機能を有する光トリガースイッチン
グ回路しか提供できない欠点があった。
ち、いずれか一つの機能を有する光トリガースイッチン
グ回路しか提供できない欠点があった。
よって、本発明の目的は、ゼロクロスと非ゼロクロスの
両方と機能を有する多機能の光トリガースイッチング回
路を提供することである。
両方と機能を有する多機能の光トリガースイッチング回
路を提供することである。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の光トリガースイッ
チング回路は、光駆動型のPNPN素子へ照射される光の光
量が多いか又は少ないかにより、即ち光量を変化させる
ことにより前記回路をゼロクロスとして又は非ゼロクロ
スとして機能させる手段を有するものである。
チング回路は、光駆動型のPNPN素子へ照射される光の光
量が多いか又は少ないかにより、即ち光量を変化させる
ことにより前記回路をゼロクロスとして又は非ゼロクロ
スとして機能させる手段を有するものである。
（作用） 本発明によれば、部品を変えることなく、照射される光
の光量を変化させることにより光トリガースイッチング
回路をゼロクロスとして又は非ゼロクロスとして機能さ
せることができる。即ち、ゼロクロス及び非ゼロクロス
の機能を有する多機能の光トリガースイッチング回路を
提供できる。
の光量を変化させることにより光トリガースイッチング
回路をゼロクロスとして又は非ゼロクロスとして機能さ
せることができる。即ち、ゼロクロス及び非ゼロクロス
の機能を有する多機能の光トリガースイッチング回路を
提供できる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
本発明の光トリガースイッチング回路は、第１図に示す
ように、照射される光１の光量を変化させることにより
前記回路をゼロクロスとして又は非ゼロクロスとして機
能させる手段（以下「機能変化手段」という。）２を有
するものである。ここで、３はPNPN素子、４はP1エミッ
タ層、５はN1ベース層、６はP2ベース層、７はN2エミッ
タ層、８はPNPN素子のアノード、９はPNPN素子のゲー
ト、10はPNPN素子のカソード、11は感度調整用の抵抗を
それぞれ示している。
ように、照射される光１の光量を変化させることにより
前記回路をゼロクロスとして又は非ゼロクロスとして機
能させる手段（以下「機能変化手段」という。）２を有
するものである。ここで、３はPNPN素子、４はP1エミッ
タ層、５はN1ベース層、６はP2ベース層、７はN2エミッ
タ層、８はPNPN素子のアノード、９はPNPN素子のゲー
ト、10はPNPN素子のカソード、11は感度調整用の抵抗を
それぞれ示している。
即ち、この光トリガースイッチング回路は、トリガとな
る光１がPNPN素子３に照射されると同時に、同一光源か
らの光１が機能変化手段１にも照射されるように構成さ
れる。そして、機能変化手段１は、照射される光１の光
量が多いか又は少ないかにより、前記回路をゼロクロス
又は非ゼロクロスとして機能させる。なお、照射される
光１の光量は、少なくともPNPN素子８をオン状態にでき
る光量以上であることが必要である。
る光１がPNPN素子３に照射されると同時に、同一光源か
らの光１が機能変化手段１にも照射されるように構成さ
れる。そして、機能変化手段１は、照射される光１の光
量が多いか又は少ないかにより、前記回路をゼロクロス
又は非ゼロクロスとして機能させる。なお、照射される
光１の光量は、少なくともPNPN素子８をオン状態にでき
る光量以上であることが必要である。
第２図は本発明の光トリガースイッチング回路の具体的
な構成を示す実施例である。なお、第２図において、前
記第１図と同一の部分にほぼ同じ符号を付して詳細な説
明を省略する。
な構成を示す実施例である。なお、第２図において、前
記第１図と同一の部分にほぼ同じ符号を付して詳細な説
明を省略する。
光駆動型のPNPN素子３のゲート９とカソード10間には、
ゲート９の感度調整用の抵抗11が接続されている。ま
た、抵抗11に並列して、Ｎチャネル型MOSトランジスタ1
2のドレインがゲート９に、又はソースがカソード10に
それぞれ接続されている。MOSトランジシタ12のゲート
はPN接合ダイオード13を介してPNPN素子３のアノード８
に、又NPN型フォトトランジスタ14のコレクタにそれぞ
れ接続されている。フォトトランジスタ14のエミッタは
カソード10に接続されている。
ゲート９の感度調整用の抵抗11が接続されている。ま
た、抵抗11に並列して、Ｎチャネル型MOSトランジスタ1
2のドレインがゲート９に、又はソースがカソード10に
それぞれ接続されている。MOSトランジシタ12のゲート
はPN接合ダイオード13を介してPNPN素子３のアノード８
に、又NPN型フォトトランジスタ14のコレクタにそれぞ
れ接続されている。フォトトランジスタ14のエミッタは
カソード10に接続されている。
そして、この光トリガースイッチング回路は、同一光源
からのトリガとなるべき光１が、PNPN素子３とフォトト
ランジスタ14へ同時に照射される。また、フォトトラン
ジスタ14がオン状態になるために必要な光量は、PNPN素
子３がオン状態になるために最低限必要な光量よりも多
くなっている。例えば、フォトトランジスタ14は、PNPN
素子３がオン状態になるために最低限必要な光量の数倍
の光量が与えられた時のみオン状態になるようにする。
からのトリガとなるべき光１が、PNPN素子３とフォトト
ランジスタ14へ同時に照射される。また、フォトトラン
ジスタ14がオン状態になるために必要な光量は、PNPN素
子３がオン状態になるために最低限必要な光量よりも多
くなっている。例えば、フォトトランジスタ14は、PNPN
素子３がオン状態になるために最低限必要な光量の数倍
の光量が与えられた時のみオン状態になるようにする。
即ち、PNPN素子３がオン状態、フォトトランジスタ14が
オフ状態になるような光量の光（以下「弱い光」とい
う。）では、MOSトランジスタ12のゲートとソース間は
オープンになる。このため、ゼロクロスの機能を有する
光トリガースイッチング回路（前記第９図参照）と等価
になる。よって、弱い光が照射される場合には、アノー
ド８とカソード10の両端子間に印加される電圧が低電圧
の時のみ、PNPN素子３はスイッチング動作を行なう。
オフ状態になるような光量の光（以下「弱い光」とい
う。）では、MOSトランジスタ12のゲートとソース間は
オープンになる。このため、ゼロクロスの機能を有する
光トリガースイッチング回路（前記第９図参照）と等価
になる。よって、弱い光が照射される場合には、アノー
ド８とカソード10の両端子間に印加される電圧が低電圧
の時のみ、PNPN素子３はスイッチング動作を行なう。
また、PNPN素子３及びフォトトランジスタ14の両方がオ
ン状態になるような光量の光（以下「弱い光」とい
う。）では、MOSトランジスタ12のゲートとソース間は
ショートされ、MOSトランジスタ12は常にオフ状態にな
る。このため、非ゼロクロスの機能を有する光トリガー
スイッチング回路（前記第８図参照）と等価になる。よ
って、強い光が照射される場合には、アノード８とカソ
ード10の両端子間に印加される電圧がいかなる値であっ
てもPNPN素子３はスイッチング動作を行なう。
ン状態になるような光量の光（以下「弱い光」とい
う。）では、MOSトランジスタ12のゲートとソース間は
ショートされ、MOSトランジスタ12は常にオフ状態にな
る。このため、非ゼロクロスの機能を有する光トリガー
スイッチング回路（前記第８図参照）と等価になる。よ
って、強い光が照射される場合には、アノード８とカソ
ード10の両端子間に印加される電圧がいかなる値であっ
てもPNPN素子３はスイッチング動作を行なう。
このように、本発明の光トリガースイッチング回路は、
照射される光１の強弱によって、即ち光１の光量を変化
させることによってゼロクロスと非ゼロクロスの機能を
使い分けることができる。
照射される光１の強弱によって、即ち光１の光量を変化
させることによってゼロクロスと非ゼロクロスの機能を
使い分けることができる。
ところで、本発明に係わる光トリガースイッチング回路
は、前記実施例に限られるものではなく、種々の変形が
可能である。以下、第３図乃至第７図を参照しつつこれ
ら変形例について説明する。なお、第３図乃至第７図に
おいて、前記第２図と同一の部分には同じ符号を付して
詳細な説明を省略する。
は、前記実施例に限られるものではなく、種々の変形が
可能である。以下、第３図乃至第７図を参照しつつこれ
ら変形例について説明する。なお、第３図乃至第７図に
おいて、前記第２図と同一の部分には同じ符号を付して
詳細な説明を省略する。
第３図は、前記第２図においてNPN型フォトトランジス
タ14のベースとエミッタ間に感度調整用の抵抗15を設け
たものである。これにより、フォトトランジスタ14のベ
ース電流を調節するようにしている。また、第４図は、
前記第２図においてPN接合ダイオード13のカソードをPN
PN素子３のN1ベース層５に接続したものである。ここ
で、NPN型フォトトランジスタ14のベースとエミッタ間
に感度調整用の抵抗を設けてもよい。なお、これら第３
図及び第４図に示す回路の動作は前記第２図の光トリガ
ースイッチング回路と同じである。
タ14のベースとエミッタ間に感度調整用の抵抗15を設け
たものである。これにより、フォトトランジスタ14のベ
ース電流を調節するようにしている。また、第４図は、
前記第２図においてPN接合ダイオード13のカソードをPN
PN素子３のN1ベース層５に接続したものである。ここ
で、NPN型フォトトランジスタ14のベースとエミッタ間
に感度調整用の抵抗を設けてもよい。なお、これら第３
図及び第４図に示す回路の動作は前記第２図の光トリガ
ースイッチング回路と同じである。
また、第５図に示す実施例は、NPN型フォトトランジス
タをＮチャネル型MOSトランジスタ12のドレインPNPN素
子３のゲート９との間に接続したものである。
タをＮチャネル型MOSトランジスタ12のドレインPNPN素
子３のゲート９との間に接続したものである。
具体的には、フォトトランジスタ14のコレクタがPNPN素
子３のゲート９に接続され、又エミッタがMOSトランジ
スタ12のドレインに接続されている。また、同一光源か
らの光１は、PNPN素子３とフォトトランジスタ14に同時
に照射される。なお、フォトトランジスタ14がオン状態
になるために必要な光量は、PNPN素子３がオン状態にな
るために最低限必要な光量よりも多くなっている。
子３のゲート９に接続され、又エミッタがMOSトランジ
スタ12のドレインに接続されている。また、同一光源か
らの光１は、PNPN素子３とフォトトランジスタ14に同時
に照射される。なお、フォトトランジスタ14がオン状態
になるために必要な光量は、PNPN素子３がオン状態にな
るために最低限必要な光量よりも多くなっている。
即ち、弱い光ではMOSトランジスタ12のドレインとPNPN
素子３のゲート９間はオープンになる。このため、非ゼ
ロクロスの機能を有する光トリガスイッチング回路（前
記第８図参照）と等価になる。よって、弱い光が照射さ
れる場合には、アノード８とカソード10の両端子間に印
加される電圧がいかなる値であってもPNPN素子３はスイ
ッチング動作を行なう。また、強い光ではゼロクロスの
機能を有する光トリガスイッチング回路（前記第９図参
照）と等価になる。よって、強い光が照射される場合に
は、アノード８とカソード10の両端子間に印加される電
圧が低電圧の時のみ、PNPN素子２はスイッチング動作を
行なう。
素子３のゲート９間はオープンになる。このため、非ゼ
ロクロスの機能を有する光トリガスイッチング回路（前
記第８図参照）と等価になる。よって、弱い光が照射さ
れる場合には、アノード８とカソード10の両端子間に印
加される電圧がいかなる値であってもPNPN素子３はスイ
ッチング動作を行なう。また、強い光ではゼロクロスの
機能を有する光トリガスイッチング回路（前記第９図参
照）と等価になる。よって、強い光が照射される場合に
は、アノード８とカソード10の両端子間に印加される電
圧が低電圧の時のみ、PNPN素子２はスイッチング動作を
行なう。
第６図は、前記第５図においてNPN型フォトトランジス
タ14のベースとエミッタ間に感度調整用の抵抗15を設け
たものである。これにより、フォトトランジスタ14のベ
ース電流を調節するようにしている。また、第７図は、
前記第５図においてPN接合ダイオード13のカソードをPN
PN素子３のN1ベース層５に接続したものである。ここ
で、NPN型フォトトランジスタ14のベースとエミッタ間
に感度調整用の抵抗を設けてもよい。なお、これら第６
図及び第７図に示す回路の動作は前記第５図の光トリガ
ースイッチング回路と同じである。
タ14のベースとエミッタ間に感度調整用の抵抗15を設け
たものである。これにより、フォトトランジスタ14のベ
ース電流を調節するようにしている。また、第７図は、
前記第５図においてPN接合ダイオード13のカソードをPN
PN素子３のN1ベース層５に接続したものである。ここ
で、NPN型フォトトランジスタ14のベースとエミッタ間
に感度調整用の抵抗を設けてもよい。なお、これら第６
図及び第７図に示す回路の動作は前記第５図の光トリガ
ースイッチング回路と同じである。
なお、これら第３図乃至第７図に示してきた実施例にお
いても、前記第２図の光トリガースイッチング回路と同
様に、照射される光１の強弱によって、ゼロクロスと非
ゼロクロスの機能を使い分けることができる。
いても、前記第２図の光トリガースイッチング回路と同
様に、照射される光１の強弱によって、ゼロクロスと非
ゼロクロスの機能を使い分けることができる。
［発明の効果］ 以上、説明してきたように本発明の光トリガースイッチ
ング回路によれば次のような効果を奏する。
ング回路によれば次のような効果を奏する。
機能変化手段を設け、照射される光の光量を調節するこ
とにより光トリガースイッチング回路をゼロクロスとし
て又は非ゼロクロスとして機能させることができる。従
って、ゼロクロス及び非ゼロクロスの機能を有する多機
能の光トリガースイッチング回路を提供できる。
とにより光トリガースイッチング回路をゼロクロスとし
て又は非ゼロクロスとして機能させることができる。従
って、ゼロクロス及び非ゼロクロスの機能を有する多機
能の光トリガースイッチング回路を提供できる。
第１図は本発明の一実施例に係わる光トリガスイッチン
グ回路を説明するための回路図、第２図は前記第１図の
機能変化手段を具体的に示す光トリガスイッチング回路
の回路図、第３図乃至第７図はそれぞれ前記第２図の光
トリガスイッチング回路の変形例を示す回路図、第８図
及び第９図はそれぞれ従来の光トリガスイッチング回路
を示す回路図である。 １……光、２……機能変化手段、３……PNPN素子、４…
…P1エミッタ層、５……N1ベース層、６……P2ベース
層、７……N2エミッタ層、８……アノード、９……ゲー
ト、10……カソード、11,15……抵抗、12……Ｎチャネ
ル型MOSトランジスタ、13……PN接合ダイオード、14…
…NPN型フォトトランジスタ。
グ回路を説明するための回路図、第２図は前記第１図の
機能変化手段を具体的に示す光トリガスイッチング回路
の回路図、第３図乃至第７図はそれぞれ前記第２図の光
トリガスイッチング回路の変形例を示す回路図、第８図
及び第９図はそれぞれ従来の光トリガスイッチング回路
を示す回路図である。 １……光、２……機能変化手段、３……PNPN素子、４…
…P1エミッタ層、５……N1ベース層、６……P2ベース
層、７……N2エミッタ層、８……アノード、９……ゲー
ト、10……カソード、11,15……抵抗、12……Ｎチャネ
ル型MOSトランジスタ、13……PN接合ダイオード、14…
…NPN型フォトトランジスタ。
Claims (6)
- 【請求項１】Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベー
ス層及びＮ型エミッタ層から構成され、第１の光量以上
の光量を有する光が照射される場合にオン状態になり得
るPNPN素子と、 前記Ｐ型ベース層及び前記Ｎ型エミッタ層間に接続され
る感度調整用の第１の抵抗と、 ソースが前記Ｎ型エミッタ層に接続され、ドレインが前
記Ｐ型ベース層に接続されるMOSトランジスタと、 カソードが前記Ｐ型エミッタ層に接続され、アノードが
前記MOSトランジスタのゲートに接続されるダイオード
と、 コレクタが前記MOSトランジスタのゲートに接続され、
エミッタが前記MOSトランジスタのソースに接続され、
前記第１の光量よりも多い第２の光量以上の光量を有す
る光が照射される場合にオン状態になるフォトトランジ
スタと を具備し、 前記第１の光量以上前記第２の光量未満の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧が所定値以下のときの
みオン状態になり、前記第２の光量以上の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧がいかなる値であって
もオン状態になることを特徴とする光トリガースイッチ
ング回路。 - 【請求項２】Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベー
ス層及びＮ型エミッタ層から構成され、第１の光量以上
の光量を有する光が照射される場合にオン状態になり得
るPNPN素子と、 前記Ｐ型ベース層及び前記Ｎ型エミッタ層間に接続され
る感度調整用の第１の抵抗と、 ソースが前記Ｎ型エミッタ層に接続され、ドレインが前
記Ｐ型ベース層に接続されるMOSトランジスタと、 カソードが前記Ｎ型ベース層に接続され、アノードが前
記MOSトランジスタのゲートに接続されるダイオード
と、 コレクタが前記MOSトランジスタのゲートに接続され、
エミッタが前記MOSトランジスタのソースに接続され、
前記第１の光量よりも多い第２の光量以上の光量を有す
る光が照射される場合にオン状態になるフォトトランジ
スタと を具備し、 前記第１の光量以上前記第２の光量未満の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧が所定値以下のときの
みオン状態になり、前記第２の光量以上の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧がいかなる値であって
もオン状態になることを特徴とする光トリガースイッチ
ング回路。 - 【請求項３】請求項１又は２に記載の光トリガースイッ
チング回路において、 前記フォトトランジスタのベースとエミッタ間に接続さ
れる感度調整用の第２の抵抗を具備したことを特徴とす
る光トリガースイッチング回路。 - 【請求項４】Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベー
ス層及びＮ型エミッタ層から構成され、第１の光量以上
の光量を有する光が照射される場合にオン状態になり得
るPNPN素子と、 前記Ｐ型ベース層及び前記Ｎ型エミッタ層間に接続され
る感度調整用の第１の抵抗と、 ソースが前記Ｎ型エミッタ層に接続されるMOSトランジ
スタと、 カソードが前記Ｐ型エミッタ層に接続され、アノードが
前記MOSトランジスタのゲートに接続されるダイオード
と、 コレクタが前記Ｐ型ベース層に接続され、エミッタが前
記MOSトランジスタのドレインに接続され、前記第１の
光量よりも多い第２の光量以上の光量を有する光が照射
される場合にオン状態になるフォトトランジスタと を具備し、 前記第１の光量以上前記第２の光量未満の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧がいかなる値であって
もオン状態になり、前記第２の光量以上の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧が所定値以下のときの
みオン状態になることを特徴とする光トリガースイッチ
ング回路。 - 【請求項５】Ｐ型エミッタ層、Ｎ型ベース層、Ｐ型ベー
ス層及びＮ型エミッタ層から構成され、第１の光量以上
の光量を有する光が照射される場合にオン状態になり得
るPNPN素子と、 前記Ｐ型ベース層及び前記Ｎ型エミッタ層間に接続され
る感度調整用の第１の抵抗と、 ソースが前記Ｎ型エミッタ層に接続されるMOSトランジ
スタと、 カソードが前記Ｎ型ベース層に接続され、アノードが前
記MOSトランジスタのゲートに接続されるダイオード
と、 コレクタが前記Ｐ型ベース層に接続され、エミッタが前
記MOSトランジスタのドレインに接続され、前記第１の
光量よりも多い第２の光量以上の光量を有する光が照射
される場合にオン状態になるフォトトランジスタと を具備し、 前記第１の光量以上前記第２の光量未満の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧がいかなる値であって
もオン状態になり、前記第２の光量以上の光量を有する
光が照射される場合には前記Ｐ型エミッタ層及び前記Ｎ
型エミッタ層間に印加される電圧が所定値以下のときの
みオン状態になることを特徴とする光トリガースイッチ
ング回路。 - 【請求項６】請求項４又は５に記載の光トリガースイッ
チング回路において、 前記フォトトランジスタのベースとエミッタ間に接続さ
れる感度調整用の第２の抵抗を具備したことを特徴とす
る光トリガースイッチング回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107563A JPH07112150B2 (ja) | 1989-04-28 | 1989-04-28 | 光トリガースイッチング回路 |
| DE69028132T DE69028132T2 (de) | 1989-04-28 | 1990-04-26 | Lichtgetriggerter Schaltkreis |
| EP90107999A EP0395073B1 (en) | 1989-04-28 | 1990-04-26 | Light-triggered switching circuit |
| KR1019900005981A KR930005649B1 (ko) | 1989-04-28 | 1990-04-27 | 광트리거 스위칭회로 |
| US07/742,583 US5148253A (en) | 1989-04-28 | 1991-08-07 | Light-triggered switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107563A JPH07112150B2 (ja) | 1989-04-28 | 1989-04-28 | 光トリガースイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288510A JPH02288510A (ja) | 1990-11-28 |
| JPH07112150B2 true JPH07112150B2 (ja) | 1995-11-29 |
Family
ID=14462343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1107563A Expired - Fee Related JPH07112150B2 (ja) | 1989-04-28 | 1989-04-28 | 光トリガースイッチング回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5148253A (ja) |
| EP (1) | EP0395073B1 (ja) |
| JP (1) | JPH07112150B2 (ja) |
| KR (1) | KR930005649B1 (ja) |
| DE (1) | DE69028132T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69316657T2 (de) * | 1993-12-03 | 1998-05-14 | Imec Inter Uni Micro Electr | Optische vorrichtung mit schnellem und vollstaendigem elektrischem abschalten |
| US5981982A (en) * | 1994-03-09 | 1999-11-09 | Driscoll; John Cuervo | Dual gated power electronic switching devices |
| JP3222330B2 (ja) * | 1994-09-20 | 2001-10-29 | 株式会社日立製作所 | 半導体回路及び半導体集積回路 |
| US20110221275A1 (en) * | 2010-03-12 | 2011-09-15 | Al-Absi Munir A | High output impedance current source |
| TWI783451B (zh) * | 2021-04-19 | 2022-11-11 | 袁知賢 | 光控制電流放大電路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929006B2 (ja) * | 1974-07-19 | 1984-07-17 | 株式会社日立製作所 | 感光半導体スイツチ |
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| JPS605142B2 (ja) * | 1977-05-11 | 1985-02-08 | 株式会社日立製作所 | 半導体スイツチング装置 |
| CH631833A5 (en) * | 1979-06-05 | 1982-08-31 | Tag Semiconductors Ltd Wilming | Photo-thyristor circuit with controlled latching |
| EP0027888B1 (en) * | 1979-09-21 | 1986-04-16 | Hitachi, Ltd. | Semiconductor switch |
| JPS56128737U (ja) * | 1980-02-29 | 1981-09-30 | ||
| DE3138763A1 (de) * | 1981-09-29 | 1983-06-30 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschluessen und zuendverstaerkung |
| JPS58132971A (ja) * | 1982-02-02 | 1983-08-08 | Fuji Electric Corp Res & Dev Ltd | 半導体装置 |
| GB2125622B (en) * | 1982-02-09 | 1985-10-02 | Western Electric Co | Field-effect controlled bi-directional lateral thyristor |
| EP0268430A3 (en) * | 1986-11-14 | 1989-04-26 | Oki Electric Industry Company, Limited | An optically coupled semiconductor switch and driving method adapted thereto |
-
1989
- 1989-04-28 JP JP1107563A patent/JPH07112150B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-26 EP EP90107999A patent/EP0395073B1/en not_active Expired - Lifetime
- 1990-04-26 DE DE69028132T patent/DE69028132T2/de not_active Expired - Fee Related
- 1990-04-27 KR KR1019900005981A patent/KR930005649B1/ko not_active IP Right Cessation
-
1991
- 1991-08-07 US US07/742,583 patent/US5148253A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0395073A2 (en) | 1990-10-31 |
| EP0395073B1 (en) | 1996-08-21 |
| EP0395073A3 (en) | 1991-04-03 |
| KR900017295A (ko) | 1990-11-15 |
| DE69028132D1 (de) | 1996-09-26 |
| US5148253A (en) | 1992-09-15 |
| JPH02288510A (ja) | 1990-11-28 |
| DE69028132T2 (de) | 1997-02-06 |
| KR930005649B1 (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295058A (en) | Radiant energy activated semiconductor switch | |
| US4413193A (en) | Optically coupled solid state relay | |
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| US4754175A (en) | Solid state relay having a thyristor discharge circuit | |
| KR950000320B1 (ko) | 반도체 릴레이회로 | |
| JPH07112150B2 (ja) | 光トリガースイッチング回路 | |
| US4339670A (en) | Zero voltage switching AC relay circuit | |
| US4322637A (en) | Solid state switch | |
| JP2521663B2 (ja) | 半導体リレ−回路 | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JP2847908B2 (ja) | ソリッドステートリレー | |
| JP3268991B2 (ja) | 光スイッチング素子 | |
| JPS62172813A (ja) | 半導体リレ−回路 | |
| JP2658195B2 (ja) | ソリッドステートリレー | |
| JP3006281B2 (ja) | 光結合型リレー回路 | |
| JPH05191245A (ja) | 半導体リレー | |
| JPH06268498A (ja) | 光結合型半導体リレー | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPH04324713A (ja) | 光結合型リレー回路 | |
| JPH0551187B2 (ja) | ||
| JP3086905B2 (ja) | 光結合型半導体リレー | |
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JPH1127127A (ja) | ソリッドステートリレー | |
| JPH0244913A (ja) | 半導体スイッチ回路 | |
| JPH04241514A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |