JPH0244913A - 半導体スイッチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体スイッチ回路に係り、特にサイリスタを
有し、ゲートターンオフ機能を持つ半導体スイッチ回路
に関する。

〔従来の技術〕

従来、この種の半導体スイッチ回路は、第３図に示すよ
うに、サイリスタ３１のＰケートに、第１のダイオード
３７を介して、第１の電流源３６が接続され、さらにサ
イリスタ３１のＰゲートにはＮＰＮ）ランジスタ３３の
コレクタが接続され、ＮＰＮ　）ランジスタ３３のベー
スは、第２のダイオード３４を介して、第２の電流源３
５に接続され、ＮＰＮトランジスタ３３のエミッタはサ
イリスタ３１のカソードに接続され、サイリスタ３１の
Ｐゲートとカソードとの間には抵抗３２が接続された構
成となっていた。この回路において、第２の電流源３５
を動作させずに、第１の電流源３６を動作させると、電
流が第１のダイオード３７を介してサイリスタ３１のＰ
ゲートへと流れ、サイリスタ３１はオン状態となる。ま
た、オン状態からオフさせるためには、第１の電流源３
６の動作を停止して、第２の電流源３５を動作させる。

この状態では電流が第２のダイオード３４を介してＮＰ
Ｎ　）ランラスタ３３０ベースへ流し、とのＮＰＮ）ラ
ンジスタ３３が導通し、サイリスタ３１のＰゲートとカ
ソードとの間の電圧が下がシ、サイリスタ３１はオフ状
態となる。

〔発明が解決しようとする課題〕

前述した従来の半導体スイッチ回路は、電流源としてサ
イリスタ３１をオンさせるための第１の電流源３６と、
オフさせるための第２の電流源３５との２個必要となる
ため、回路全体の実装容積が大きくなり、また製造コス
ト本大きくなるという欠点がある。

本発明の目的は、前記欠点が解決され、−個の電流源を
使用するだけで済むようにした半導体スイッチ回路を提
供することにある。

〔課題を解決するための手段〕

本発明の半導体スイッチ回路の構成は、Ｐ、Ｎ。

Ｐ、Ｈの４層構造をもつサイリスタを有し、この第１の
ゲートに第１のトランジスタのコレクタと、直接又は抵
抗を介して第１のダイオードのカソードとが接続され、
前記サイリスタのカソードに前記第１のトランジスタ、
および第２のトランジスタのエミッタが直接又はダイオ
ードを介して接続され、前記第１のトランジスタのベー
スが前記第２のトランジスタのコレクタと第３のトラン
ジスタのコレクタとに接続され、前記第３のトランジス
タのベースは前記サイリスタの第２のゲートに接続され
、前記第３のトランジスタのエミッタは第１の抵抗を介
して前記サイリスタのアノードに接続され、前記第１の
ダイオードのアノードは第２のダイオードのアノードと
共に電流源に接続され、第２の抵抗が前記サイリスタの
第１のゲートとカソードとの間に介在し、前記第２のト
ランジスタのベースが直接又は抵抗を介して前記第２の
ダイオードのカソードに接続されていることを特徴とす
る。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図は本発明の第１の実施例の半導体スイッチ回路の
回路図である。同図において、本実施例の半導体スイッ
チ回路は、サイリスタ１のＰゲートに、第１のＮＰＮト
ランジスタ２のコレクタと第１のダイオード７０カソー
ドとが接続され、サイリスタｌのカソードに第１のＮＰ
Ｎ）ランジスタ２のエミッタと第２のＮＰＮトランジス
タ４のエミッタとが接続され、第１のＮＰＮトランジス
タ２のベースはＰＮＰ　）ランジスタ８のコレクタに接
続され、このＰＮＰトランジスタ８のベースはサイリス
タｌのＮゲートに接続され、ＰＮＰトランジスタ８のエ
ミッタは第１の抵抗９を介して一 サイリスタ１のアノードに接続され、第１のダイオード
７のアノードは第２のダイオード５のアノードと共に電
流源６に接続され、第２の抵抗３がサイリスタ１のＰゲ
ートとカソードとの間に接続され、第２のＮＰＮトラン
ジスタ４のベースが前記第２のダイオード５のカソード
に接続されている。

次に本実施例の動作を説明する。電流源６を動作させる
と、サイリスタ１のＰゲートに電流が流れ、サイリスタ
ｌは導通するが、導通すると同時にサイリスタ１のアノ
ードとＮゲート間に電圧が発生するため、ＰＮＰ　）ラ
ンジスタ８が駆動されて、このＰＮＰ　）ランジスタ８
のコレクタに電流が流れる。一方、電流源６から流出し
た電流は、第２ＯＮＰＮＩ”ンジスタ４のベースにも流
れるため、この第２のＮＰＮ　トランジスタ４が導ａＬ
、ＰＮＰ　）ランジスタ８のコレクタ電流は、第１のＮ
ＰＮ）ランラスタ２０ベースには流れずに、第２ＯＮＰ
Ｎ　）ランジスタ４のコレクタへと流れる。

従って、第１のＮＰＮ）ランジスタ２が導通しないため
、サイリスタ１はオン状態を保つことができる。

サイリスタ１をオフ状態にするには、電流源６の動作を
止めればよい。この電流源６の動作が停止して、サイリ
スタ１のＰゲート電流が流れなくても、サイリスタ１は
主電流を保持しているため、ＰＮＰ　）ランリスク８は
駆動されたままである。

一方、電流源６が停止しているため、第２のＮＰＮトラ
ンジスタ４は導通せず、ＰＮＰトランジスタ８のコレク
タ電流は全部第１のＮＰＮ）ランリスク２のベースへと
流れ込み、第１のＮＰＮトランジスタ２のコレクタとエ
ミッタとの間、すなわちサイリスタ１のＰゲートとカソ
ード間の電圧が低下して、サイリスタ１はオフ状態とな
る。

第２図は本発明の第２の実施例の半導体スイッチ回路を
示す回路図である。同図において、本実施例は、前記第
１の実施例の第１．第２のダイオード７．５に相当する
第１．第２のダイオード１７．１５のカソードに、第３
．第４の抵抗２１゜２２をそれぞれ挿入し、第１図のサ
イリスタｌに相当するサイリスタ１１のカソードに第３
のダイオード２０を挿入したものであり、その他は第１
図と同様である。第３および第４の抵抗２１．２２の抵
抗値を選ぶことによって、サイリスタ１１のＰゲートに
流れる電流と、第２のＮＰＮ）ランリスク１４のベース
に流れる電流の比を任意に設定することができるため、
電流源１６の出力電流を不必要に増大しなくてもよい。

第３のダイオード２０の働きは、第１のＮＰＮ）ランリ
スク１２が導通したと、き、第１のＮＰＮ）ランリスク
１２が飽和しないようにするもので、オフ可能な主電流
を増大することができる。

〔発明の効果〕

以上説明したように、本発明は、特にオン状態において
、電流源の動作を停止させたとき、サイリスクのＮゲー
トに付加した回路によって自動的にオフ駆動電流が流れ
て、サイリスタがオフ状態となる回路構成をとることに
よって、電流源を一個にすることができるため、回路全
体の実装容積が／Ｊ％さくなシ、また電流源の制御も簡
単になるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体スイッチ回路を
示す回路図、第２図は本発明の第２の実施例の半導体ス
イッチ回路を示す回路図、第３図は従来の半導体スイッ
チ回路を示す回路図である。 １．１１．３１・・・・・・サイリスタ、２，４，１２
゜１４．３３・−・・・・ＮＰＮ　）ランリスク、８，
１８・・・・・・ＰＮＰトランジスタ、３．９．１３．
１９，２１゜２２．３２・・・・・・抵抗、５，７，１
５，１７，２０゜３４．３７・・・・・・ダイオード、
６．１６，３５．３６・・・・・・電流源。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. Ｐ、Ｎ、Ｐ、Ｎの４層構造をもつサイリスタを有し、こ
   のサイリスタの第１のゲートに、第１のトランジスタの
   コレクタと、直接又は抵抗を介して第１のダイオードの
   カソードとが接続され、前記サイリスタのカソードに、
   前記第１のトランジスタ、および第２のトランジスタの
   エミッタが直接又はダイオードを介して接続され、前記
   第１のトランジスタのベースが前記第２のトランジスタ
   のコレクタと第３のトランジスタのコレクタとに接続さ
   れ、前記第３のトランジスタのベースは前記サイリスタ
   の第２のゲートに接続され、前記第３のトランジスタの
   エミッタは第１の抵抗を介して前記サイリスタのアノー
   ドに接続され、前記第１のダイオードのアノードは第２
   のダイオードのアノードと共に電流源に接続され、第２
   の抵抗が前記サイリスタの第１のゲートとカソードとの
   間に介在し、前記第２のトランジスタのベースが直接又
   は抵抗を介して前記第２のダイオードのカソードに接続
   されていることを特徴とする半導体スイッチ回路。