JPH0583929A - 静電誘導サイリスタの駆動回路 - Google Patents
静電誘導サイリスタの駆動回路Info
- Publication number
- JPH0583929A JPH0583929A JP24066691A JP24066691A JPH0583929A JP H0583929 A JPH0583929 A JP H0583929A JP 24066691 A JP24066691 A JP 24066691A JP 24066691 A JP24066691 A JP 24066691A JP H0583929 A JPH0583929 A JP H0583929A
- Authority
- JP
- Japan
- Prior art keywords
- induction thyristor
- electrostatic induction
- potential side
- high potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 オン時間を短縮すると共に、消費電力も低減
する。 【構成】 ＮＰＮトランジスタ３、ＰＮＰトランジスタ
４の各コレクタは直流電源８の高電位側、低電位側にそ
れぞれ接続すると共に、ベース同士及びエミッタ同士を
接続し、ベースを入力端子とすると共にエミッタを出力
端子とし、出力端子を静電誘導サイリスタ９のゲートに
接続し、且つ、直流電源８を２個の直列抵抗５，６で分
圧し、その低電位側の抵抗６に並列にコンデンサ７を接
続すると共に、その接続点の高電位側を静電誘導サイリ
スタ９のカソードに接続し、高電位側の抵抗５と直列に
静電誘導サイリスタ９のオフ期間にのみオン状態となる
半導体スイッチ１０を接続した。
する。 【構成】 ＮＰＮトランジスタ３、ＰＮＰトランジスタ
４の各コレクタは直流電源８の高電位側、低電位側にそ
れぞれ接続すると共に、ベース同士及びエミッタ同士を
接続し、ベースを入力端子とすると共にエミッタを出力
端子とし、出力端子を静電誘導サイリスタ９のゲートに
接続し、且つ、直流電源８を２個の直列抵抗５，６で分
圧し、その低電位側の抵抗６に並列にコンデンサ７を接
続すると共に、その接続点の高電位側を静電誘導サイリ
スタ９のカソードに接続し、高電位側の抵抗５と直列に
静電誘導サイリスタ９のオフ期間にのみオン状態となる
半導体スイッチ１０を接続した。
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタの
駆動回路に関するものである。
駆動回路に関するものである。
【０００２】
【従来の技術】図２は従来の静電誘導サイリスタの駆動
回路を示すもので、図において、１１は制御信号源、１
２は増幅伝達回路、１３はＮＰＮトランジスタ、１４は
ＰＮＰトランジスタ、１５，１６は分圧抵抗、１７はコ
ンデンサ、１８は直流電源、１９は静電誘導サイリスタ
である。
回路を示すもので、図において、１１は制御信号源、１
２は増幅伝達回路、１３はＮＰＮトランジスタ、１４は
ＰＮＰトランジスタ、１５，１６は分圧抵抗、１７はコ
ンデンサ、１８は直流電源、１９は静電誘導サイリスタ
である。
【０００３】このように構成された駆動回路において、
両トランジスタ１３，１４からなるプッシュプル回路の
入力端子にオン信号が入力されると、ＰＮＰトランジス
タ１４はオフした状態でＮＰＮトランジスタ１３がオン
し、直流電源１８から静電誘導サイリスタ１９のゲート
にオン電流が供給される。
両トランジスタ１３，１４からなるプッシュプル回路の
入力端子にオン信号が入力されると、ＰＮＰトランジス
タ１４はオフした状態でＮＰＮトランジスタ１３がオン
し、直流電源１８から静電誘導サイリスタ１９のゲート
にオン電流が供給される。
【０００４】次に、前記プッシュプル回路の入力端子に
オフ信号が入力されると、ＮＰＮトランジスタ１３がオ
フし、ＰＮＰトランジスタ１４がオンする。その結果、
コンデンサ１７に充電されている電荷により、静電誘導
サイリスタ１９のゲートからターンオフのための引き抜
き電流がＰＮＰトランジスタ１４を通って流れる。
オフ信号が入力されると、ＮＰＮトランジスタ１３がオ
フし、ＰＮＰトランジスタ１４がオンする。その結果、
コンデンサ１７に充電されている電荷により、静電誘導
サイリスタ１９のゲートからターンオフのための引き抜
き電流がＰＮＰトランジスタ１４を通って流れる。
【０００５】
【発明が解決しようとする課題】ところで、このような
従来の駆動回路では、分圧抵抗１５，１６に常に電流が
流れているので、次のような問題が存在する。
従来の駆動回路では、分圧抵抗１５，１６に常に電流が
流れているので、次のような問題が存在する。
【０００６】第１に、静電誘導サイリスタ１９のカソー
ドの電位が、ターンオン時にも分圧抵抗１６により直流
電源１８のグラウンドに対して持ち上げられているの
で、ターンオン時の静電誘導サイリスタ１９のゲートへ
の突入電流が小さくなり、その結果、オン時間が長くな
る。
ドの電位が、ターンオン時にも分圧抵抗１６により直流
電源１８のグラウンドに対して持ち上げられているの
で、ターンオン時の静電誘導サイリスタ１９のゲートへ
の突入電流が小さくなり、その結果、オン時間が長くな
る。
【０００７】第２に、オン期間に分圧抵抗１５，１６に
電流を流し続ける必要はなく、消費電力の点から分圧抵
抗１５，１６に電流を流すことは好ましくない。
電流を流し続ける必要はなく、消費電力の点から分圧抵
抗１５，１６に電流を流すことは好ましくない。
【０００８】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、オン時間の短縮が図れ、
しかも、消費電力の低減が図れる静電誘導サイリスタの
駆動回路を提供することにある。
で、その目的とするところは、オン時間の短縮が図れ、
しかも、消費電力の低減が図れる静電誘導サイリスタの
駆動回路を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明は、ＮＰＮトランジスタ及びＰＮＰトランジスタ
の各コレクタを直流電源の高電位側及び低電位側にそれ
ぞれ接続するとともに、ベース同士及びエミッタ同士を
接続し、該ベースを入力端子とするとともにエミッタを
出力端子とし、該出力端子を静電誘導サイリスタのゲー
トに接続し、且つ、前記直流電源を２個の直列抵抗で分
圧し、その低電位側の抵抗に並列にコンデンサを接続す
るとともに、その接続点の高電位側を前記静電誘導サイ
リスタのカソードに接続してなる静電誘導サイリスタの
駆動回路において、前記高電位側の抵抗と直列に前記静
電誘導サイリスタのオフ期間にのみオン状態となる半導
体スイッチを接続したことを特徴とする。
本発明は、ＮＰＮトランジスタ及びＰＮＰトランジスタ
の各コレクタを直流電源の高電位側及び低電位側にそれ
ぞれ接続するとともに、ベース同士及びエミッタ同士を
接続し、該ベースを入力端子とするとともにエミッタを
出力端子とし、該出力端子を静電誘導サイリスタのゲー
トに接続し、且つ、前記直流電源を２個の直列抵抗で分
圧し、その低電位側の抵抗に並列にコンデンサを接続す
るとともに、その接続点の高電位側を前記静電誘導サイ
リスタのカソードに接続してなる静電誘導サイリスタの
駆動回路において、前記高電位側の抵抗と直列に前記静
電誘導サイリスタのオフ期間にのみオン状態となる半導
体スイッチを接続したことを特徴とする。
【００１０】
【作用】本発明によれば、入力端子にオン信号が入力さ
れると、ＮＰＮトランジスタはオンし、直流電源から静
電誘導サイリスタのゲートにオン電流が流入する。この
時、半導体スイッチはオフ状態であるので、分圧抵抗に
よる電圧降下は存在せず、静電誘導サイリスタのカソー
ドの電位は直流電源のグラウンドレベルに落ちており、
充分なオン電流が供給される。
れると、ＮＰＮトランジスタはオンし、直流電源から静
電誘導サイリスタのゲートにオン電流が流入する。この
時、半導体スイッチはオフ状態であるので、分圧抵抗に
よる電圧降下は存在せず、静電誘導サイリスタのカソー
ドの電位は直流電源のグラウンドレベルに落ちており、
充分なオン電流が供給される。
【００１１】入力端子にオフ信号が入力されると、ＮＰ
Ｎトランジスタはオフし、ＰＮＰトランジスタがオンす
る。この時、半導体スイッチはオン状態であるので、分
圧抵抗の両端には電圧降下が存在し、コンデンサには静
電誘導サイリスタのゲートを逆バイアスする向きに電荷
が蓄積されており、ＰＮＰトランジスタを通ってオフ電
流が流れる。
Ｎトランジスタはオフし、ＰＮＰトランジスタがオンす
る。この時、半導体スイッチはオン状態であるので、分
圧抵抗の両端には電圧降下が存在し、コンデンサには静
電誘導サイリスタのゲートを逆バイアスする向きに電荷
が蓄積されており、ＰＮＰトランジスタを通ってオフ電
流が流れる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の一実施例を示す回路図である。
する。図１は本発明の一実施例を示す回路図である。
【００１３】図１において、１は制御信号源で、その出
力端子は増幅伝達回路２の入力端子に接続され、増幅伝
達回路２の出力端子は、ＮＰＮトランジスタ３とＰＮＰ
トランジスタ４からなるプッシュプル回路の入力端子に
接続されている。また、前記プッシュプル回路の出力端
子は静電誘導サイリスタ９のゲートに、ＮＰＮトランジ
スタ３のコレクタは直流電源８の高電位側に、ＰＮＰト
ランジスタ４のコレクタは直流電源８のグラウンド側に
それぞれ接続されている。
力端子は増幅伝達回路２の入力端子に接続され、増幅伝
達回路２の出力端子は、ＮＰＮトランジスタ３とＰＮＰ
トランジスタ４からなるプッシュプル回路の入力端子に
接続されている。また、前記プッシュプル回路の出力端
子は静電誘導サイリスタ９のゲートに、ＮＰＮトランジ
スタ３のコレクタは直流電源８の高電位側に、ＰＮＰト
ランジスタ４のコレクタは直流電源８のグラウンド側に
それぞれ接続されている。
【００１４】１０は前記制御信号源１からオン信号が出
力されている時のみオフする半導体スイッチであり、分
圧抵抗５，６と共に直流電源８に直列に接続されてい
る。７はコンデンサで、分圧抵抗６に並列に接続されて
おり、その接続点の高電位側は静電誘導サイリスタ９の
カソードに接続されている。
力されている時のみオフする半導体スイッチであり、分
圧抵抗５，６と共に直流電源８に直列に接続されてい
る。７はコンデンサで、分圧抵抗６に並列に接続されて
おり、その接続点の高電位側は静電誘導サイリスタ９の
カソードに接続されている。
【００１５】次に、上記実施例に係る動作を説明する。
制御信号源１からオン信号が出力されると、ＮＰＮトラ
ンジスタ３はオンし、直流電源８から静電誘導サイリス
タ９のゲートにオン電流が流入する。この時、上述のよ
うに半導体スイッチ１０はオフ状態であるので、分圧抵
抗６による電圧降下は存在せず、静電誘導サイリスタ９
のカソードの電位は直流電源８のグラウンドレベルに落
ちており、充分なオン電流が供給される。
制御信号源１からオン信号が出力されると、ＮＰＮトラ
ンジスタ３はオンし、直流電源８から静電誘導サイリス
タ９のゲートにオン電流が流入する。この時、上述のよ
うに半導体スイッチ１０はオフ状態であるので、分圧抵
抗６による電圧降下は存在せず、静電誘導サイリスタ９
のカソードの電位は直流電源８のグラウンドレベルに落
ちており、充分なオン電流が供給される。
【００１６】制御信号源１からオフ信号が出力される
と、ＮＰＮトランジスタ３はオフし、ＰＮＰトランジス
タ４がオンする。この時、半導体スイッチ１０はオン状
態であるので、分圧抵抗６の両端には電圧降下が存在
し、コンデンサ７には静電誘導サイリスタ９のゲートを
逆バイアスする向きに電荷が蓄積されており、ＰＮＰト
ランジスタ４を通ってオフ電流が流れる。
と、ＮＰＮトランジスタ３はオフし、ＰＮＰトランジス
タ４がオンする。この時、半導体スイッチ１０はオン状
態であるので、分圧抵抗６の両端には電圧降下が存在
し、コンデンサ７には静電誘導サイリスタ９のゲートを
逆バイアスする向きに電荷が蓄積されており、ＰＮＰト
ランジスタ４を通ってオフ電流が流れる。
【００１７】
【発明の効果】本発明によれば、ターンオン時に静電誘
導サイリスタのカソードは、直流電源のグラウンドレベ
ルまで電位が下がっているので、静電誘導サイリスタの
ゲートに十分なオン電流を供給でき、オン時間を短縮で
きる。また、不用なときに分圧抵抗に流れる電流をカッ
トできるので、同時に消費電力も低減できる。
導サイリスタのカソードは、直流電源のグラウンドレベ
ルまで電位が下がっているので、静電誘導サイリスタの
ゲートに十分なオン電流を供給でき、オン時間を短縮で
きる。また、不用なときに分圧抵抗に流れる電流をカッ
トできるので、同時に消費電力も低減できる。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
１ 制御信号源 ２ 増幅伝達回路 ３ ＮＰＮトランジスタ ４ ＰＮＰトランジスタ ５ 分圧抵抗 ６ 分圧抵抗 ７ コンデンサ ８ 直流電源 ９ 静電誘導サイリスタ １０ 半導体スイッチ
Claims (1)
- 【請求項１】 ＮＰＮトランジスタ及びＰＮＰトランジ
スタの各コレクタを直流電源の高電位側及び低電位側に
それぞれ接続するとともに、ベース同士及びエミッタ同
士を接続し、該ベースを入力端子とするとともにエミッ
タを出力端子とし、該出力端子を静電誘導サイリスタの
ゲートに接続し、且つ、前記直流電源を２個の直列抵抗
で分圧し、その低電位側の抵抗に並列にコンデンサを接
続するとともに、その接続点の高電位側を前記静電誘導
サイリスタのカソードに接続してなる静電誘導サイリス
タの駆動回路において、前記高電位側の抵抗と直列に前
記静電誘導サイリスタのオフ期間にのみオン状態となる
半導体スイッチを接続したことを特徴とする静電誘導サ
イリスタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24066691A JPH0583929A (ja) | 1991-09-20 | 1991-09-20 | 静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24066691A JPH0583929A (ja) | 1991-09-20 | 1991-09-20 | 静電誘導サイリスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583929A true JPH0583929A (ja) | 1993-04-02 |
Family
ID=17062898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24066691A Pending JPH0583929A (ja) | 1991-09-20 | 1991-09-20 | 静電誘導サイリスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583929A (ja) |
-
1991
- 1991-09-20 JP JP24066691A patent/JPH0583929A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| US4115707A (en) | Circuit for single-line control of GTO controlled rectifier conduction | |
| JPH0121703B2 (ja) | ||
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH07212156A (ja) | リミッタ回路 | |
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 | |
| US4284911A (en) | Switching network | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPS61294924A (ja) | スイツチング回路 | |
| US4096400A (en) | Inductive load driving amplifier | |
| JPH0884060A (ja) | 電流制御形半導体装置 | |
| JPH0767074B2 (ja) | 出力電流駆動回路 | |
| JPS6155810B2 (ja) | ||
| JPH0326679Y2 (ja) | ||
| JPH0416504Y2 (ja) | ||
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JPS6342748Y2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0528950Y2 (ja) | ||
| JPH05268024A (ja) | スイッチング回路 | |
| JPS59218039A (ja) | モノリシツクスイツチ回路 | |
| JPH0556633A (ja) | 定電圧装置 | |
| JPH0244913A (ja) | 半導体スイッチ回路 | |
| JPH07141044A (ja) | Ｓｃｓｉインタフェースの終端電流制限回路 |