JPH0326679Y2 - - Google Patents
Info
- Publication number
- JPH0326679Y2 JPH0326679Y2 JP11877183U JP11877183U JPH0326679Y2 JP H0326679 Y2 JPH0326679 Y2 JP H0326679Y2 JP 11877183 U JP11877183 U JP 11877183U JP 11877183 U JP11877183 U JP 11877183U JP H0326679 Y2 JPH0326679 Y2 JP H0326679Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- main
- drive stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 13
- 239000000969 carrier Substances 0.000 description 7
- 230000003321 amplification Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
この考案はドライブ段のトランジスタが完全に
オフしたのち、ダーリントン接続された主トラン
ジスタがターンオフするようにしたトランジスタ
のドライブ回路に関するものである。
オフしたのち、ダーリントン接続された主トラン
ジスタがターンオフするようにしたトランジスタ
のドライブ回路に関するものである。
第１図は従来のトランジスタのドライブ回路を
示す回路図である。同図において、１はダーリン
トン接続されたトランジスタ２ａにおよび２ｂ、
ダイオード３および抵抗４から構成され、コレク
タ端子１ａ、エミツタ端子１ｂおよびベース端子
１ｃを備えた主トランジスタ、５はコレクタがこ
の主トランジスタ１のコレクタ端子１ａに接続さ
れ、エミツタがこの主トランジスタ１のベース端
子１ｃに接続され、ベースがノード６に接続され
るドライブ段のトランジスタ、７はカソードがノ
ード６に接続され、アノードがこのトランジスタ
５のエミツタに接続されるダイオード、８は電
源端子がノード９に接続されるベース正バイアス
電源、１０は一端がこのベース正バイアス電源８
の電源端子に接続される抵抗、１１はコレクタ
がこの抵抗１０の他端に接続され、エミツタがノ
ード６に接続されるトランジスタ、１２は電源
端子がノード９に接続されるベース負バイアス電
源１３はコレクタがこのベース負バイアス電源１
２の電源端子に接続され、エミツタがノード６
に接続されるトランジスタ、１４は電源端子ノ
ード９に接続される主電源、１５は一端が主トラ
ンジスタ１のコレクタ端子１ａに接続され、他端
が主電源１４の電源端子に接続される負荷であ
る。
示す回路図である。同図において、１はダーリン
トン接続されたトランジスタ２ａにおよび２ｂ、
ダイオード３および抵抗４から構成され、コレク
タ端子１ａ、エミツタ端子１ｂおよびベース端子
１ｃを備えた主トランジスタ、５はコレクタがこ
の主トランジスタ１のコレクタ端子１ａに接続さ
れ、エミツタがこの主トランジスタ１のベース端
子１ｃに接続され、ベースがノード６に接続され
るドライブ段のトランジスタ、７はカソードがノ
ード６に接続され、アノードがこのトランジスタ
５のエミツタに接続されるダイオード、８は電
源端子がノード９に接続されるベース正バイアス
電源、１０は一端がこのベース正バイアス電源８
の電源端子に接続される抵抗、１１はコレクタ
がこの抵抗１０の他端に接続され、エミツタがノ
ード６に接続されるトランジスタ、１２は電源
端子がノード９に接続されるベース負バイアス電
源１３はコレクタがこのベース負バイアス電源１
２の電源端子に接続され、エミツタがノード６
に接続されるトランジスタ、１４は電源端子ノ
ード９に接続される主電源、１５は一端が主トラ
ンジスタ１のコレクタ端子１ａに接続され、他端
が主電源１４の電源端子に接続される負荷であ
る。
なお、第３図ａは主トランジスタ１のコレクタ
電流icおよびコレクタ・エミツタ間電圧VCEを示
す波形図、第３図ｂ、第３図ｃおよび第３図ｄは
それぞれドライブ段のトランジスタ５のベース電
流iB、コレクタ電流i01、エミツタ電流i02を示す波
形図である。
電流icおよびコレクタ・エミツタ間電圧VCEを示
す波形図、第３図ｂ、第３図ｃおよび第３図ｄは
それぞれドライブ段のトランジスタ５のベース電
流iB、コレクタ電流i01、エミツタ電流i02を示す波
形図である。
次に、上記構成によるトランジスタのドライブ
回路の動作について第２図に示す等価回路を参照
して説明する。いま、トランジスタ１３がカツト
オフされており、トランジスタ１１がオンしてい
るとき、このトランジスタ１１に正のベース電流
が流れ、増幅された電流はドライブ段のトランジ
スタ５のベースからエミツタを通り、主トランジ
スタ１のベース・エミツタに流れて、ベース正バ
イアス電源８に返る。このベース電流により、ド
ライブ段のトランジスタ５がオンし、増幅された
電流がエミツタから主トランジスタ１のベースに
流れるため、主トランジスタ１がオンとなる。次
に、トランジスタ１１がカツトオフされると同時
にトランジスタ１３がオンされたとき、主トラン
ジスタ１のベース・エミツタ間が逆バイアスさ
れ、主トランジスタ１はターンオフする。
回路の動作について第２図に示す等価回路を参照
して説明する。いま、トランジスタ１３がカツト
オフされており、トランジスタ１１がオンしてい
るとき、このトランジスタ１１に正のベース電流
が流れ、増幅された電流はドライブ段のトランジ
スタ５のベースからエミツタを通り、主トランジ
スタ１のベース・エミツタに流れて、ベース正バ
イアス電源８に返る。このベース電流により、ド
ライブ段のトランジスタ５がオンし、増幅された
電流がエミツタから主トランジスタ１のベースに
流れるため、主トランジスタ１がオンとなる。次
に、トランジスタ１１がカツトオフされると同時
にトランジスタ１３がオンされたとき、主トラン
ジスタ１のベース・エミツタ間が逆バイアスさ
れ、主トランジスタ１はターンオフする。
しかしながら、従来のトランジスタのドライブ
回路は主トランジスタ１をターンオフさせる場
合、ベースを逆バイアスすると、この逆バイアス
が印加された直後は主トランジスタ１には蓄積キ
ヤリアが残留しているために瞬時にはターンオフ
しない。この蓄積キヤリアはベースが負になつて
いるために、ベースに吸い出されるが、このと
き、主トランジスタ１より先にドライブ段のトラ
ンジスタ５の残留キヤリアがベースに吸い出され
る。このとき流れる電流iCOはほとんどがコレク
タからベースに吸い出される電流である。このと
き、吸い出し電流が完全に終らないうちに、すな
わち、ドライブ段のトランジスタ５が完全にカツ
トオフしないうちに、主トランジスタがオフし始
めるために、主トランジスタ１のコレクタ電圧が
上昇し始める。このコレクタ・エミツタ間の電圧
上昇率dv／dtがドライブ段のトランジスタ５の
コレクタ・エミツタにも同様に印加され、この電
圧上昇率によるdv／dt電流が一気にベースある
いはエミツタに大きな電流となつて流れる。そこ
で、この電流が大きい場合にはドライブ段のトラ
ンジスタ５が破壊され、続いて、主トランジスタ
１をも破壊に至らせる。この現象は特に主トラン
ジスタ１の増幅率が高い場合、また、インバータ
やチヨツパ回路のように、ターンオフ時のコレク
タ・エミツタ間のdv／dtが高い場合に顕著に起
る、などの欠点があつた。
回路は主トランジスタ１をターンオフさせる場
合、ベースを逆バイアスすると、この逆バイアス
が印加された直後は主トランジスタ１には蓄積キ
ヤリアが残留しているために瞬時にはターンオフ
しない。この蓄積キヤリアはベースが負になつて
いるために、ベースに吸い出されるが、このと
き、主トランジスタ１より先にドライブ段のトラ
ンジスタ５の残留キヤリアがベースに吸い出され
る。このとき流れる電流iCOはほとんどがコレク
タからベースに吸い出される電流である。このと
き、吸い出し電流が完全に終らないうちに、すな
わち、ドライブ段のトランジスタ５が完全にカツ
トオフしないうちに、主トランジスタがオフし始
めるために、主トランジスタ１のコレクタ電圧が
上昇し始める。このコレクタ・エミツタ間の電圧
上昇率dv／dtがドライブ段のトランジスタ５の
コレクタ・エミツタにも同様に印加され、この電
圧上昇率によるdv／dt電流が一気にベースある
いはエミツタに大きな電流となつて流れる。そこ
で、この電流が大きい場合にはドライブ段のトラ
ンジスタ５が破壊され、続いて、主トランジスタ
１をも破壊に至らせる。この現象は特に主トラン
ジスタ１の増幅率が高い場合、また、インバータ
やチヨツパ回路のように、ターンオフ時のコレク
タ・エミツタ間のdv／dtが高い場合に顕著に起
る、などの欠点があつた。
したがつて、この考案の目的はドライブ段のト
ランジスタのターンオフ時間を短かくし、完全に
オフした後に、主トランジスタがターンオフでき
るようにして、ドライブ段のトランジスタの破壊
を防止するトランジスタのドライブ回路を提供す
るものである。
ランジスタのターンオフ時間を短かくし、完全に
オフした後に、主トランジスタがターンオフでき
るようにして、ドライブ段のトランジスタの破壊
を防止するトランジスタのドライブ回路を提供す
るものである。
このような目的を達成するため、この考案はダ
ーリントン接続された第１導電型の主トランジス
タと、この主トランジスタのベースにエミツタが
接続された、主トランジスタを駆動する第１導電
型のドライブ段のトランジスタと、このドライブ
段のトランジスタのベース・エミツタ間に正およ
び負のバイアスを交互に印加する回路と、コレク
タが主トランジスタのエミツタに接続され、エミ
ツタがドライブ段のトランジスタのエミツタに接
続され、ベースが抵抗を介してドライブ段のトラ
ンジスタのベースに接続され、ターンオンにより
主トランジスタのベース・エミツタ間を短絡する
第２導電型のトランジスタとから構成されるもの
であり、以下実施例を用いて詳細に説明する。
ーリントン接続された第１導電型の主トランジス
タと、この主トランジスタのベースにエミツタが
接続された、主トランジスタを駆動する第１導電
型のドライブ段のトランジスタと、このドライブ
段のトランジスタのベース・エミツタ間に正およ
び負のバイアスを交互に印加する回路と、コレク
タが主トランジスタのエミツタに接続され、エミ
ツタがドライブ段のトランジスタのエミツタに接
続され、ベースが抵抗を介してドライブ段のトラ
ンジスタのベースに接続され、ターンオンにより
主トランジスタのベース・エミツタ間を短絡する
第２導電型のトランジスタとから構成されるもの
であり、以下実施例を用いて詳細に説明する。
第４図はこの考案に係るトランジスタのドライ
ブ回路の一実施例を示す回路図である。同図にお
いて、１６は一端がドライブ段のトランジスタ５
のベースに接続される抵抗、１７はコレクタがノ
ード１８に接続され、エミツタがドライブ段のト
ランジスタ５のエミツタに接続され、ベースが上
記抵抗１６の他端に接続されるトランジスタであ
る。このトランジスタ１７は、主トランジスタ１
とドライブ段のトランジスタ５がnpn型（第１導
電型）であるのに対して逆導電型のpnp型（第２
導電型）を使用している。
ブ回路の一実施例を示す回路図である。同図にお
いて、１６は一端がドライブ段のトランジスタ５
のベースに接続される抵抗、１７はコレクタがノ
ード１８に接続され、エミツタがドライブ段のト
ランジスタ５のエミツタに接続され、ベースが上
記抵抗１６の他端に接続されるトランジスタであ
る。このトランジスタ１７は、主トランジスタ１
とドライブ段のトランジスタ５がnpn型（第１導
電型）であるのに対して逆導電型のpnp型（第２
導電型）を使用している。
なお、第６図ａは主トランジスタ１のコレクタ
電流icおよびコレクタ・エミツタ間電圧VCEを示
す波形図、第６図ｂ、第６図ｃおよび第６図ｄは
それぞれドライブ段のベース電流iB、コレクタ電
流i01、エミツタ電流i02を示す波形図、第６図ｅ
はトランジスタ１７のコレクタ電流i03を示す波
形図である。
電流icおよびコレクタ・エミツタ間電圧VCEを示
す波形図、第６図ｂ、第６図ｃおよび第６図ｄは
それぞれドライブ段のベース電流iB、コレクタ電
流i01、エミツタ電流i02を示す波形図、第６図ｅ
はトランジスタ１７のコレクタ電流i03を示す波
形図である。
次に上記構成によるトランジスタのドライブ回
路の動作について第５図に示す等価回路を参照し
て説明する。まず、トランジスタ１１をターンオ
ンさせると、このトランジスタ１１のコレクタ電
流はドライブ段のトランジスタ５のベース電流と
なり、このトランジスタ５はターンオンする。こ
のドライブ段のトランジスタ５のターンオンによ
り、主トランジスタ１がターンオンする。次に、
トランジスタ１１をターンオフさせると同時に、
トランジスタ１３をターンオンさせると、ドライ
ブ段のトランジスタ５のベース・エミツタ間に、
ベース負バイアス電流１２により、逆にバイアス
が印加される。このとき、ドライブ段のトランジ
スタ５は残留キヤリアの故に、エミツタ・ベース
間はほとんど逆バイアスが加わらないため、トラ
ンジスタ１７はカツトオフ状態である。その後、
トランジスタ５の残留キヤリアが完全に吸い出さ
れ、エミツタ・ベース間に逆バイアスが加わり始
めると、トランジスタ１７はターンオンし、主ト
ランジスタ１のベース・エミツタ間を短絡する。
このときは主トランジスタ１には残留キヤリアが
残つているため、この残留キヤリアはトランジス
タ１７を通つて、エミツタに吸い出される。その
後、主トランジスタ１はターンオフし、コレク
タ・エミツタ間の電圧は上昇するが、このとき、
既にドライブ段のトランジスタ５は完全にターン
オフしているために、dv／dt電流はほとんど流
れないので、ドライブ段のトランジスタの破壊を
防止することができる。
路の動作について第５図に示す等価回路を参照し
て説明する。まず、トランジスタ１１をターンオ
ンさせると、このトランジスタ１１のコレクタ電
流はドライブ段のトランジスタ５のベース電流と
なり、このトランジスタ５はターンオンする。こ
のドライブ段のトランジスタ５のターンオンによ
り、主トランジスタ１がターンオンする。次に、
トランジスタ１１をターンオフさせると同時に、
トランジスタ１３をターンオンさせると、ドライ
ブ段のトランジスタ５のベース・エミツタ間に、
ベース負バイアス電流１２により、逆にバイアス
が印加される。このとき、ドライブ段のトランジ
スタ５は残留キヤリアの故に、エミツタ・ベース
間はほとんど逆バイアスが加わらないため、トラ
ンジスタ１７はカツトオフ状態である。その後、
トランジスタ５の残留キヤリアが完全に吸い出さ
れ、エミツタ・ベース間に逆バイアスが加わり始
めると、トランジスタ１７はターンオンし、主ト
ランジスタ１のベース・エミツタ間を短絡する。
このときは主トランジスタ１には残留キヤリアが
残つているため、この残留キヤリアはトランジス
タ１７を通つて、エミツタに吸い出される。その
後、主トランジスタ１はターンオフし、コレク
タ・エミツタ間の電圧は上昇するが、このとき、
既にドライブ段のトランジスタ５は完全にターン
オフしているために、dv／dt電流はほとんど流
れないので、ドライブ段のトランジスタの破壊を
防止することができる。
以上詳細に説明したように、この考案に係るト
ランジスタのドライブ回路によればドライブ段の
トランジスタが完全にオフしたのち、ダーリント
ン接続された主トランジスタがターンオフするた
め、ドライブ段のトランジスタを破壊から防止す
ることができる効果がある。
ランジスタのドライブ回路によればドライブ段の
トランジスタが完全にオフしたのち、ダーリント
ン接続された主トランジスタがターンオフするた
め、ドライブ段のトランジスタを破壊から防止す
ることができる効果がある。
第１図は従来のトランジスタのドライブ回路を
示す回路図、第２図は第１図の等価回路を示す
図、第３図ａ〜第３図ｄはそれぞれ第１図の各部
の波形を示す図、第４図はこの考案に係るトラン
ジスタのドライブ回路の一実施例を示す回路図、
第５図は第４図の等価回路を示す図、第６図ａ〜
第６図ｅはそれぞれ第４図の各部の波形を示す図
である。 １……主トランジスタ、２ａおよび２ｂ……ト
ランジスタ、３……ダイオード、４……抵抗、５
……ドライブ段のトランジスタ、６……ノード、
７……ダイオード、８……ベース正バイアス電
源、９……ノード、１０……抵抗、１１……トラ
ンジスタ、１２……ベース負バイアス電源、１３
……トランジスタ、１４……主電源、１５……負
荷、１６……抵抗、１７……トランジスタ。な
お、図中、同一符号は同一または相当部分を示
す。
示す回路図、第２図は第１図の等価回路を示す
図、第３図ａ〜第３図ｄはそれぞれ第１図の各部
の波形を示す図、第４図はこの考案に係るトラン
ジスタのドライブ回路の一実施例を示す回路図、
第５図は第４図の等価回路を示す図、第６図ａ〜
第６図ｅはそれぞれ第４図の各部の波形を示す図
である。 １……主トランジスタ、２ａおよび２ｂ……ト
ランジスタ、３……ダイオード、４……抵抗、５
……ドライブ段のトランジスタ、６……ノード、
７……ダイオード、８……ベース正バイアス電
源、９……ノード、１０……抵抗、１１……トラ
ンジスタ、１２……ベース負バイアス電源、１３
……トランジスタ、１４……主電源、１５……負
荷、１６……抵抗、１７……トランジスタ。な
お、図中、同一符号は同一または相当部分を示
す。
Claims (1)
- ダーリントン接続された第１導電型の主トラン
ジスタと、この主トランジスタのベースにエミツ
タが接続された、主トランジスタを駆動する第１
導電型のドライブ段のトランジスタと、このドラ
イブ段のトランジスタのベース・エミツタ間に正
および負のバイアスを交互に印加する回路と、コ
レクタが前記主トランジスタのエミツタに接続さ
れ、エミツタが前記ドライブ段のトランジスタの
エミツタに接続され、ベースが抵抗を介して前記
ドライブ段のトランジスタのベースに接続され、
ターンオンにより前記主トランジスタのベース・
エミツタ間を短絡する第２導電型のトランジスタ
とからなるトランジスタのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877183U JPS6027537U (ja) | 1983-07-28 | 1983-07-28 | トランジスタのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877183U JPS6027537U (ja) | 1983-07-28 | 1983-07-28 | トランジスタのドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027537U JPS6027537U (ja) | 1985-02-25 |
| JPH0326679Y2 true JPH0326679Y2 (ja) | 1991-06-10 |
Family
ID=30272856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11877183U Granted JPS6027537U (ja) | 1983-07-28 | 1983-07-28 | トランジスタのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027537U (ja) |
-
1983
- 1983-07-28 JP JP11877183U patent/JPS6027537U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027537U (ja) | 1985-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| JPS61112421A (ja) | バイポ−ラ・ダ−リントン・パワ−トランジスタの駆動回路 | |
| JPH0326679Y2 (ja) | ||
| JPS5836536B2 (ja) | ハンドウタイスイツチ | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS591420Y2 (ja) | スイッチング・トランジスタの駆動回路 | |
| JPH0758896B2 (ja) | モノリシツク集積化制御回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPH0224022B2 (ja) | ||
| JPS58110072A (ja) | 半導体装置 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0416504Y2 (ja) | ||
| JPH0786895A (ja) | 出力回路 | |
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0244913A (ja) | 半導体スイッチ回路 | |
| JPH0225465B2 (ja) | ||
| JPH05252013A (ja) | 出力回路 | |
| JPH07183769A (ja) | ラッチ回路 | |
| JPS6247031B2 (ja) | ||
| JPS61166614A (ja) | 定電流回路 | |
| JPS6318413B2 (ja) | ||
| JPS63111719A (ja) | 半導体スイツチ | |
| JPS591236U (ja) | 高圧パルス発生回路 |