JP2844796B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2844796B2 JP2844796B2 JP2024368A JP2436890A JP2844796B2 JP 2844796 B2 JP2844796 B2 JP 2844796B2 JP 2024368 A JP2024368 A JP 2024368A JP 2436890 A JP2436890 A JP 2436890A JP 2844796 B2 JP2844796 B2 JP 2844796B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- emitter
- pnp
- base
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエミッタフォロワ型増幅回路に関する。
従来，エミッタフォロワ型増幅回路として第２図に示
す増幅回路が知られている。このエミッタフォロワ型増
幅回路は,npnバイポーラトランジスタ１と抵抗２とを備
えている。バイポーラトランジスタ１のコレクタは第１
の電源電圧が与えられ，エミッタは第１の電源電圧より
低い第２の電源電圧が印加された抵抗２に接続されてい
る。npnバイポーラトランジスタ１のベースには入力信
号ａが印加され，エミッタから出力信号ｂが出力され
る。このようなエミッタフォロワ型増幅回路では，入力
信号ａに対して出力信号ｂが極性の反転しない正相の電
流増幅器が構成され，高入力インピーダンスから低出力
インピーダンスのインピーダンス変換作用を持ってい
る。その結果，負荷駆動能力が大きくなる。出力信号ｂ
のレベルは入力信号ａのレベルからnpnバイポーラトラ
ンジスタのベース・エミッタ接合電圧分だけシフトして
いる。
す増幅回路が知られている。このエミッタフォロワ型増
幅回路は,npnバイポーラトランジスタ１と抵抗２とを備
えている。バイポーラトランジスタ１のコレクタは第１
の電源電圧が与えられ，エミッタは第１の電源電圧より
低い第２の電源電圧が印加された抵抗２に接続されてい
る。npnバイポーラトランジスタ１のベースには入力信
号ａが印加され，エミッタから出力信号ｂが出力され
る。このようなエミッタフォロワ型増幅回路では，入力
信号ａに対して出力信号ｂが極性の反転しない正相の電
流増幅器が構成され，高入力インピーダンスから低出力
インピーダンスのインピーダンス変換作用を持ってい
る。その結果，負荷駆動能力が大きくなる。出力信号ｂ
のレベルは入力信号ａのレベルからnpnバイポーラトラ
ンジスタのベース・エミッタ接合電圧分だけシフトして
いる。
従来のエミッタフォロワ型増幅回路では，負荷の駆動
を行う際前述のように，正相電流増幅器であるから入力
信号ａがロウレベルからハイレベルへと変化し出力信号
ｂがロウレベルからハイレベルに変化する。この際に
は，出力端子４に接続される負荷をnpnバイポーラトラ
ンジスタ１により充電する必要がある。また，入力信号
ａがハイレベルからロウレベルへと変化し出力信号ｂが
ハイレベルからロウレベルに変化する際には，出力端子
４に接続される負荷から抵抗２に放電する必要がある。
を行う際前述のように，正相電流増幅器であるから入力
信号ａがロウレベルからハイレベルへと変化し出力信号
ｂがロウレベルからハイレベルに変化する。この際に
は，出力端子４に接続される負荷をnpnバイポーラトラ
ンジスタ１により充電する必要がある。また，入力信号
ａがハイレベルからロウレベルへと変化し出力信号ｂが
ハイレベルからロウレベルに変化する際には，出力端子
４に接続される負荷から抵抗２に放電する必要がある。
ところで，エミッタフォロワ型増幅回路の消費電力を
小さくするために抵抗２を大きくすると，第３図に示す
ように，出力信号ａがハイレベルからロウレベルに変化
する時の負荷駆動能力が小さくなり遅延時間が大きくな
るという問題点がある。
小さくするために抵抗２を大きくすると，第３図に示す
ように，出力信号ａがハイレベルからロウレベルに変化
する時の負荷駆動能力が小さくなり遅延時間が大きくな
るという問題点がある。
本発明の目的は，消費電力を増加させることなしに出
力立ち下がり時の負荷駆動能力が大きくできるエミッタ
フォロワ増幅回路を提供することにある。
力立ち下がり時の負荷駆動能力が大きくできるエミッタ
フォロワ増幅回路を提供することにある。
本発明では,npnバイポーラトランジスタを備え，その
ベースに入力信号が印加され，エミッタから出力が取り
出されるエミッタフォロワ型増幅回路において,npnバイ
ポーラトランジスタのコレクタが第１の電源に接続され
ており，エミッタがnpnバイポーラトランジスタのエミ
ッタに接続され，コレクタが第１の電源より電圧の低い
第２の電源に接続される第１のpnpバイポーラトランジ
スタと，エミッタが第１のpnpバイポーラトランジスタ
のエミッタに接続され、コレクタ及びベースが前記第１
のpnpバイポーラトランジスタのベースに接続されると
ともに抵抗を介して第２の電源に接続される第２のpnp
バイポーラトランジスタとを有し，第２のpnpバイポー
ラトランジスタのベースとnpnバイポーラトランジスタ
との間にコンデンサが接続されていることを特徴として
いる。
ベースに入力信号が印加され，エミッタから出力が取り
出されるエミッタフォロワ型増幅回路において,npnバイ
ポーラトランジスタのコレクタが第１の電源に接続され
ており，エミッタがnpnバイポーラトランジスタのエミ
ッタに接続され，コレクタが第１の電源より電圧の低い
第２の電源に接続される第１のpnpバイポーラトランジ
スタと，エミッタが第１のpnpバイポーラトランジスタ
のエミッタに接続され、コレクタ及びベースが前記第１
のpnpバイポーラトランジスタのベースに接続されると
ともに抵抗を介して第２の電源に接続される第２のpnp
バイポーラトランジスタとを有し，第２のpnpバイポー
ラトランジスタのベースとnpnバイポーラトランジスタ
との間にコンデンサが接続されていることを特徴として
いる。
次に本発明について実施例によって説明する。
第１図を参照して，ここでは，第２図に示す増幅回路
の回路要素と同一の要素には同一符号を付している。np
nバイポーラトランジスタ１はコレクタが第１の電源電
圧VCCに接続され，ベースを入力端子３に接続されてい
る。そして，そのエミッタはpnpバイポーラトランジス
タ５のエミッタ,pnpバイポーラトランジスタ６のエミッ
タ，及び出力端子４に接続されている。pnpバイポーラ
トランジスタ５はコレクタが第１の電源電圧VCCより低
い第２の電源電圧VEEに接続され，ベースがpnpバイポー
ラトランジスタ６のコレクタとベースに接続されてい
る。バイポーラトランジスタ５のベースとバイポーラト
ランジスタのコレクタとの接続点は抵抗７の一端に接続
され，抵抗７の他端は第２の電源電圧VEEに接続され
る。そして，コンデンサ８が入力端子３とpnpバイポー
ラトランジスタ６のベースとの間に挿入されている。
の回路要素と同一の要素には同一符号を付している。np
nバイポーラトランジスタ１はコレクタが第１の電源電
圧VCCに接続され，ベースを入力端子３に接続されてい
る。そして，そのエミッタはpnpバイポーラトランジス
タ５のエミッタ,pnpバイポーラトランジスタ６のエミッ
タ，及び出力端子４に接続されている。pnpバイポーラ
トランジスタ５はコレクタが第１の電源電圧VCCより低
い第２の電源電圧VEEに接続され，ベースがpnpバイポー
ラトランジスタ６のコレクタとベースに接続されてい
る。バイポーラトランジスタ５のベースとバイポーラト
ランジスタのコレクタとの接続点は抵抗７の一端に接続
され，抵抗７の他端は第２の電源電圧VEEに接続され
る。そして，コンデンサ８が入力端子３とpnpバイポー
ラトランジスタ６のベースとの間に挿入されている。
上述の回路構成では,pnpバイポーラトランジスタ5,pn
pバイポーラトランジスタ6,及び抵抗７によって定電流
源が構成されている。上述の増幅回路でnpnバイポーラ
トランジスタ１のベースに入力される入力信号ａがハイ
レベルからロウレベルに変化する際コンデンサ８から入
力信号ａの微分電圧が発生し，この微分電圧がpnpバイ
ポーラトランジスタ５のベースに加わる。この結果,pnp
バイポーラトランジスタ５のエミッタ−コレクタ間抵抗
は高抵抗値から低抵抗値となる。従って，出力立ち下が
り時の負荷駆動能力が大きくすることができる。
pバイポーラトランジスタ6,及び抵抗７によって定電流
源が構成されている。上述の増幅回路でnpnバイポーラ
トランジスタ１のベースに入力される入力信号ａがハイ
レベルからロウレベルに変化する際コンデンサ８から入
力信号ａの微分電圧が発生し，この微分電圧がpnpバイ
ポーラトランジスタ５のベースに加わる。この結果,pnp
バイポーラトランジスタ５のエミッタ−コレクタ間抵抗
は高抵抗値から低抵抗値となる。従って，出力立ち下が
り時の負荷駆動能力が大きくすることができる。
上述の実施例の変形として,npnバイポーラトランジス
タ１の代わりにpnpバイポーラトランジスタを,pnpバイ
ポーラトランジスタ５及び６の代わりにそれぞれnpnバ
イポーラトランジスタを用いるようにしてもよい。
タ１の代わりにpnpバイポーラトランジスタを,pnpバイ
ポーラトランジスタ５及び６の代わりにそれぞれnpnバ
イポーラトランジスタを用いるようにしてもよい。
また,pnpバイポーラトランジスタ６の代わりにアノー
ド側がpnpバイポーラトランジスタ５のエミッタに接続
され，カソード側がpnpバイポーラトランジスタ５のベ
ースに接続されたダイオードを用いてもよい。
ド側がpnpバイポーラトランジスタ５のエミッタに接続
され，カソード側がpnpバイポーラトランジスタ５のベ
ースに接続されたダイオードを用いてもよい。
さらに，コンデンサの代わりにアノード側をpnpバイ
ポーラトランジスタ５のベースに接続しカソード側をnp
nバイポーラトランジスタ１のベースに接続したダイオ
ードを用いてもよい。
ポーラトランジスタ５のベースに接続しカソード側をnp
nバイポーラトランジスタ１のベースに接続したダイオ
ードを用いてもよい。
以上説明したように本発明によれば，出力立ち下がり
時にnpnバイポーラトランジスタのコレクタと第２の電
源との間の抵抗値を小さくしているので，消費電力を増
加させることなしに出力立ち下がり時の負荷駆動能力が
大きくすることができる。
時にnpnバイポーラトランジスタのコレクタと第２の電
源との間の抵抗値を小さくしているので，消費電力を増
加させることなしに出力立ち下がり時の負荷駆動能力が
大きくすることができる。
【図面の簡単な説明】 第１図は本発明による増幅回路の一実施例を示す回路
図，第２図は従来の増幅回路を示す回路図，第３図は第
２図に示す回路の動作を説明するための波形図である。 １……npnバイポーラトランジスタ,2,7……抵抗,3……
入力端子,4……出力端子,5,6……pnpバイポーラトラン
ジスタ,8……コンデンサ,a……入力信号,b……出力信
号,VCC……第１の電源,VEE……第２の電源。
図，第２図は従来の増幅回路を示す回路図，第３図は第
２図に示す回路の動作を説明するための波形図である。 １……npnバイポーラトランジスタ,2,7……抵抗,3……
入力端子,4……出力端子,5,6……pnpバイポーラトラン
ジスタ,8……コンデンサ,a……入力信号,b……出力信
号,VCC……第１の電源,VEE……第２の電源。
Claims (3)
- 【請求項１】npnバイポーラトランジスタを備え、該npn
バイポーラトランジスタのベースに入力信号が印加され
前記npnバイポーラトランジスタのエミッタから出力が
取り出されるエミッタフォロワ型増幅回路において、前
記npnバイポーラトランジスタのコレクタが第１の電源
に接続されており、エミッタが前記npnバイポーラトラ
ンジスタのエミッタに接続され、コレクタが前記第１の
電源より電圧の低い第２の電源に接続される第１のpnp
バイポーラトランジスタと、エミッタが前記第１のpnp
バイポーラトランジスタのエミッタに接続され、コレク
タ及びベースが前記第１のpnpバイポーラトランジスタ
のベースに接続されるとともに抵抗を介して前記第２の
電源に接続される第２のpnpバイポーラトランジスタと
を有し、前記第２のpnpバイポーラトランジスタのベー
スと前記npnバイポーラトランジスタのベースとの間に
コンデンサが接続されていることを特徴とする増幅回
路。 - 【請求項２】特許請求の範囲第１項に記載の増幅回路に
おいて、前記npnバイポーラトランジスタの代わりにpnp
バイポーラトランジスタを、前記第１及び前記第２のpn
pバイポーラトランジスタの代わりにそれぞれ第１及び
第２のnpnバイポーラトランジスタを用いることを特徴
とする増幅回路。 - 【請求項３】特許請求の範囲第１項に記載の増幅回路に
おいて、前記第２のpnpバイポーラトランジスタの代わ
りにアノード側が前記第１のpnpバイポーラトランジス
タのエミッタに接続され、カソード側が前記第１のpnp
バイポーラトランジスタのベースに接続されたダイオー
ドを用いることを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024368A JP2844796B2 (ja) | 1990-02-05 | 1990-02-05 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024368A JP2844796B2 (ja) | 1990-02-05 | 1990-02-05 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229510A JPH03229510A (ja) | 1991-10-11 |
| JP2844796B2 true JP2844796B2 (ja) | 1999-01-06 |
Family
ID=12136249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024368A Expired - Fee Related JP2844796B2 (ja) | 1990-02-05 | 1990-02-05 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844796B2 (ja) |
-
1990
- 1990-02-05 JP JP2024368A patent/JP2844796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03229510A (ja) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269007B1 (ko) | 증폭회로 | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| US4706039A (en) | Amplifier arrangement | |
| JP2844796B2 (ja) | 増幅回路 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| US6114904A (en) | Fast amplifier output stage | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2821606B2 (ja) | バッファ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| WO1982002805A1 (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JPS6155200B2 (ja) | ||
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| JPS6231523B2 (ja) | ||
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPS641783Y2 (ja) | ||
| JPS6119549Y2 (ja) | ||
| JPS6110333Y2 (ja) | ||
| JPH0445199Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |