JPS6119549Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はＢ級増幅動作の場合とほぼ同様の電力
効率で増幅動作をし、かつスイツチング歪の発生
しない電力増幅回路に関する。

従来、低周波の電力増幅回路にはシングルエン
デツドプツシユプル（以下SEPPと略記する）回
路が多用され、特に電力効率の良好なために、所
定のアイドリング電流を流すようにはするが、Ｂ
級動作をするようにバイアスしたＢ級SEPP電力
増幅回路が採用されている。

しかるにＢ級SEPP電力増幅回路においては、
正および負のそれぞれの半サイクルの入力信号に
おいて、トランジスタのスイツチングが行われ、
トランジスタのキヤリヤ蓄積効果などに起因して
スイツチング歪が発生する欠点があつた。

本考案は上記にかんがみなされたもので、上記
の欠点を解消してＢ級増幅動作の場合とほぼ同様
の電力効率で増幅動作をし、かつ入力信号の全周
期においてトランジスタをスイツチングさせない
ようにしてスイツチング歪の発生しない電力増幅
回路を提供することを目的とするものであつて、
以下本考案を実施例により説明する。

図は本考案の一実施例の回路図である。

本実施例の電力増幅回路は、正電源＋Ｖと負電
源−Ｖとの間に、トランジスタ１とエミツタ抵抗
３とのエミツタホロワと、トランジスタ２とエミ
ツタ抵抗４とのエミツタホロワとを直列に接続
し、エミツタ抵抗３とエミツタ抵抗４との共通接
続点を出力端Ａとして出力端Ａに一端を接地した
負荷５を接続したSEPP電力増幅回路において、
トランジスタ１のベースとトランジスタ２のベー
スとの間に、NPNトランジスタ６とPNPトラン
ジスタ７とを直列に接続し、かつトランジスタ６
と７のエミツタ間に抵抗８と９との直列回路を挿
入してトランジスタ１および２のバイアス回路を
構成し、定電流負荷１０を有する電圧増幅段（図
示せず）から入力が印加されるように構成する。
また、トランジスタ６のベース・コレクタ間に接
続した抵抗１１と、トランジスタ６のベース・コ
レクタ間に接続したダイオード１２と抵抗１３と
の直列回路とからなり、トランジスタ６とともに
抵抗１１に流す電流により可変電圧源として作用
する電圧制御回路と、同様にトランジスタ７のコ
レクタ・ベース間に接続した抵抗１４と、トラン
ジスタ７のコレクタ・ベース間に接続したダイオ
ード１５と抵抗１６との直列回路とからなり、ト
ランジスタ７とともに抵抗１４に流す電流により
可変電圧源として作用する電圧制御回路とを設け
る。

一方、定電流源１９を共通接続したエミツタに
接続し、かつ差動接続した一対のPNPトランジス
タ１７と１８とからなる第１の差動増幅器と、定
電流源２２を共通接続したエミツタに接続し、か
つ差動接続した一対のNPNトランジスタ２０と
２１とからなる第２の差動増幅器とを設け、トラ
ンジスタ１７と２０とのベースを共通接続して抵
抗８と９との共通接続点Ｂに接続し、トランジス
タ１８と２１のベースを共通接続して出力端Ａに
接続するとともに、トランジスタ１７のコレクタ
はダイオード１５と抵抗１６との共通接続点に、
トランジスタ２０のコレクタはダイオード１２と
抵抗１３との共通接続点にそれぞれ接続し、トラ
ンジスタ１８のコレクタはトランジスタ２のベー
スに、トランジスタ２１のコレクタはトランジス
タ１のベースにそれぞれ接続する。

上記の如く構成した電力増幅回路において無入
力信号時にはトランジスタ１７と１８とからなる
第１の差動増幅器およびトランジスタ２０と２１
とからなる第２の差動増幅器はそれぞれ平衝して
おり、定電流源１９の電流値をI₁₉、定電流源２
２の電流値I₂₂としたとき、トランジスタ１７お
よび１８には定電流１９からI₁₉／２の電流がそ
れぞれ流れ、またトランジスタ２０と２１には定
電源２２からI₂₂／２の電流がそれぞれ流れてい
る。抵抗１３と１６との抵抗値をR₁₃とR₁₆とすれ
ば、抵抗１３と１４にはそれぞれＩ_２２／２R₁₃、Ｉ_１
９／２R₁₆ なる電圧降下が生じている。この抵抗１３と１６
との電圧降下はダイオード１２および１５の電圧
降下（≒0.6V）よりもやや低く設定してあり、
また抵抗11および14の抵抗値R₁₁およびR₁₄は小さ
く選択されており、抵抗１１および１４の電圧降
下は殆んどなく、ダイオード１２および１５はと
もにオフ状態である。

そこでトランジスタ６および７はダイオード接
続と殆んど等価とみなせて、トランジスタ１およ
び２は等価とみなせたトランジスタ６からなるダ
イオードの順方向電圧と、トランジスタ７からな
るダイオードの順方向電圧と、抵抗８および９と
に流れる電流による電圧降下とでバイアスされ、
トランジスタ１および２はオン状態となつてい
る。なおトランジスタ１および２の無入力信号時
のアイドリング電流は抵抗８と９の抵抗値を変更
することにより調整することができる。

つぎにトランジスタ１に増幅作用をさせる入力
信号が印加されているときは、トランジスタ１の
エミツタ電流は前記無入力信号時のアイドリング
電流から増加し、抵抗３と負荷５の径路で流れ、
トランジスタ１が増幅作用を行い負荷５に出力電
力を発生する。トランジスタ１のエミツタ電流が
増加したことによりトランジスタ１のベースと出
力端Ａとの間の電位差が増加する。そこで共通接
続点Ｂの電位に対し出力端Ａの電位は低下し、こ
の結果第１のおよび第２の差動増幅器が動作し、
トランジスタ１７はオフ方向に、トランジスタ２
０はオン方向に変化する。

そこでトランジスタ１７はオフ方向に向ひ、そ
のコレクタ電流は減少し、抵抗１６の電圧降下を
減少させる。しかしダイオード１５はもともと
（無入力信号時において）オフ状態であるのでト
ランジスタ７には影響を与えない。従つてトラン
ジスタ７は等価的にダイオード接続のままであ
る。一方、トランジスタ２０はオン方向に向ひ、
そのコレクタ電流は増加し、抵抗１１、ダイオー
ド１２、トランジスタ２０の径路でトランジスタ
２０のコレクタ電流が流れ、抵抗１１の電圧降下
が増大する。従つてトランジスタ６のコレクタ・
エミツタ間の電圧降下は増加し、トランジスタ１
および２のベースバイアス電圧は増大する。

いま第１のおよび第２の差動増幅器の差動利得
が充分に大きいために、共通接続点Ｂと出力端Ａ
との間の電圧を常に保つようにトランジスタ６の
コレクタ・エミツタ間電圧が制御される。すなわ
ちトランジスタ１のエミツタ電流の増加に応じて
トランジスタ１および２のベースバイアス電圧は
増加し、トランジスタ１および２は常にオン状態
に維持される。またトランジスタ１８はオン方向
になりそのコレクタ電流は増加しトランジスタ２
１はオフ方向になりそのコレクタ電流は減少する
が、これは電力増幅作用に影響は殆んど与えな
い。

また、トランジスタ２に増幅作用をさせる入力
信号が印加されているときの作用も上記の場合と
同様であるためその詳細な説明は省略するが、こ
の場合はトランジスタ７のエミツタ・コレクタ間
電圧が増加してトランジスタ１および２は常にオ
ン状態で動作する。

以上説明した如く本考案によれば、入力信号の
全周期にわたつて無入力信号時のアイドリング電
流を小さく設定してあつても、入力信号に応じて
バイアス電圧が可変され、トランジスタは常にオ
ン状態で動作し、スイツチングが行われないため
にスイツチング歪の発生することは無くなり、よ
り高忠実度の増幅を行うことができる。

またこのときの電力効率もＢ級増幅動作の場合
の電力効率とほぼ同様である。

またこのための回路構成も簡単である。

【図面の簡単な説明】

図は本考案の一実施例の回路図。 １，２，６，７，１７，１８，２０および２１
……トランジスタ、５……負荷、１０，１９およ
び２２……定電流源、１２および１５……ダイオ
ード。

Claims (1)

【実用新案登録請求の範囲】
1. 第１および第２のトランジスタからなるシング
   ルエンデツドプツシユプル電力増幅回路におい
   て、エミツタに第１の抵抗を接続した第３のトラ
   ンジスタと、この第３のトランジスタと相補型で
   あつてかつエミツタに第２の抵抗を接続した第４
   のトランジスタと直列接続して第３および第４の
   トランジスタのコレクタ間よりバイアス電圧を取
   り出すバイアス回路と、一対の第５および第６の
   PNPトランジスタからなる差動増幅器と、一対の
   第７および第８のNPNトランジスタからなる差
   動増幅器と、第３のトランジスタのベース・コレ
   クタ間に並列接続された第３の抵抗と、第４のト
   ランジスタのベース・コレクタ間に並列接続され
   た第４の抵抗とを設け、第５および第７のトラン
   ジスタのベースを第１および第２の抵抗の共通接
   続点に接続し、第６および第８のトランジスタの
   ベースを出力端に接続し、第５のトランジスタの
   コレクタ電流を第４の抵抗に導入し、第７のトラ
   ンジスタのコレクタ電流を第３の抵抗に導入し
   て、第６のトランジスタのコレクタを第２のトラ
   ンジスタのベースに、第８のトランジスタのコレ
   クタを第１のトランジスタのベースに接続してな
   ることを特徴とする電力増幅回路。