JP2834929B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2834929B2 JP2834929B2 JP11132592A JP11132592A JP2834929B2 JP 2834929 B2 JP2834929 B2 JP 2834929B2 JP 11132592 A JP11132592 A JP 11132592A JP 11132592 A JP11132592 A JP 11132592A JP 2834929 B2 JP2834929 B2 JP 2834929B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- transistors
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号をプッシュプ
ル増幅する増幅回路、特に電流利用効率を上昇すると共
にダイナミックレンジを拡大するものに関する。
ル増幅する増幅回路、特に電流利用効率を上昇すると共
にダイナミックレンジを拡大するものに関する。
【０００２】
【従来の技術】従来より、ラジオ、テープレコーダ等の
オーディオ機器における出力段に、プッシュプル増幅回
路が利用されている。ここで、このプッシュプル増幅回
路の基本的構成を図２に示す。前段の回路から供給され
る入力信号が、一対の駆動トランジスタ１０、１２に入
力され、この駆動トランジスタ１０、１２に流れる電流
に応じて、電流ミラー１４、１６に電流が流れる。ま
た、電流ミラー１４、１６は、それぞれトランジスタ１
４ａ、１４ｂおよびトランジスタ１６ａ，１６ｂで構成
されており、出力側トランジスタ１４ａ，１６ａに流れ
る電流が、出力端２０に得られる。そして、電流ミラー
における入力側トランジスタ１４ｂ、１６ｂと出力側ト
ランジスタ１４ａ、１６ａのエミッタ面積を１：Ｎ
（１：４０）とすることにより、Ｎ倍（４０倍）の増幅
ができる。
オーディオ機器における出力段に、プッシュプル増幅回
路が利用されている。ここで、このプッシュプル増幅回
路の基本的構成を図２に示す。前段の回路から供給され
る入力信号が、一対の駆動トランジスタ１０、１２に入
力され、この駆動トランジスタ１０、１２に流れる電流
に応じて、電流ミラー１４、１６に電流が流れる。ま
た、電流ミラー１４、１６は、それぞれトランジスタ１
４ａ、１４ｂおよびトランジスタ１６ａ，１６ｂで構成
されており、出力側トランジスタ１４ａ，１６ａに流れ
る電流が、出力端２０に得られる。そして、電流ミラー
における入力側トランジスタ１４ｂ、１６ｂと出力側ト
ランジスタ１４ａ、１６ａのエミッタ面積を１：Ｎ
（１：４０）とすることにより、Ｎ倍（４０倍）の増幅
ができる。
【０００３】一方、このような回路においては、出力ト
ランジスタ１４ａ、１６ａにおけるクロスオーバー歪を
防止する為に、電流ミラーを構成するトランジスタ１４
ａ，１４ｂ，１６ａ，１６ｂに無信号時にアイドリング
電流を流しておく必要がある。その場合、電流ミラーの
入力側トランジスタ１４ｂ、１６ｂに１００μＡの電流
を流すと、出力側トランジスタ１４ａ、１６ａには４ｍ
Ａの電流が流れることになり、かなりの電流が消費され
ることになる。
ランジスタ１４ａ、１６ａにおけるクロスオーバー歪を
防止する為に、電流ミラーを構成するトランジスタ１４
ａ，１４ｂ，１６ａ，１６ｂに無信号時にアイドリング
電流を流しておく必要がある。その場合、電流ミラーの
入力側トランジスタ１４ｂ、１６ｂに１００μＡの電流
を流すと、出力側トランジスタ１４ａ、１６ａには４ｍ
Ａの電流が流れることになり、かなりの電流が消費され
ることになる。
【０００４】一方、オーディオ機器は電池駆動される場
合も多く、消費電力量をなるべく小さくしたいという要
求がある。そこで、本出願人は、特願平２−２３０４３
３号において、このアイドリング電流を減少できる回路
について提案した。この回路においては、図３に示すよ
うに、電流ミラー１４、１６の入力側トランジスタ１４
ｂ、１６ｂのエミッタ側にスイッチングトランジスタ１
８、２０が配置されている。そして、このスイッチング
トランジスタ１８、２０のベースには、駆動トランジス
タ１０、１２とベースが共通接続された制御用トランジ
スタ２２、２４のコレクタが接続されている。
合も多く、消費電力量をなるべく小さくしたいという要
求がある。そこで、本出願人は、特願平２−２３０４３
３号において、このアイドリング電流を減少できる回路
について提案した。この回路においては、図３に示すよ
うに、電流ミラー１４、１６の入力側トランジスタ１４
ｂ、１６ｂのエミッタ側にスイッチングトランジスタ１
８、２０が配置されている。そして、このスイッチング
トランジスタ１８、２０のベースには、駆動トランジス
タ１０、１２とベースが共通接続された制御用トランジ
スタ２２、２４のコレクタが接続されている。
【０００５】その為、トランジスタ１０がオンとなって
いる場合には、トランジスタ１２はオフとなり、トラン
ジスタ２４もオフ、トランジスタ１８がオフとなる。従
って、トランジスタ１４ｂには電流が流れず、トランジ
スタ１０に流れる電流は、すべてトランジスタ１４ａの
ベース電流となる。そこで、トランジスタ１４ａの電流
増幅率に応じてトランジスタ１０に流れる電流（＝ベー
ス電流）が増幅されて出力ＯＵＴに得られる。なお、こ
の時トランジスタ２２もオンとなり、これによってトラ
ンジスタ２０がオンとなるが、トランジスタ１２はオフ
されているため、トランジスタ１６ｂに電流が流れず、
トランジスタ２０がオンとなっていても不都合はない。
また、トランジスタ１２がオンとなっている場合には、
トランジスタ１０がオフとなるため、同様の動作が行わ
れる。
いる場合には、トランジスタ１２はオフとなり、トラン
ジスタ２４もオフ、トランジスタ１８がオフとなる。従
って、トランジスタ１４ｂには電流が流れず、トランジ
スタ１０に流れる電流は、すべてトランジスタ１４ａの
ベース電流となる。そこで、トランジスタ１４ａの電流
増幅率に応じてトランジスタ１０に流れる電流（＝ベー
ス電流）が増幅されて出力ＯＵＴに得られる。なお、こ
の時トランジスタ２２もオンとなり、これによってトラ
ンジスタ２０がオンとなるが、トランジスタ１２はオフ
されているため、トランジスタ１６ｂに電流が流れず、
トランジスタ２０がオンとなっていても不都合はない。
また、トランジスタ１２がオンとなっている場合には、
トランジスタ１０がオフとなるため、同様の動作が行わ
れる。
【０００６】このように、第２図の回路においては、ア
イドリング電流を電流ミラーのミラー比により設定し、
信号の増幅を出力トランジスタの電流増幅率により設定
している。そのため、ミラー比を小としてアイドリング
電流を小に押さえることと、電流増幅率を大にして大き
な出力を得ることとを、同時に達成できる。なお、バイ
アス電圧設定回路２５は、駆動トランジスタ１０、１２
のバイアス電圧を設定し、アイドリングの電流量を設定
するためのものである。
イドリング電流を電流ミラーのミラー比により設定し、
信号の増幅を出力トランジスタの電流増幅率により設定
している。そのため、ミラー比を小としてアイドリング
電流を小に押さえることと、電流増幅率を大にして大き
な出力を得ることとを、同時に達成できる。なお、バイ
アス電圧設定回路２５は、駆動トランジスタ１０、１２
のバイアス電圧を設定し、アイドリングの電流量を設定
するためのものである。
【０００７】
【発明が解決しようとする課題】しかし、上述の従来例
によれば、電源側の電流ミラー１４、１６がＮＰＮトラ
ンジスタによって構成されている。出力トランジスタ１
４ａの残り電圧ＶCEが、トランジスタ１４ａのベースエ
ミッタ間電圧ＶBE（通常０．６Ｖ程度）と、トランジス
タ１４ｂのベースエミッタ間電圧ＶBEと、トランジスタ
１０のコレクタエミッタ間電圧ＶCEとの和によって決ま
る大きな値となるので、電流電圧が低い場合には、ダイ
ナミックレンジンを十分に確保することができない、と
いう問題があった。
によれば、電源側の電流ミラー１４、１６がＮＰＮトラ
ンジスタによって構成されている。出力トランジスタ１
４ａの残り電圧ＶCEが、トランジスタ１４ａのベースエ
ミッタ間電圧ＶBE（通常０．６Ｖ程度）と、トランジス
タ１４ｂのベースエミッタ間電圧ＶBEと、トランジスタ
１０のコレクタエミッタ間電圧ＶCEとの和によって決ま
る大きな値となるので、電流電圧が低い場合には、ダイ
ナミックレンジンを十分に確保することができない、と
いう問題があった。
【０００８】
【課題を解決するための手段】本発明は、第１の入力信
号により駆動される第１の駆動トランジスタと、第２の
入力信号により駆動される第２の駆動トランジスタと、
前記第１の駆動トランジスタの出力電流が供給されるダ
イオード接続ＮＰＮトランジスタと、このダイオード接
続ＮＰＮトランジスタに電流ミラー接続される出力電流
吸込み用の出力ＮＰＮトランジスタと、前記第２の駆動
トランジスタの出力電流が供給されるダイオード接続Ｐ
ＮＰトランジスタと、このダイオード接続ＰＮＰトラン
ジスタに電流ミラー接続される出力電流吐出し用の出力
ＰＮＰトランジスタと、前記第１の駆動トランジスタの
出力電流に応じて前記ダイオード接続ＰＮＰトランジス
タのエミッタ電流をオンオフする第１のスイッチ手段
と、前記第２の駆動トランジスタの出力電流に応じて前
記ダイオード接続ＮＰＮトランジスタのエミッタ電流を
オンオフする第２のスイッチ手段とを有することを特徴
とする。
号により駆動される第１の駆動トランジスタと、第２の
入力信号により駆動される第２の駆動トランジスタと、
前記第１の駆動トランジスタの出力電流が供給されるダ
イオード接続ＮＰＮトランジスタと、このダイオード接
続ＮＰＮトランジスタに電流ミラー接続される出力電流
吸込み用の出力ＮＰＮトランジスタと、前記第２の駆動
トランジスタの出力電流が供給されるダイオード接続Ｐ
ＮＰトランジスタと、このダイオード接続ＰＮＰトラン
ジスタに電流ミラー接続される出力電流吐出し用の出力
ＰＮＰトランジスタと、前記第１の駆動トランジスタの
出力電流に応じて前記ダイオード接続ＰＮＰトランジス
タのエミッタ電流をオンオフする第１のスイッチ手段
と、前記第２の駆動トランジスタの出力電流に応じて前
記ダイオード接続ＮＰＮトランジスタのエミッタ電流を
オンオフする第２のスイッチ手段とを有することを特徴
とする。
【０００９】
【作用】このように、出力電流吐き出し用の出力トラン
ジスタにＰＮＰ型のものを採用したため、ここにおける
電圧降下を小さいものとでき、電源電圧が低くても出力
において十分なダイナミックレンジを維持することがで
きる。
ジスタにＰＮＰ型のものを採用したため、ここにおける
電圧降下を小さいものとでき、電源電圧が低くても出力
において十分なダイナミックレンジを維持することがで
きる。
【００１０】
【実施例】以下、本発明の一実施例について図面に基づ
いて説明する。図１は、実施例の全体構成を示す回路図
であり、同相の入力信号が入力端３０、３２から入力さ
れ、増幅された出力信号が出力端３４に得られる。
いて説明する。図１は、実施例の全体構成を示す回路図
であり、同相の入力信号が入力端３０、３２から入力さ
れ、増幅された出力信号が出力端３４に得られる。
【００１１】入力端３０はエミッタが電源に接続された
ＰＮＰトランジスタ４０（駆動トランジスタ）、４２
（スイッチ駆動用トランジスタ）のベースに接続されて
おり、入力端３２はエミッタがベースに接続されたＮＰ
Ｎトランジスタ４４（駆動トランジスタ）、４６（スイ
ッチ駆動用トランジスタ）のベースに接続されている。
トランジスタ４０のコレクタはダイオード接続（コレク
タ、ベース短絡）されたＮＰＮトランジスタ４８（電流
ミラー入力側トランジスタ）のコレクタ、およびコレク
タが出力端３４に接続され、エミッタがアースに接続さ
れた出力ＮＰＮトランジスタ５０（吸込み用出力ＮＰＮ
トランジスタ）のベースに接続されている。また、トラ
ンジスタ４６のコレクタはダイオード接続されたＰＮＰ
トランジスタ５２（電流ミラー入力側トランジスタ）の
コレクタ、およびエミッタが電源に接続されコレクタが
出力端３４に接続された出力ＰＮＰトランジスタ５４
（吐出し用出力ＰＮＰトランジスタ）のベースに接続さ
れている。ここで、トランジスタ４８とトランジスタ５
０、およびトランジスタ５２とトランジスタ５４はそれ
ぞれ電流ミラーを構成する。
ＰＮＰトランジスタ４０（駆動トランジスタ）、４２
（スイッチ駆動用トランジスタ）のベースに接続されて
おり、入力端３２はエミッタがベースに接続されたＮＰ
Ｎトランジスタ４４（駆動トランジスタ）、４６（スイ
ッチ駆動用トランジスタ）のベースに接続されている。
トランジスタ４０のコレクタはダイオード接続（コレク
タ、ベース短絡）されたＮＰＮトランジスタ４８（電流
ミラー入力側トランジスタ）のコレクタ、およびコレク
タが出力端３４に接続され、エミッタがアースに接続さ
れた出力ＮＰＮトランジスタ５０（吸込み用出力ＮＰＮ
トランジスタ）のベースに接続されている。また、トラ
ンジスタ４６のコレクタはダイオード接続されたＰＮＰ
トランジスタ５２（電流ミラー入力側トランジスタ）の
コレクタ、およびエミッタが電源に接続されコレクタが
出力端３４に接続された出力ＰＮＰトランジスタ５４
（吐出し用出力ＰＮＰトランジスタ）のベースに接続さ
れている。ここで、トランジスタ４８とトランジスタ５
０、およびトランジスタ５２とトランジスタ５４はそれ
ぞれ電流ミラーを構成する。
【００１２】一方、トランジスタ４２のコレクタは、エ
ミッタがアースに接続されると共にダイオード接続され
たＮＰＮトランジスタ５６のコレクタ、およびこのトラ
ンジスタとで電流ミラーを構成するＮＰＮトランジスタ
５８のベースに接続されいる。また、トランジスタ４４
のコレクタは、エミッタが電源に接続されてると共にダ
イオード接続されたＰＮＰトランジスタ６０のコレク
タ、およびこのトランジスタ６０とで電流ミラーを構成
するＰＮＰトランジスタ６２のベースに接続されてい
る。
ミッタがアースに接続されると共にダイオード接続され
たＮＰＮトランジスタ５６のコレクタ、およびこのトラ
ンジスタとで電流ミラーを構成するＮＰＮトランジスタ
５８のベースに接続されいる。また、トランジスタ４４
のコレクタは、エミッタが電源に接続されてると共にダ
イオード接続されたＰＮＰトランジスタ６０のコレク
タ、およびこのトランジスタ６０とで電流ミラーを構成
するＰＮＰトランジスタ６２のベースに接続されてい
る。
【００１３】そして、トランジスタ５８のコレクタは、
電源とトランジスタ５２のエミッタとの間に設けられた
ＰＮＰトランジスタ６４（電流源トランジスタ）のベー
スに接続され、このトランジスタ６４のベースは抵抗６
６を介し電源に接続されている。また、トランジスタ６
２のコレクタは、アースとトランジスタ４８のエミッタ
をの間に設けられたＮＰＮトランジスタ６８（電流源ト
ランジスタ）のベースに接続され、このトランジスタ６
８のベースは抵抗７０を介しアースに接続されている。
電源とトランジスタ５２のエミッタとの間に設けられた
ＰＮＰトランジスタ６４（電流源トランジスタ）のベー
スに接続され、このトランジスタ６４のベースは抵抗６
６を介し電源に接続されている。また、トランジスタ６
２のコレクタは、アースとトランジスタ４８のエミッタ
をの間に設けられたＮＰＮトランジスタ６８（電流源ト
ランジスタ）のベースに接続され、このトランジスタ６
８のベースは抵抗７０を介しアースに接続されている。
【００１４】このような回路において、入力端３０、３
２に適当なバイアス電圧が印加されているため、無信号
時においてトランジスタ４０、４２およびトランジスタ
４４、４６には、バイアス電圧に応じた微小な電流が流
れる。そして、トランジスタ４２に電流が流れることよ
って、電流ミラーを構成するトランジスタ５６、５８に
対応した電流が流れ、この電流が抵抗６６に流れるため
トランジスタ６４のベースの電圧が下がり、このトラン
ジスタ６４がオンになる。一方、トランジスタ４４の電
流が流れることによって、電流ミラーを構成するトラン
ジスタ６０、６２に電流が流れ、この電流が抵抗７０に
流れるためトランジスタ６８のベースの電圧が下がり、
トランジスタ６８がオンになる。
２に適当なバイアス電圧が印加されているため、無信号
時においてトランジスタ４０、４２およびトランジスタ
４４、４６には、バイアス電圧に応じた微小な電流が流
れる。そして、トランジスタ４２に電流が流れることよ
って、電流ミラーを構成するトランジスタ５６、５８に
対応した電流が流れ、この電流が抵抗６６に流れるため
トランジスタ６４のベースの電圧が下がり、このトラン
ジスタ６４がオンになる。一方、トランジスタ４４の電
流が流れることによって、電流ミラーを構成するトラン
ジスタ６０、６２に電流が流れ、この電流が抵抗７０に
流れるためトランジスタ６８のベースの電圧が下がり、
トランジスタ６８がオンになる。
【００１５】そして、トランジスタ６４、６８にバイア
ス電圧に応じた電流が流れることにより、この電流がト
ランジスタ５２、４８に流れ、これと電流ミラーを構成
するトランジスタ５０、５４にもそれぞれ電流が流れ
る。このようにして、バイアス電圧に応じたアイドル電
流が各トランジスタに流れ、クロスオーバー歪を防止で
きる。また、バイアス電圧や各種素子の特性を所定のも
のに設定することによって、アイドリング電流を所定値
とできる。
ス電圧に応じた電流が流れることにより、この電流がト
ランジスタ５２、４８に流れ、これと電流ミラーを構成
するトランジスタ５０、５４にもそれぞれ電流が流れ
る。このようにして、バイアス電圧に応じたアイドル電
流が各トランジスタに流れ、クロスオーバー歪を防止で
きる。また、バイアス電圧や各種素子の特性を所定のも
のに設定することによって、アイドリング電流を所定値
とできる。
【００１６】次に、入力端３０、３２に図示のような正
の交流信号が入力されると、トランジスタ４０、４２が
オフされ、トランジスタ４４、４６がオンされる。そし
て、トランジスタ４２のオフにより、トランジスタ５
６、５８に電流が流れず、トランジスタ６４がオフされ
る。このため、トランジスタ５２には、電流が流れな
い。この状態で、入力信号はトランジスタ４６のベース
に印加されるため、ここに入力信号に応じた電流が流れ
る。そして、このトランジスタ４６に流れる電流は、ト
ランジスタ５４のベース電流となる。このため、トラン
ジスタ５４には、ベース電流にそのトランジスタの電流
増幅率を乗算した電流が流れ、出力端子３４に出力信号
が得られる。
の交流信号が入力されると、トランジスタ４０、４２が
オフされ、トランジスタ４４、４６がオンされる。そし
て、トランジスタ４２のオフにより、トランジスタ５
６、５８に電流が流れず、トランジスタ６４がオフされ
る。このため、トランジスタ５２には、電流が流れな
い。この状態で、入力信号はトランジスタ４６のベース
に印加されるため、ここに入力信号に応じた電流が流れ
る。そして、このトランジスタ４６に流れる電流は、ト
ランジスタ５４のベース電流となる。このため、トラン
ジスタ５４には、ベース電流にそのトランジスタの電流
増幅率を乗算した電流が流れ、出力端子３４に出力信号
が得られる。
【００１７】一方、トランジスタ４４のオンにより、ト
ランジスタ６０、６２に電流が流れ、トランジスタ６８
がオンするが、トランジスタ４０がオフしているため、
トランジスタ４８、５０に電流が流れることはない。
ランジスタ６０、６２に電流が流れ、トランジスタ６８
がオンするが、トランジスタ４０がオフしているため、
トランジスタ４８、５０に電流が流れることはない。
【００１８】また、負の交流信号が入力される場合に
は、トランジスタ６８がオフし、トランジスタ４０に流
れる電流がトランジスタ５０のベース電流となり、これ
が増幅されて出力端３４に出力信号として発生する。
は、トランジスタ６８がオフし、トランジスタ４０に流
れる電流がトランジスタ５０のベース電流となり、これ
が増幅されて出力端３４に出力信号として発生する。
【００１９】このように、本実施例の回路によれば、入
力信号を出力用のトランジスタ５０、５４のベース電流
にすることができる。このため、トランジスタ４８、５
２は、単にアイドル電流を流すためのものとでき、これ
ら電流ミラーのミラー比（入力側：出力側）を小さくし
ても問題がない。この電流ミラー比を１：１０程度にす
ることが好適である。そこで、トランジスタ４８、５２
に流れるアイドル電流を１００μＡ程度に設定した場合
のトランジスタ５０、５４のアイドル電流を１ｍＡ程度
と小さなものとできる。
力信号を出力用のトランジスタ５０、５４のベース電流
にすることができる。このため、トランジスタ４８、５
２は、単にアイドル電流を流すためのものとでき、これ
ら電流ミラーのミラー比（入力側：出力側）を小さくし
ても問題がない。この電流ミラー比を１：１０程度にす
ることが好適である。そこで、トランジスタ４８、５２
に流れるアイドル電流を１００μＡ程度に設定した場合
のトランジスタ５０、５４のアイドル電流を１ｍＡ程度
と小さなものとできる。
【００２０】そして、本実施例においては、トランジス
タ５２、５４をＰＮＰトランジスタとした。そこで、ト
ランジスタ５４のコレクタ電位は電源電圧より０．３Ｖ
程度低い値（従来は０．６Ｖ程度）でも十分に動作が可
能である。従って、従来よりも低い電源電圧において十
分なダイナミックレンジを確保することができる。
タ５２、５４をＰＮＰトランジスタとした。そこで、ト
ランジスタ５４のコレクタ電位は電源電圧より０．３Ｖ
程度低い値（従来は０．６Ｖ程度）でも十分に動作が可
能である。従って、従来よりも低い電源電圧において十
分なダイナミックレンジを確保することができる。
【００２１】また、出力トランジスタ５０、５４と電流
ミラーを構成するトランジスタ５２、４８の電流源とな
るトランジスタ６４、６８の動作のために、トランジス
タ５６、５８からなる電流ミラーおよび抵抗６６の組、
またはトランジスタ６０、６２からなる電流ミラーおよ
び抵抗７０の組を利用したため、抵抗値の調整により、
トランジスタ６４、６８のスイッチングを電源またはア
ースに近い電位において確実に行うことができる。
ミラーを構成するトランジスタ５２、４８の電流源とな
るトランジスタ６４、６８の動作のために、トランジス
タ５６、５８からなる電流ミラーおよび抵抗６６の組、
またはトランジスタ６０、６２からなる電流ミラーおよ
び抵抗７０の組を利用したため、抵抗値の調整により、
トランジスタ６４、６８のスイッチングを電源またはア
ースに近い電位において確実に行うことができる。
【００２２】
【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、出力段のトランジスタをＰＮＰトランジ
スタ、ＮＰＮトランジスタの直列構成としたため、吐き
出し側のＰＮＰトランジスタにおける残り電圧を小さく
でき、低い電源電圧においても十分動作が可能である。
また、電流源として動作するトランジスタを、出力トラ
ンジスタの動作切換用に共用しているので、素子数の削
減を図ることができ、集積回路（ＩＣ）化に際し好適な
回路構成となる。
回路によれば、出力段のトランジスタをＰＮＰトランジ
スタ、ＮＰＮトランジスタの直列構成としたため、吐き
出し側のＰＮＰトランジスタにおける残り電圧を小さく
でき、低い電源電圧においても十分動作が可能である。
また、電流源として動作するトランジスタを、出力トラ
ンジスタの動作切換用に共用しているので、素子数の削
減を図ることができ、集積回路（ＩＣ）化に際し好適な
回路構成となる。
【図１】本発明の実施例の構成を示す回路図である。
【図２】第１の従来例の構成を示す回路図である。
【図３】第２の従来例の構成を示す回路図である。
３０、３２ 入力端 ３４ 出力端 ４０、４４ トランジスタ（駆動トランジスタ） ４２、４６ トランジスタ（スイッチ駆動用トランジス
タ） ４８、５２ トランジスタ（電流ミラー入力側トランジ
スタ） ５０ トランジスタ（吸込み用出力ＮＰＮトランジス
タ） ５４ トランジスタ（吐出し用出力ＰＮＰトランジス
タ） ６４、６８ トランジスタ（電流源トランジスタ）
タ） ４８、５２ トランジスタ（電流ミラー入力側トランジ
スタ） ５０ トランジスタ（吸込み用出力ＮＰＮトランジス
タ） ５４ トランジスタ（吐出し用出力ＰＮＰトランジス
タ） ６４、６８ トランジスタ（電流源トランジスタ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/30
Claims (1)
- 【請求項１】 第１の入力信号により駆動される第１の
駆動トランジスタと、 第２の入力信号により駆動される第２の駆動トランジス
タと、 前記第１の駆動トランジスタの出力電流が供給されるダ
イオード接続ＮＰＮトランジスタと、 このダイオード接続ＮＰＮトランジスタに電流ミラー接
続される出力電流吸込み用の出力ＮＰＮトランジスタ
と、 前記第２の駆動トランジスタの出力電流が供給されるダ
イオード接続ＰＮＰトランジスタと、 このダイオード接続ＰＮＰトランジスタに電流ミラー接
続される出力電流吐出し用の出力ＰＮＰトランジスタ
と、 前記第１の駆動トランジスタの出力電流に応じて前記ダ
イオード接続ＰＮＰトランジスタのエミッタ電流をオン
オフする第１のスイッチ手段と、 前記第２の駆動トランジスタの出力電流に応じて前記ダ
イオード接続ＮＰＮトランジスタのエミッタ電流をオン
オフする第２のスイッチ手段と、 を有することを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132592A JP2834929B2 (ja) | 1992-04-30 | 1992-04-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11132592A JP2834929B2 (ja) | 1992-04-30 | 1992-04-30 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05308228A JPH05308228A (ja) | 1993-11-19 |
| JP2834929B2 true JP2834929B2 (ja) | 1998-12-14 |
Family
ID=14558353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11132592A Expired - Fee Related JP2834929B2 (ja) | 1992-04-30 | 1992-04-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834929B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200501551A (en) | 2003-04-23 | 2005-01-01 | Rohm Co Ltd | Audio signal amplifier circuit and electronic apparatus having the same |
-
1992
- 1992-04-30 JP JP11132592A patent/JP2834929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05308228A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723111A (en) | Amplifier arrangement | |
| JP2877315B2 (ja) | 低周波増幅器のための集積可能なａｂ級出力段 | |
| JP2834929B2 (ja) | 増幅回路 | |
| US20030042982A1 (en) | Operational amplifier | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US4215318A (en) | Push-pull amplifier | |
| JP3537571B2 (ja) | オーディオ信号増幅回路 | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2001284969A (ja) | 電力増幅器 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH036022Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JPS6214725Y2 (ja) | ||
| JP3036925B2 (ja) | 差動増幅回路 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JPS6119549Y2 (ja) | ||
| JPH0522970Y2 (ja) | ||
| JPH079449Y2 (ja) | 増幅器 | |
| JPH024503Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091002 |
|
| LAPS | Cancellation because of no payment of annual fees |