JP2877315B2 - 低周波増幅器のための集積可能なａｂ級出力段 - Google Patents
低周波増幅器のための集積可能なａｂ級出力段Info
- Publication number
- JP2877315B2 JP2877315B2 JP63098035A JP9803588A JP2877315B2 JP 2877315 B2 JP2877315 B2 JP 2877315B2 JP 63098035 A JP63098035 A JP 63098035A JP 9803588 A JP9803588 A JP 9803588A JP 2877315 B2 JP2877315 B2 JP 2877315B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- terminal
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 この発明は、低周波数増幅器のための集積可能なAB級
出力段に関する。
出力段に関する。
AB級音声増幅器において、零入力状態で最終パワート
ランジスタを循環する電流は、最大放出可能電流より常
に、ほぼ大きさが３オーダ低い。この電流は、動作状態
が変わる際も、交叉歪（０を通過するときに現われる
歪）の増加が起こる、非常に低い値に減少させないため
に、または零状態における過度の電力消失を伴なう値に
増加しないように、十分に安定でなければならない。
ランジスタを循環する電流は、最大放出可能電流より常
に、ほぼ大きさが３オーダ低い。この電流は、動作状態
が変わる際も、交叉歪（０を通過するときに現われる
歪）の増加が起こる、非常に低い値に減少させないため
に、または零状態における過度の電力消失を伴なう値に
増加しないように、十分に安定でなければならない。
これらの段のもう１つの問題は、ドロップアウト（供
給電圧と最大ピークピーク出力電圧の差）をできるだけ
低く保つことにある。
給電圧と最大ピークピーク出力電圧の差）をできるだけ
低く保つことにある。
さらに、前記音声増幅器は十分な安定性を有さなけれ
ばならず、これは、もし出力増幅器段が負に帰還された
増幅器によって構成され、集積可能構成要素で簡単に補
償可能でなければ、面倒であろう。
ばならず、これは、もし出力増幅器段が負に帰還された
増幅器によって構成され、集積可能構成要素で簡単に補
償可能でなければ、面倒であろう。
普通は、示された型の出力段においては、バイアスま
たは零入力電流は、出力パワートランジスタのベースに
定電流を供給することによって設定される。各出力パワ
ートランジスタは、トランジスタとダイオードによって
形成される電流ミラー回路を含み、トランジスタのエミ
ッタ領域は実際の出力トランジスタのエミッタ領域より
20ないし30倍小さい寸法にされたダイオードを形成す
る。抵抗器は、普通ダイオードと直列で存在し、出力電
流が増すにつれ、電流ミラーの電流利得を増す。
たは零入力電流は、出力パワートランジスタのベースに
定電流を供給することによって設定される。各出力パワ
ートランジスタは、トランジスタとダイオードによって
形成される電流ミラー回路を含み、トランジスタのエミ
ッタ領域は実際の出力トランジスタのエミッタ領域より
20ないし30倍小さい寸法にされたダイオードを形成す
る。抵抗器は、普通ダイオードと直列で存在し、出力電
流が増すにつれ、電流ミラーの電流利得を増す。
出力パワートランジスタのコレクタ出力を伴なう、こ
の型の最終段が、第１図に概略的に図示されている。こ
の図面において、Q1は信号が与えられる入力トランジス
タを示し、Q2−Q4は、２つの電流ミラーを規定し、定電
流源I1とともに駆動段を形成するために対に接続された
駆動トランジスタである。Q7およびQ9は、より高い電流
ミラーを示し、一方、Q6およびQ10はより低い電流ミラ
ーを表わし、トランジスタQ6およびQ7は、エミッタで、
それぞれ負の供給電圧と正の供給電圧に、コレクタで互
いに、および段の出力Ｂに接続されている。直列にトラ
ンジスタQ10とQ9に接続され、出力ミラーのダイオード
を形成する、抵抗器R9とR10が、高電流の場合に出力利
得を増すために設けられている。
の型の最終段が、第１図に概略的に図示されている。こ
の図面において、Q1は信号が与えられる入力トランジス
タを示し、Q2−Q4は、２つの電流ミラーを規定し、定電
流源I1とともに駆動段を形成するために対に接続された
駆動トランジスタである。Q7およびQ9は、より高い電流
ミラーを示し、一方、Q6およびQ10はより低い電流ミラ
ーを表わし、トランジスタQ6およびQ7は、エミッタで、
それぞれ負の供給電圧と正の供給電圧に、コレクタで互
いに、および段の出力Ｂに接続されている。直列にトラ
ンジスタQ10とQ9に接続され、出力ミラーのダイオード
を形成する、抵抗器R9とR10が、高電流の場合に出力利
得を増すために設けられている。
この公知の回路において、ダイオード接続されたトラ
ンジスタQ2およびQ3のエミッタ領域を、実際の駆動トラ
ンジスタQ4とQ5のそれと等しいとみなし、ダイオードQ
10とQ9のエミッタ領域を、各出力トランジスタQ6とQ7の
領域の1/20に等しいとみなすと（ベース電流、トランジ
スタの初期電圧による電流ミラー回路の不正確さおよび
抵抗器R9とR10の電圧降下を無視して）、段IOUTの出力
電流は、電流I1のほぼ20倍に等しい。
ンジスタQ2およびQ3のエミッタ領域を、実際の駆動トラ
ンジスタQ4とQ5のそれと等しいとみなし、ダイオードQ
10とQ9のエミッタ領域を、各出力トランジスタQ6とQ7の
領域の1/20に等しいとみなすと（ベース電流、トランジ
スタの初期電圧による電流ミラー回路の不正確さおよび
抵抗器R9とR10の電圧降下を無視して）、段IOUTの出力
電流は、電流I1のほぼ20倍に等しい。
前記公知の出力増幅器段は、多数の不利益を被ってい
る。特に、段の電流利得は、一定でなく、低い出力電流
ではβ・20から出力電流ではβ２になり、そのため、抵
抗器R9とR10の降下は、もはや無視できず、特に最終段
のミラートランジスタの動作を無効にする。この事実
は、零入力点周囲の段の応答において非線形性を引き起
こす。
る。特に、段の電流利得は、一定でなく、低い出力電流
ではβ・20から出力電流ではβ２になり、そのため、抵
抗器R9とR10の降下は、もはや無視できず、特に最終段
のミラートランジスタの動作を無効にする。この事実
は、零入力点周囲の段の応答において非線形性を引き起
こす。
この段の非線形性のさらなる原因は、零入力状態で、
駆動トランジスタQ4とQ5を流れ、Q6とQ7間のスイッチン
グの間に、前記出力トランジスタのベースエミッタ接続
のキャパシタンスをかけなければならない、低い電流に
よる。このキャパシタンスは、また、出力トランジスタ
がスイッチオフする際に、そのベースエミッタ間の接続
が逆にバイアスされるために、放電するのが困難であ
る。
駆動トランジスタQ4とQ5を流れ、Q6とQ7間のスイッチン
グの間に、前記出力トランジスタのベースエミッタ接続
のキャパシタンスをかけなければならない、低い電流に
よる。このキャパシタンスは、また、出力トランジスタ
がスイッチオフする際に、そのベースエミッタ間の接続
が逆にバイアスされるために、放電するのが困難であ
る。
前記公知の段は、さらに、（出力トランジスタのベー
スエミッタ降下の２倍と、駆動トランジスタのエミッタ
コレクタ飽和電圧の２倍に等しい降下を伴なって）出力
最終段の減じられたダイナミックスを許容する。この回
路はさらに、高い開ループ利得を有しているが、１つの
閉ループ利得を有する、Q5、Q7によって、およびQ4、Q6
によって形成されるループのために、高い安定性を欠
く。
スエミッタ降下の２倍と、駆動トランジスタのエミッタ
コレクタ飽和電圧の２倍に等しい降下を伴なって）出力
最終段の減じられたダイナミックスを許容する。この回
路はさらに、高い開ループ利得を有しているが、１つの
閉ループ利得を有する、Q5、Q7によって、およびQ4、Q6
によって形成されるループのために、高い安定性を欠
く。
上記の問題を解決するために、様々な解決が認められ
るが、このような解決はこれらの問題を完全に同時に解
決することなく、それらのいくつかを解決するにすぎな
いか、あるいはさらなる回路上または動作上の不利益を
有する。
るが、このような解決はこれらの問題を完全に同時に解
決することなく、それらのいくつかを解決するにすぎな
いか、あるいはさらなる回路上または動作上の不利益を
有する。
したがって、この発明の狙いは、低周波数増幅器のた
めの集積可能AB級出力段を提供することであり、そこに
おいて段の出力零入力電流を制御することが可能であ
り、そのため前記段の動作状態が変化する際も、それは
ほぼ一定であり続ける。
めの集積可能AB級出力段を提供することであり、そこに
おいて段の出力零入力電流を制御することが可能であ
り、そのため前記段の動作状態が変化する際も、それは
ほぼ一定であり続ける。
この狙いの範囲内で、この発明の特定の目的は、出力
信号の高いダイナミクスを補償することができる出力段
を提供することである。
信号の高いダイナミクスを補償することができる出力段
を提供することである。
この発明のさらに別の目的は、高い安定性を有する出
力段を提供することである。
力段を提供することである。
特に、この発明の目的は、低い最終コストを得るため
に、簡単な回路構造を有し、小さな容積で容易に集積可
能な構成要素を用いる出力段を提供することである。
に、簡単な回路構造を有し、小さな容積で容易に集積可
能な構成要素を用いる出力段を提供することである。
この狙い、述べられた目的および以下で明らかになる
であろうその他のものは、前掲の請求の範囲に規定され
る、低周波数増幅器のための集積可能AB級出力段によっ
て達成される。
であろうその他のものは、前掲の請求の範囲に規定され
る、低周波数増幅器のための集積可能AB級出力段によっ
て達成される。
この発明の特徴と利点は、添付図面の非限定的例示と
してのみ図示された、好ましいが排他的でない実施例の
説明から明らかになるであろう。
してのみ図示された、好ましいが排他的でない実施例の
説明から明らかになるであろう。
第１図については、上記で説明されたことに言及がな
されているので、以下には説明されないであろう。
されているので、以下には説明されないであろう。
まず第２図に言及がなされ、そこにおいて、第１図で
図示された公知の解決と共通の要素は、同じ参照番号が
与えられた。詳細に言えば、この発明に係る出力段も、
入力トランジスタQ1、トランジスタQ2−Q5と電流源I1を
含む駆動段、および電力供給線VCCと−VCC間に接続され
る最終パワー出力トランジスタQ6とQ7を含む。この場合
はまた、出力トランジスタがそれらのエミッタで正およ
び負の電力源に接続され、それらのコレクタで、互いに
および（Ｂ点で示される）出力に接続されている。
図示された公知の解決と共通の要素は、同じ参照番号が
与えられた。詳細に言えば、この発明に係る出力段も、
入力トランジスタQ1、トランジスタQ2−Q5と電流源I1を
含む駆動段、および電力供給線VCCと−VCC間に接続され
る最終パワー出力トランジスタQ6とQ7を含む。この場合
はまた、出力トランジスタがそれらのエミッタで正およ
び負の電力源に接続され、それらのコレクタで、互いに
および（Ｂ点で示される）出力に接続されている。
第２図の回路において、出力トランジスタQ6とQ7のベ
ースおよびエミッタ間に、出力電流利得を増すために、
抵抗器R9とR10が挿入されたが、公知の回路の、ダイオ
ードQ9とQ10は除かれた。
ースおよびエミッタ間に、出力電流利得を増すために、
抵抗器R9とR10が挿入されたが、公知の回路の、ダイオ
ードQ9とQ10は除かれた。
この発明によれば、駆動回路は、出力トランジスタQ6
とQ7のベースエミッタ接合に、駆動トランジスタQ2−Q5
のベースエミッタ降下に比例する電圧を供給し、それに
よって出力電流を設定する目的を有する一連の抵抗要素
を含む。
とQ7のベースエミッタ接合に、駆動トランジスタQ2−Q5
のベースエミッタ降下に比例する電圧を供給し、それに
よって出力電流を設定する目的を有する一連の抵抗要素
を含む。
詳細に言えば、この発明によれば、第１の抵抗器R
2は、駆動トランジスタQ2とQ3のベース相互間に提供さ
れ、一方、第２の抵抗器R3は、トランジスタQ3のベース
と電流源I1の間に設けられている。第３の抵抗器R
11は、電流源I1とQ3のコレクタ、それゆえQ5のベースと
の間に設けられている。さらに、この発明によれば、抵
抗回路網は、駆動トランジスタQ4とQ5の間に直列して接
続されている。前記抵抗回路網は、抵抗器R5とR6の直列
接続によって形成される第１の分岐と、R7とR8によって
形成される第２の分岐を含む。図面ではＣで示される、
R5とR6間の中間点は、接地に接続され、一方、R7とR8と
の中間点は、出力Ｂに接続されている。
2は、駆動トランジスタQ2とQ3のベース相互間に提供さ
れ、一方、第２の抵抗器R3は、トランジスタQ3のベース
と電流源I1の間に設けられている。第３の抵抗器R
11は、電流源I1とQ3のコレクタ、それゆえQ5のベースと
の間に設けられている。さらに、この発明によれば、抵
抗回路網は、駆動トランジスタQ4とQ5の間に直列して接
続されている。前記抵抗回路網は、抵抗器R5とR6の直列
接続によって形成される第１の分岐と、R7とR8によって
形成される第２の分岐を含む。図面ではＣで示される、
R5とR6間の中間点は、接地に接続され、一方、R7とR8と
の中間点は、出力Ｂに接続されている。
抵抗器R11は電流I1の変動を吸収し、電流I1が変動し
た場合でも電圧V2を常に一定に維持するためのものであ
る。したがって、電流I1が常に一定であれば抵抗器R11
は実質的に機能しない。そこで、第２図に示された回路
の動作を容易に理解できるように、まず、電流I1が常に
一定の場合の動作を抵抗器R11が存在しないものと仮定
して説明する。
た場合でも電圧V2を常に一定に維持するためのものであ
る。したがって、電流I1が常に一定であれば抵抗器R11
は実質的に機能しない。そこで、第２図に示された回路
の動作を容易に理解できるように、まず、電流I1が常に
一定の場合の動作を抵抗器R11が存在しないものと仮定
して説明する。
ここではまた、次のようにも仮定する。
ICQ7＝ICQ6＝IOUT VBEQ6＝VBQE7＝Ｖ′BE ICQ3＝ICQ2＝I1 抵抗器R2、R3に流れる電流は無視する。
抵抗器R6、R8、R5、R7は次の関係を満たすように設定
される。
される。
ICQ5＝ICQ4＝I2＝I1 このように、電流I1が変動しない場合、電流I2が電流
I1に等しくなるように補償されている。
I1に等しくなるように補償されている。
また、次のように仮定する。
ベース電流は無視することができ、また、電流I1が変
動しないので有効に機能しない抵抗器R11は存在しない
という上記仮定の下では、抵抗器R11の電圧降下を考慮
する必要はない。
動しないので有効に機能しない抵抗器R11は存在しない
という上記仮定の下では、抵抗器R11の電圧降下を考慮
する必要はない。
R10＝R9＝RA;R6＝R5;R8＝R7とし、さらに、 RP＝（R6＋R5）//（R8＋R7） がトランジスタQ5およびQ4の間に配置された抵抗回路網
の全抵抗であるとする。
の全抵抗であるとする。
上記仮定の下では、次の関係が成立する。
これにより、次の結果が得られる。
したがって、駆動回路のトランジスタQ2−Q5のベース
エミッタ間電圧に比例する電圧が最終トランジスタQ6,Q
7のベースエミッタ間にも現われる。トランジスタQ2−Q
5およびトランジスタQ6,Q7のベースエミッタ間電圧の温
度に対する変化率は上述した（Ｉ）の関係があるため、
最終トランジスタQ6およびQ7は温度が変化しても出力電
流を一定に固定する。
エミッタ間電圧に比例する電圧が最終トランジスタQ6,Q
7のベースエミッタ間にも現われる。トランジスタQ2−Q
5およびトランジスタQ6,Q7のベースエミッタ間電圧の温
度に対する変化率は上述した（Ｉ）の関係があるため、
最終トランジスタQ6およびQ7は温度が変化しても出力電
流を一定に固定する。
他方、トランジスタQ4およびQ5に流れる電流I2が電流
I1と等しくない場合は、上記の関係は成立しない。特
に、電流I1が一定でない場合は、I1≠I2である。この場
合でも温度が変化しても出力電流を一定に保つのが望ま
しい。そのためには、最終トランジスタQ6およびQ7のベ
ースエミッタ間電圧、すなわちそこに並列に接続された
抵抗器R9およびR10にかかる電圧を適宜変える必要があ
り、ひいてはトランジスタQ4およびQ5に流れる電流I2を
適宜変える必要がある。
I1と等しくない場合は、上記の関係は成立しない。特
に、電流I1が一定でない場合は、I1≠I2である。この場
合でも温度が変化しても出力電流を一定に保つのが望ま
しい。そのためには、最終トランジスタQ6およびQ7のベ
ースエミッタ間電圧、すなわちそこに並列に接続された
抵抗器R9およびR10にかかる電圧を適宜変える必要があ
り、ひいてはトランジスタQ4およびQ5に流れる電流I2を
適宜変える必要がある。
しかしながら、この回路素子の値を適宜選択すること
によって、電流I1および温度変化に関係なく、上記仮定
のように出力電流IOUTを常に一定にすることができる。
によって、電流I1および温度変化に関係なく、上記仮定
のように出力電流IOUTを常に一定にすることができる。
特に、適宜寸法決めを行なった抵抗器R11を設けれ
ば、電流I1のいかなる変化によって引き起こされる問題
をも解決することができる。実際、電流I1が変化しても
出力電流が変化しないようにするためには、トランジス
タQ4およびQ5のベース相互間にかかる電圧V2を電流I1が
変化しても一定であるように、すなわち次の関係を満た
すようにすればよい。
ば、電流I1のいかなる変化によって引き起こされる問題
をも解決することができる。実際、電流I1が変化しても
出力電流が変化しないようにするためには、トランジス
タQ4およびQ5のベース相互間にかかる電圧V2を電流I1が
変化しても一定であるように、すなわち次の関係を満た
すようにすればよい。
抵抗器R11が電圧V4の変化を吸収するように寸法決め
されれば、すなわち、電流I1の変化による電圧V4の変化
が電流I1の変化による抵抗器R11の電圧降下の変化に等
しくなるようにすれば、上記関係式は満たされ、これに
より電圧V2が一定に保たれる。実際、次の関係が満たさ
れなければならない。
されれば、すなわち、電流I1の変化による電圧V4の変化
が電流I1の変化による抵抗器R11の電圧降下の変化に等
しくなるようにすれば、上記関係式は満たされ、これに
より電圧V2が一定に保たれる。実際、次の関係が満たさ
れなければならない。
また、一般にベースエミッタ間電圧VBE、コレクタ電
流I1およびトランジスタのしきい値電圧VTの間には次の
関係が成立することが知られている。
流I1およびトランジスタのしきい値電圧VTの間には次の
関係が成立することが知られている。
電流I1がわずかな割合で変化する場合はΔI1＜I1であ
るから、代数関数を級数展開し、１次の項のみを考慮す
ることによって、次の等式が得られる。
るから、代数関数を級数展開し、１次の項のみを考慮す
ることによって、次の等式が得られる。
これにより、次の式（II）が得られる。
このような手法により、電流I1が多少変化しても電圧
V2は変化せず、その結果、出力電流IOUTも変化しない。
V2は変化せず、その結果、出力電流IOUTも変化しない。
その代わりに、電流I2の温度に関する変化に逆らわず
に、出力電流を一定にするために（そのためには、I1≠
I2）、回路は以下に説明されるように寸法決めされなけ
ればならない。この主題に関して、以下の量が定義され
る。
に、出力電流を一定にするために（そのためには、I1≠
I2）、回路は以下に説明されるように寸法決めされなけ
ればならない。この主題に関して、以下の量が定義され
る。
トランジスタQ2とQ3のベースエミッタの間の降下の変化
によって引き起こされる、電圧V2の温度に対する変動で
ある。
によって引き起こされる、電圧V2の温度に対する変動で
ある。
温度変化につれてトランジスタQ4−Q6の電圧および電
流が変化しても出力電流が一定に保たれるような電圧V2
の温度に対する変動である。
流が変化しても出力電流が一定に保たれるような電圧V2
の温度に対する変動である。
特に、以下の関係が有効である。
および、 ここにおいて、出力電流を一定に保つ電圧V2の変動は
３つの項の和であり、その第１項はトランジスタQ4,Q5
のベースエミッタ降下の変動によるもので、第２項の出
力トランジスタQ6,Q7のベースエミッタ降下の変動によ
るもので、第３項は電流I2の変動によるトランジスタQ4
とQ5のベースエミッタ電圧の変動によるものである。
３つの項の和であり、その第１項はトランジスタQ4,Q5
のベースエミッタ降下の変動によるもので、第２項の出
力トランジスタQ6,Q7のベースエミッタ降下の変動によ
るもので、第３項は電流I2の変動によるトランジスタQ4
とQ5のベースエミッタ電圧の変動によるものである。
出力電流が一定であるとみなすと、等式（IV）の３つ
の項は、以下によって与えられる。
の項は、以下によって与えられる。
上記第３項は、ベースエミッタ間電圧VBE、コレクタ
電流I2およびトランジスタのしきい値電圧VTの間に成立
することが一般に知られている。電子装置の動作の温度
間隔において、電流I2の変動は、対数関数を級数的に展
開することによって、電流I2それ自体の絶対値より対さ
いので、上記式に式（Ｖ）を代入すると、以下のように
なる。
電流I2およびトランジスタのしきい値電圧VTの間に成立
することが一般に知られている。電子装置の動作の温度
間隔において、電流I2の変動は、対数関数を級数的に展
開することによって、電流I2それ自体の絶対値より対さ
いので、上記式に式（Ｖ）を代入すると、以下のように
なる。
温度が変化する際、出力電流を一定にするために、電
流の第１の部分による（トランジスタQ2とQ3）、Q4とQ5
のベース相互間の電圧V2の変動が、電流を一定に保つた
めに必要な前記電圧の変動に等しいとしよう。すなわ
ち、 それゆえ、等式（III）および（IV）を前の等式に代
入し、等式（Ｖ）−（VII）と組合わせると、結果とし
て以下のようになる。
流の第１の部分による（トランジスタQ2とQ3）、Q4とQ5
のベース相互間の電圧V2の変動が、電流を一定に保つた
めに必要な前記電圧の変動に等しいとしよう。すなわ
ち、 それゆえ、等式（III）および（IV）を前の等式に代
入し、等式（Ｖ）−（VII）と組合わせると、結果とし
て以下のようになる。
したがって、等式（VIII）を満足させるために、抵抗
器R2、R3、R5−R10の値を都合良く選ぶことによって、
温度が変化する際の、段の出力電流を一定に保つことが
可能である。
器R2、R3、R5−R10の値を都合良く選ぶことによって、
温度が変化する際の、段の出力電流を一定に保つことが
可能である。
トランジスタQ3とQ5、Q2とQ4のエミッタ領域の割合を
適当に選ぶことによって、源によって与えられる電流
と、駆動トランジスタQ4とQ5に流れる電流が等しいとい
う仮説がもはや真実でなくとも、等式（II）を同時に証
明し、それゆれその回路の正しい動作を許容することが
可能である。
適当に選ぶことによって、源によって与えられる電流
と、駆動トランジスタQ4とQ5に流れる電流が等しいとい
う仮説がもはや真実でなくとも、等式（II）を同時に証
明し、それゆれその回路の正しい動作を許容することが
可能である。
この発明によれば、用いられる抵抗器の絶対値とは大
いに依存していないが、それら相互間の割合にのみ依存
する、零入力またはバイアス電流制御のための回路が、
集積回路において簡単に実行可能であるということに注
目されるべきである。
いに依存していないが、それら相互間の割合にのみ依存
する、零入力またはバイアス電流制御のための回路が、
集積回路において簡単に実行可能であるということに注
目されるべきである。
図示された回路は、トランジスタQ6とQ7のコレクタエ
ミッタ飽和電圧によってのみ限定される、高い出力信号
ダイナミックスを有している。この高いダイナミックス
は、Ａ点と出力Ｂ間の利得により、それはほぼ以下に等
しい。
ミッタ飽和電圧によってのみ限定される、高い出力信号
ダイナミックスを有している。この高いダイナミックス
は、Ａ点と出力Ｂ間の利得により、それはほぼ以下に等
しい。
特に、前記利得は、飽和する第１のトランジスタが最
終出力トランジスタQ6とQ7であるような値を有さなけれ
ばならない。
終出力トランジスタQ6とQ7であるような値を有さなけれ
ばならない。
示された獲得可能利得の結果、この段は、入力と出力
間に単一の電圧利得を有する、第１図に図示されたもの
と同様の公知の回路によって得られるものよりずっと高
い、Q5、Q7とそれらの帰還抵抗器R8、R6によって、およ
びQ4、Q6と抵抗器R7、R5によって形成される段の位相と
利得余裕を持って動作することが可能である。このよう
な態様で、システムのより大きな安定性が得られ、も
し、音声増幅器に適用されれば、それは、普通、出力と
接地間に置かれたＲ−Ｃ電池の除去を許容する。
間に単一の電圧利得を有する、第１図に図示されたもの
と同様の公知の回路によって得られるものよりずっと高
い、Q5、Q7とそれらの帰還抵抗器R8、R6によって、およ
びQ4、Q6と抵抗器R7、R5によって形成される段の位相と
利得余裕を持って動作することが可能である。このよう
な態様で、システムのより大きな安定性が得られ、も
し、音声増幅器に適用されれば、それは、普通、出力と
接地間に置かれたＲ−Ｃ電池の除去を許容する。
第３図は、第２図の回路と異なる実施例を図示する。
より正確に言うと、第３図の回路は、第２図のものによ
って実質的に構成されているが、さらなる構成要素が提
供されている。特に、抵抗器R1がトランジスタQ2のベー
スと入力Ａ間に設けられ、抵抗器R4が入力Ａとトランジ
スタQ4のベース（それゆえQ2のコレクタ）間に配置さ
れ、ダイオード接続されたトランジスタQ8が、抵抗回路
網R5−R8に並列に挿入されている。
より正確に言うと、第３図の回路は、第２図のものによ
って実質的に構成されているが、さらなる構成要素が提
供されている。特に、抵抗器R1がトランジスタQ2のベー
スと入力Ａ間に設けられ、抵抗器R4が入力Ａとトランジ
スタQ4のベース（それゆえQ2のコレクタ）間に配置さ
れ、ダイオード接続されたトランジスタQ8が、抵抗回路
網R5−R8に並列に挿入されている。
詳細に言うと、抵抗器R1は、出力電流の決定におい
て、Q2の電流を、それゆえPNPトランジスタの電流利得
を説明するのに有用であるかもしれない。事実、R1の挿
入によって、電圧V2は前に計算されたものより大きく、
計算されたものより大きい電流I2は、そのように得ら
れ、それゆえ、Q6によって吸収され、抵抗器R9に与えら
れた電流から引かれるベース電流を補償する。
て、Q2の電流を、それゆえPNPトランジスタの電流利得
を説明するのに有用であるかもしれない。事実、R1の挿
入によって、電圧V2は前に計算されたものより大きく、
計算されたものより大きい電流I2は、そのように得ら
れ、それゆえ、Q6によって吸収され、抵抗器R9に与えら
れた電流から引かれるベース電流を補償する。
抵抗器R4の機能は、システムの対称を最適化すること
である。
である。
最後に、ダイオードQ8は駆動トランジスタQ5とQ4によ
って放出可能な最大電流、それゆえ出力トランジスタに
おけるベース電流を増す。
って放出可能な最大電流、それゆえ出力トランジスタに
おけるベース電流を増す。
事実、ダイオードトランジスタQ8なしでは、最大の放
出可能電流は、以下のようになるであろう。
出可能電流は、以下のようになるであろう。
（この動作段では非常に小さい降下を有する、抵抗器R8
とR7を流れる電流は無視する。） その代わり、Q8の挿入のため、以下の等式が有効であ
る。
とR7を流れる電流は無視する。） その代わり、Q8の挿入のため、以下の等式が有効であ
る。
実際、ダイオードQ8は、抵抗器R5またはR6を介して、
Q5またはQ4間の接地に向かうさらなる路を提供すること
ができる。
Q5またはQ4間の接地に向かうさらなる路を提供すること
ができる。
第４図において、この発明のさらなる実施例が図示さ
れている。そこにおいて、回路は第２図および第３図の
解決にある２重の電力源を用いる代わりに、単一の電力
源を用いる。
れている。そこにおいて、回路は第２図および第３図の
解決にある２重の電力源を用いる代わりに、単一の電力
源を用いる。
第４図の回路は、実質的に第２図のそれに対応する
が、より低い基準電圧線−VCCが接地に取って代わられ
ていること、抵抗器R5とR6間の中間点がもはや接地に接
続されておらず、（等しい値の２つの抵抗器が一端で前
記正の端子と他端で正の電力源VCCと接地間に挿入され
ているため）電圧VCC/2に設定される正の端子を有す
る、付属の演算増幅器10の出力に接続されており、電圧
フォロワとして接続されていることを除く。前記付属増
幅器10は、最終トランジスタQ6とQ7の最大ベース電流に
等しい最大電流を供給する（または吸収する）ことが可
能でなければならない（IQ5mAXとIQ4mAXにおいて以前に
計算され示された）。
が、より低い基準電圧線−VCCが接地に取って代わられ
ていること、抵抗器R5とR6間の中間点がもはや接地に接
続されておらず、（等しい値の２つの抵抗器が一端で前
記正の端子と他端で正の電力源VCCと接地間に挿入され
ているため）電圧VCC/2に設定される正の端子を有す
る、付属の演算増幅器10の出力に接続されており、電圧
フォロワとして接続されていることを除く。前記付属増
幅器10は、最終トランジスタQ6とQ7の最大ベース電流に
等しい最大電流を供給する（または吸収する）ことが可
能でなければならない（IQ5mAXとIQ4mAXにおいて以前に
計算され示された）。
前述の説明より明らかなように、この発明は企図され
た狙いと目的を完全に達成する。事実、前記増幅器の動
作状態にかかわらずおよび動作温度にかかわらず、出力
電流を一定に保つことができる、出力増幅器段が提供さ
れた。さらに、その回路は非常に簡単で（それは適切な
抵抗器の集積のみを要求する）、信頼でき（特に、説明
されたように、それは高い安定性を有する）、および２
重電力源の場合も、単一の電力源の場合も用いることが
できる。
た狙いと目的を完全に達成する。事実、前記増幅器の動
作状態にかかわらずおよび動作温度にかかわらず、出力
電流を一定に保つことができる、出力増幅器段が提供さ
れた。さらに、その回路は非常に簡単で（それは適切な
抵抗器の集積のみを要求する）、信頼でき（特に、説明
されたように、それは高い安定性を有する）、および２
重電力源の場合も、単一の電力源の場合も用いることが
できる。
このように考え出されたこの発明は、すべてこの発明
の概念の範囲内である、多数の修正と変化を認める。特
に、最初の近似で、源I1によって与えられる電流の変動
を補償するのに便利な、抵抗器R11が除かれてもよく、
もし低電流が得られれば、その回路は、集積化されても
また、第２のオーダの効果を補償するかまたは対称を改
善することができるさらなる構成要素なしでよいかもし
れないという事実が強調される。
の概念の範囲内である、多数の修正と変化を認める。特
に、最初の近似で、源I1によって与えられる電流の変動
を補償するのに便利な、抵抗器R11が除かれてもよく、
もし低電流が得られれば、その回路は、集積化されても
また、第２のオーダの効果を補償するかまたは対称を改
善することができるさらなる構成要素なしでよいかもし
れないという事実が強調される。
さらに、すべての詳細な点は他の技術的に均等なもの
と取って代わられてもよい。
と取って代わられてもよい。
第１図は公知の出力段の概略回路図である。 第２図はこの発明に係る出力段の概略回路図である。 第３図はこの発明に係る出力段の別の実施例を図示す
る。 第４図はこの発明に係る出力段のさらに別の実施例を図
示する。 図において、Q1ないしQ7はトランジスタ、R1ないしR8は
抵抗器、I1、I2は電流源である。
る。 第４図はこの発明に係る出力段のさらに別の実施例を図
示する。 図において、Q1ないしQ7はトランジスタ、R1ないしR8は
抵抗器、I1、I2は電流源である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/30
Claims (11)
- 【請求項１】第１および第２の電源線の間に接続された
AB級出力段であって、 この出力段の入力端子に接続されたベース端子、および
前記第２の電源線に接続されたエミッタ端子を有する入
力トランジスタと、 前記第１の電源線に接続された電流源と、 第１の駆動トランジスタと、 前記第１の駆動トランジスタのエミッタ端子に接続され
たエミッタ端子、ならびに相互に接続されかつ前記入力
トランジスタのコレクタ端子に接続されたコレクタ端子
およびベース端子を有する第２の駆動トランジスタと、 前記第１の駆動トランジスタのコレクタ端子に接続され
たベース端子を有する第３の駆動トランジスタと、 前記第２の駆動トランジスタのコレクタ端子に接続され
たベース端子を有する第４の駆動トランジスタと、 前記第１の電源線に接続されたエミッタ端子、この出力
段の出力端子に接続されたコレクタ端子、および前記第
３の駆動トランジスタのコレクタ端子に接続されたベー
ス端子を有する第１の出力トランジスタと、 前記第２の電源線に接続されたエミッタ端子、前記出力
端子に接続されたコレクタ端子、および前記第４の駆動
トランジスタのコレクタ端子に接続されたベース端子を
有する第２の出力トランジスタと、 前記第１の出力トランジスタのベース端子と前記第１の
電源線との間に接続された第１の抵抗器と、 前記第２の出力トランジスタのベース端子と前記第２の
電源線との間に接続された第２の抵抗器と、 前記電流源と前記第１の駆動トランジスタのベース端子
との間に接続された第３の抵抗器と、 前記第１の駆動トランジスタのベース端子と前記第２の
駆動トランジスタのベース端子との間に接続された第４
の抵抗器と、 前記電流源と前記第１の駆動トランジスタのコレクタ端
子との間に接続され、前記第１および第２の駆動トラン
ジスタに流れる前記電流源の電流の変動に基づく電圧の
変動を相殺するための第５の抵抗器と、 前記第３の駆動トランジスタのエミッタ端子と前記第４
の駆動トランジスタのエミッタ端子との間に接続された
抵抗回路網とを備え、前記抵抗回路網は、相互に並列に
接続された第１および第２の抵抗分岐を含み、前記第１
の抵抗分岐の中間端子は前記第１および第２の電源線の
中間の電圧が供給される第３の電源線に接続され、前記
第２の抵抗分岐の中間端子は前記出力端子に接続され
る、低周波増幅器のための集積可能なAB級出力段。 - 【請求項２】前記第１および第２の抵抗分岐の各々は、
互いに等しい抵抗値を有する２つの抵抗器を含む、請求
項１に記載の低周波増幅器のための集積可能なAB級出力
段。 - 【請求項３】前記入力トランジスタのコレクタ端子と前
記第２の駆動トランジスタのベース端子との間に接続さ
れた第６の抵抗器をさらに備える、請求項１または請求
項２に記載の低周波増幅器のための集積可能なAB級出力
段。 - 【請求項４】前記入力トランジスタのコレクタ端子と前
記第２の駆動トランジスタのコレクタ端子との間に接続
された第７の抵抗器をさらに備える、請求項１から請求
項３のいずれか１項に記載の低周波増幅器のための集積
可能なAB級出力段。 - 【請求項５】前記抵抗回路網と並列に接続された一方向
スイッチ素子をさらに備える、請求項１から請求項４の
いずれか１項に記載の低周波増幅器のための集積可能な
AB級出力段。 - 【請求項６】前記一方向スイッチ素子は、前記第３の駆
動トランジスタのエミッタ端子に接続されたアノード端
子と、前記第４の駆動トランジスタのエミッタ端子に接
続されたカソード端子とを有するダイオードである、請
求項５に記載の低周波増幅器のための集積可能なAB級出
力段。 - 【請求項７】前記一方向スイッチ素子は、相互に共通に
接続されかつ前記第３の駆動トランジスタのエミッタ端
子に接続されたコレクタ端子およびベース端子、ならび
に前記第４の駆動トランジスタのエミッタ端子に接続さ
れたエミッタ端子を有するトランジスタである、請求項
５に記載の低周波増幅器のための集積可能なAB級出力
段。 - 【請求項８】前記第１の電源線には正の電源電圧が供給
され、前記第２の電源線には負の電源電圧が供給され、
前記第３の電源線は接地される、請求項１から請求項７
のいずれか１項に記載の低周波増幅器のための集積可能
なAB級出力段。 - 【請求項９】前記第１および第２の電源線の一方には正
の電源電圧が供給され、当該他方の電源線は接地され、
前記第３の電源線には前記正の電源電圧の半分に等しい
電圧が供給される、請求項１から請求項７のいずれか１
項に記載の低周波増幅器のための集積可能なAB級出力
段。 - 【請求項１０】前記第１および第２の電源線の間に相互
に直列に接続され、かつ互いに等しい抵抗値を有する第
８および第９の抵抗器と、 前記第８および第９の抵抗器の相互接続点に接続された
非反転入力端子、ならびに相互に接続されかつ前記第１
の抵抗分岐の前記中間端子に接続された反転入力端子お
よび出力端子を有するボルテージフォロアの演算増幅回
路とをさらに備える、請求項９に記載の低周波増幅器の
ための集積可能なAB級出力段。 - 【請求項１１】前記第１の抵抗分岐は、相互に直列に接
続された第６および第７の抵抗器を含み、前記第６の抵
抗器の抵抗値は前記第７の抵抗器の抵抗値に等しく、 前記第２の抵抗分岐は、相互に直列に接続された第８お
よび第９の抵抗器を含み、前記第８の抵抗器の抵抗値は
前記第９の抵抗器の抵抗値に等しく、 前記第３および第４の抵抗器の比は次の式に従って与え
られ、 ここで、R3は前記第３の抵抗器の抵抗値であり、R2は前
記第４の抵抗器の抵抗値であり、RPは前記第６から第９
の抵抗器の合成抵抗値であり、RAは前記第１の抵抗器の
抵抗値に等しくかつ前記第２の抵抗器の抵抗値に等し
く、VTはトランジスタのしきい値であり、I2は前記第３
の駆動トランジスタのコレクタ電流でありかつ前記第４
の駆動トランジスタのコレクタ電流である、請求項１に
記載の低周波増幅器のための集積可能なAB級出力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20196A/87 | 1987-04-21 | ||
| IT8720196A IT1215435B (it) | 1987-04-21 | 1987-04-21 | Stadio di uscita per amplificatore a bassa frequenza in classe ab, integrabile, con controllo della corrente a riposo. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283308A JPS63283308A (ja) | 1988-11-21 |
| JP2877315B2 true JP2877315B2 (ja) | 1999-03-31 |
Family
ID=11164629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63098035A Expired - Fee Related JP2877315B2 (ja) | 1987-04-21 | 1988-04-20 | 低周波増幅器のための集積可能なａｂ級出力段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4814723A (ja) |
| EP (1) | EP0287914B1 (ja) |
| JP (1) | JP2877315B2 (ja) |
| DE (1) | DE3881265T2 (ja) |
| IT (1) | IT1215435B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864249A (en) * | 1988-02-29 | 1989-09-05 | Reiffin Martin G | Nonslewing amplifier |
| US4935704A (en) * | 1989-03-27 | 1990-06-19 | Elantec | Low distortion linear amplifier with high-level output |
| WO1994006206A1 (en) * | 1992-08-27 | 1994-03-17 | Motorola Inc. | Push pull buffer with noise cancelling symmetry |
| US5786731A (en) * | 1996-03-29 | 1998-07-28 | National Semiconductor Corporation | Class AB complementary transistor output stage having large output swing and large output drive |
| US5736902A (en) * | 1996-07-19 | 1998-04-07 | Maxim Integrated Products, Inc. | High-gain common-emitter output stage |
| US5907262A (en) * | 1996-11-18 | 1999-05-25 | Maxim Integrated Products, Inc. | Folded-cascode amplifier stage |
| US6078220A (en) * | 1997-11-12 | 2000-06-20 | National Semiconductor Corporation | Complementary class AB current amplifier |
| US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
| EP1162736A2 (en) * | 2000-06-05 | 2001-12-12 | Teac Corporation | Single-ended push-pull amplifier circuit |
| US7839994B1 (en) | 2005-03-01 | 2010-11-23 | Marvell International Ltd. | Class A-B line driver for gigabit Ethernet |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1346069A (en) * | 1971-01-27 | 1974-02-06 | Rank Organisation Ltd | Electronic circuit arrangement |
| JPS5172260A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
| JPS537160A (en) * | 1976-07-09 | 1978-01-23 | Hitachi Ltd | Amplifier |
| JPS6023531B2 (ja) * | 1978-04-27 | 1985-06-07 | パイオニア株式会社 | 低周波増幅器 |
| US4176323A (en) * | 1978-06-21 | 1979-11-27 | Harman International Industries, Inc. | Transistorized power amplifier |
| JPS55130209A (en) * | 1979-03-30 | 1980-10-08 | Trio Kenwood Corp | B-class amplifying circuit |
| JPS6049368B2 (ja) * | 1979-04-16 | 1985-11-01 | 株式会社ケンウッド | プッシュプル増幅回路 |
| JPS57164605A (en) * | 1981-04-03 | 1982-10-09 | Nippon Gakki Seizo Kk | Amplifier |
| US4471323A (en) * | 1981-11-19 | 1984-09-11 | Trilling Ted R | Protection circuits for complementary direct-coupled amplifiers |
-
1987
- 1987-04-21 IT IT8720196A patent/IT1215435B/it active
-
1988
- 1988-04-11 DE DE8888105704T patent/DE3881265T2/de not_active Expired - Fee Related
- 1988-04-11 EP EP88105704A patent/EP0287914B1/en not_active Expired - Lifetime
- 1988-04-12 US US07/180,742 patent/US4814723A/en not_active Expired - Lifetime
- 1988-04-20 JP JP63098035A patent/JP2877315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0287914B1 (en) | 1993-05-26 |
| JPS63283308A (ja) | 1988-11-21 |
| DE3881265T2 (de) | 1993-09-02 |
| DE3881265D1 (de) | 1993-07-01 |
| EP0287914A3 (en) | 1989-06-07 |
| IT8720196A0 (it) | 1987-04-21 |
| US4814723A (en) | 1989-03-21 |
| IT1215435B (it) | 1990-02-14 |
| EP0287914A2 (en) | 1988-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| JP2877315B2 (ja) | 低周波増幅器のための集積可能なａｂ級出力段 | |
| US5491437A (en) | Amplifier circuit and method | |
| US4723111A (en) | Amplifier arrangement | |
| US4922208A (en) | Output stage for an operational amplifier | |
| US4605892A (en) | Current-source arrangement | |
| CA1090433A (en) | Audio-frequency power amplifiers | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| EP0155717B1 (en) | Push-pull amplifier | |
| EP0715405B1 (en) | Amplifier circuit and method | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| JPH0580164B2 (ja) | ||
| GB1564364A (en) | Circuit comprising a class ab amplifier | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP2834929B2 (ja) | 増幅回路 | |
| US6137364A (en) | Low voltage drop integrated analog amplifier without external compensation network | |
| US5313171A (en) | High speed, low distortion amplifier design and method | |
| US4027269A (en) | Audio line driver amplifier | |
| JPS6119549Y2 (ja) | ||
| KR840001335Y1 (ko) | 증폭회로 | |
| JPS6040729B2 (ja) | 電力増幅器 | |
| JPH036022Y2 (ja) | ||
| JPH024503Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| GB2061653A (en) | Linearising amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |