JPS63283308A

JPS63283308A - 低周波増幅器のための集積可能なａｂ級出力段

Info

Publication number: JPS63283308A
Application number: JP63098035A
Authority: JP
Inventors: エドアルド・ボッチ
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1987-04-21
Filing date: 1988-04-20
Publication date: 1988-11-21
Anticipated expiration: 2014-03-31
Also published as: IT1215435B; EP0287914B1; EP0287914A3; IT8720196A0; US4814723A; JP2877315B2; DE3881265T2; EP0287914A2; DE3881265D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、低周波数増幅器のための集積可能ＡＢ級比
出力に関する。

ＡＢ級音声増幅器において、零入力状態で最終パワート
ランジスタを循環する電流は、最大放出可能電流より常
に、はぼ大きさが３オーダ低い。

この電流は、動作状態が変わる際も、交叉歪（０を通過
するときに現われる歪）の増加が起こる、非常に低い値
に減少させないために、または零状態における過度の電
力消失を伴なう値に増加しないように、十分に安定でな
ければならない。

これらの段のもう１つの問題は、ドロップアウト（供給
電圧と最大ピークピーク出力電圧の差）をできるだけ低
く保つことにある。

さらに、前記音声増幅器は十分な安定性を有さなければ
ならず、これは、もし出力増幅器段が負に帰還された増
幅器によって構成され、集積可能構成要素で簡単に補償
可能でなければ、面倒であろう。

普通は、示された型の出力段においては、バイアスまた
は零入力電流は、出力パワートランジスタのベースに定
電流を供給することによって設定される。各出力パワー
トランジスタは、トランジスタとダイオードによって形
成される電流ミラー回路を含み、トランジスタのエミッ
タ領域は実際の出力トランジスタのエミッタ領域より２
０ないし３０倍小さい寸法にされたダイオードを形成す
る。抵抗器は、普通ダイオードと直列で存在し、出力電
流が増すにつれ、電流ミラーの電流利得を増す。

出力パワートランジスタのコレクタ出力を伴なう、この
型の最終段が、第１図に概略的に図示されている。この
図面において、Ｑ、は信号が与えられる入力トランジス
タを示し、Ｑ２　　Ｑ４は、２つの電流ミラーを規定し
、定電流源ｌ、とともに駆動段を形成するために対に接
続された駆動トランジスタである。Ｑ、およびＱ９は、
より高い電流ミラーを示し、一方、Ｑ６およびＱｌｏは
より低い電流ミラーを表わし、トランジスタＱ６および
Ｑ７は、エミッタで、それぞれ負の供給電圧と正の供給
電圧に、コレクタで互いに、および段の出力Ｂに接続さ
れている。直列にトランジスタＱ＋ｏとＱ９に接続され
、出力ミラーのダイオードを形成する、抵抗器Ｒ９とＲ
５゜が、高電流の場合に出力利得を増すために設けられ
ている。

この公知の回路において、ダイオード接続されたトラン
ジスタＱ２およびＱ、のエミッタ領域を、実際の駆動ト
ランジスタＱ４とＱｓのそれと等しいとみなし、ダイオ
ードＱ、。とＱ９のエミッタ領域を、各出力トランジス
タＱ６とＱ７の領域の１／２０に等しいとみなすと（ペ
ース電流、トランジスタの初期電圧による電流ミラー回
路の不正確さおよび抵抗器Ｒ９とＲ７゜の電圧降下を無
視して）、段ｌ。ＬＩＴの出力電流は、電流ｌ、のほぼ
２０倍に等しい。

前記公知の出力増幅器段は、多数の不利益を被っている
。特に、段の電流利得は、一定でなく、低い出力電流で
はβ・２０から出力電流ではβ２になり、そのため、抵
抗器Ｒ９とＲ４゜の降下は、もはや無視できず、特に最
終段のミラートランジスタの動作を無効にする。この事
実は、零入力点周囲の段の応答において非線形性を引き
起こす。

この段の非線形性のさらなる原因は、零入力状態で、駆
動トランジスタＱ４とＱ、を流れ、Ｑ６と０７間のスイ
ッチングの間に、前記出力トランジスタのペースエミッ
タ接続のキャパシタンスをかけなければならない、低い
電流による。このキャパシタンスは、また、出力トラン
ジスタがスイッチオフする際に、そのペースエミッタ間
の接続が逆にバイアスされるために、放電するのが困難
である。

前記公知の段は、さらに、（出力トランジスタのペース
エミッタ降下の２倍と、駆動トランジスタのエミッタコ
レクタ飽和電圧の２倍に等しい降下を伴なって）出力最
終段の減じられたダイナミックスを許容する。この回路
はさらに、高い開ループ利得を有しているが、１つの閉
ループ利得を有する、Ｑｌ、Ｑ７によって、およびＱ２
、Ｑ６によって形成されるループのために、高い安定性
を欠く。

上記の問題を解決するために、様々な解決が認められる
が、このような解決はこれらの問題を完全に同時に解決
することなく、それらのいくつかを解決するにすぎない
か、あるいはさらなる回路上または動作上の不利益を有
する。

したがって、この発明の狙いは、低周波数増幅器のため
の集積可能ＡＢ級比出力を提供することであり、そこに
おいて段の出力零入力電流を制御することが可能であり
、そのため前記段の動作状態が変化する際も、それはほ
ぼ一定であり続ける。

この狙いの範囲内で、この発明の特定の目的は、出力信
号の高いダイナミクスを補償することができる出力段を
提供することである。

この発明のさらに別の目的は、高い安定性を有する出力
段を提供することである。

特に、この発明の目的は、低い最終コストを得るために
、簡単な回路構造を有し、小さな容積で容易に集積可能
な構成要素を用いる出力段を提供することである。

この狙い、述べられた目的および以下で明らかになるで
あろうその他のものは、前掲の請求の範囲に規定される
、低周波数増幅器のための集積可能ＡＢ級比出力によっ
て達成され灸。

この発明の特徴と利点は、添付図面の非限定的例示とし
てのみ図示された、好ましいが排他的でない実施例の説
明から明らかになるであろう。

第１図については、上記で説明されたことに言及がなさ
れているので、以下には説明されないであろう。

まず第２図に言及がなされ、そこにおいて、第１図で図
示された公知の解決と共通の要素は、同じ参照番号が与
えられた。詳細に言えば、この発明に係る出力段も、入
力トランジスタＱ７、トランジスタＱ２−Ｑｓと電流源
Ｉ、を含む駆動段、および電力供給線ＶＣＣと−ＶＣＣ
間に接続されるｉＲパワー出力トランジスタＱ６とＱｔ
を含む。

この場合はまた、出力トランジスタがそれらのエミッタ
で正および負の電力源に接続され、それらのコレクタで
、互いにおよび（Ｂ点で示される）出力に接続されてい
る。

第２図の回路において、出力トランジスタＱ。

とＱ７のペースおよびエミッタ間に、出力電流利得を増
すために、抵抗器Ｒ９とＲ７゜が挿入されたが、公知の
回路の、ダイオードＱ８とＱ、。は除かれた。

この発明によれば、駆動回路は、出力トランジスタＱＢ
とＱ７のペースエミッタ接合に、駆動トランジスタＱ２
　　Ｑｓのペースエミッタ降下に比例する電圧を供給し
、それによって出力電流を設定する目的を有する一連の
抵抗要素を含む。

詳細に言えば、この発明によれば、第１の抵抗器Ｒ２は
、駆動トランジスタＱ２とＱ、のベース相互間に提供さ
れ、一方、第２の抵抗器Ｒ８は、トランジスタＱ、のベ
ースと電流源１１の間に設けられている。第３の抵抗器
Ｒ１，は、電流源ｌ、とＱ、のコレクタ、それゆえＱ５
のベースとの間に設けられている。さらに、この発明に
よれば、抵抗回路網は、駆動トランジスタＱ４とＱ５の
間に直列して接続されている。前記抵抗回路網は、抵抗
器ＲｓとＲ６の直列接続によって形成される第１の分岐
と、Ｒ７とＲ８によって形成される第２の分岐を含む。

図面ではＣで示される、Ｒ５とＲ６間の中間点は、接地
に接続され、一方、Ｒ７とＲ８との中間点は、出力Ｂに
接続されている。

第２図に図示されるこの発明に係る回路の動作の理解の
ために、最初の近似として有効な、以下の仮説がまずな
される。

Ｉ　　ＣＱ　　フ　＝ＩＣＱ６−１ＯＵＴＶＢＥＱｌｉ
＝Ｖ［１ＥＱ７″Ｖ′ＢＥＩＣＱ　３−ＩＣＱ　２−Ｉ
＋（抵抗器Ｒ２、Ｒ１に流れる電流は無視する）抵抗器Ｒ
６、ＲＢ　、Ｒｓ　、Ｒフは、以下のような関係が有効
であるようになっている。

１（ｏ　５　＝ＩｃＱ　４−１２−Ｉ＋（以下に、たと
え電流■１が変化しても、すなわち、電流１２と電流ｌ
、が等しいことがもはや補償されないとき、どのように
して以下の結論を有効にすることができるかが示される
であろう。）ｖ、　Ｅ　Ｑ　２−ｖａ　Ｅ　Ｑ　ａ　−
ｖａ　Ｅ　Ｑ　４−ｖ已ＥＱ　ｓ　”Ｖａ　ＥＶｓｌｌｌｌｖｃ−１１０ｖベース電流は無視でき、さしあたり、抵抗器Ｒ１１の電
圧降下もそうである。

Ｒ１゜−Ｒ９”ＲＡ　　；　Ｒ６””Ｓ　　；　Ｒ８−
Ｒ？および、Ｒ，−（Ｒ６＋Ｒｓ　　）／／　　（Ｒｅ　　＋Ｒ）　
）が、トランジスタＱ５と０４間に置かれた抵抗回路網
の全抵抗であるとする。

これらの仮説をとると、以下の関係が有効である。

Ｖ２−Ｖ４−ＶＢ　Ｅ　Ｑ　２　＋Ｖ［ｌ　Ｅ　Ｑ　３
　＋Ｖ＋　−＝Ｖａ　Ｅ　Ｑ　２　＋Ｖａ　Ｅ　ｏ　ａ
　＋　（Ｖａ　Ｅ　Ｑ　２　＋Ｖａしたがって、駆動回
路のトランジスタのペースエミッタ降下に比例する電圧
が、最終トランジスタＱ６とＱ７のペースエミッタ接合
に現われ、それによって温度も一定である出力電流を定
める。

なぜなら、関係（１）が有効であるとされたからである
。

もし、トランジスタＱ４とＱｓに循環する電流Ｉ２が、
電流源Ｉ、によって設定される電流ともはや等しくなけ
れば、上記のことは真実ではない。

特に、電流源ｌ、によって設定される電流が一定でない
か、または温度が変化する際に、出力電流を一定に保つ
ことが望ましければ、■、≠１２である。この最後の場
合は、事実、最終トランジスタのペースエミッタ降下、
それゆえ、そこに平行に接続される抵抗器にかかる電圧
、すなわち、トランジスタＱ４とＱ、を流れる電流Ｉ２
を都合よ（変えることが必要である。

しかしながら、電流の構成要素の値を適切に選択して、
出力電流は、源Ｉ、の電流および温度変化にもかかわら
ず、最初の近似のように、相変わらず一定に保持されて
もよい。

特に、抵抗器Ｒ４の適切な寸法法めは、電流源によって
設定される電流！、のいかなる変化によっても引き起こ
される問題を解くことができる。

事実、出力電流が１．の変化によって変わらないように
するためには、トランジスタＱ４とＱ５のベース相互間
に存在する電圧Ｖ２を、■、が変わっても一定であるよ
うにすること、すなわち、以下の関係を負わせるように
することで十分である。

もしＲ７，が最初の近似において、電圧Ｖ４の変化を吸
収するように寸法決めされれば、すなわち、電流、の変
化が、抵抗器Ｒ７，を横切って存在する電圧変化に等し
い、電圧ｖ４における変化を引き起こせば、この等式は
補償され、このようにして電圧ｖ２を一定に保つ。実際
に、以下の関は有効でなければならない。

なので、そのため関係ΔＩ、＜１．が有効であり、対数
関数を級数で展開し、第１のオーダの項のみ考慮するこ
とによって、以下の等式が得られる。

このような態様で、■、の名ばかりの値の近傍では、電
圧Ｖ２、それゆえ出力電流は変化しない。

その代わりに、電流Ｉ２の温度に関する変化に逆られず
に、出力電流を一定にするために（そのためには、■、
≠Ｉ２）、回路は以下に説明されるように寸法決めされ
なければならない。この主題に関して、以下の量が定義
される。

は、トランジスタＱ２とＱ３のペースとエミッタの間の
降下の変化によって引き起こされる、電圧ｖ２の温度に
対する変動である。

は、同じ電圧の温度に対する変動であって、これに対し
て出力電流は、温度が変化する際に、トランジスタＱ４
　　Ｑｓの電圧および電流変化にもかかわらず一定に保
たれる。

特に、以下の関係が有効である。

ここにおいて、出力電流を一定に保つ、電圧ｖ２の変動
は、３つの項の和であり、その第１の項はトランジスタ
Ｑ４　、Ｑｓのペースエミッタ降下の変動により、第２
の項は、出力トランジスタＱＢ、Ｑ、のベースエミッタ
降下の変動により、最後の項は、トランジスタＱ、とＱ
５のペースエミッタ電圧の変動、電流Ｉ２の変動による
。

出力電流が一定であるとみなすと、等式（ＩＶ）の３つ
の項は、以下によって与えられる。

電子装置の動作の温度間隔において、電流１２の変動は
、対数関数を級数的に展開することによって、電流Ｉ２
それ自体の絶対値より小さいので、それは結果として以
下のようになる。

温度が変化する際、出力電流を一定にするために、電流
の第１の部分による（トランジスタＱ２とＱ＝）、Ｑ４
とＱ５のベース相互間の電圧Ｖ２の変動が、電流を一定
に保つために必要な前記型それゆえ、等式（ｍ）および
（ＩＶ）を前の等式に代入し、等式（Ｖ）−（■）と組
合わせると、したがって、等式（■）を満足させるため
に、抵抗器Ｒ２、Ｒ，、Ｒ，−Ｒ，。の値を都合良く選
ぶことによって、温度が変化する際の、段の出力電流を
一定に保つことが可能である。

トランジスタＱ、とＱｓ−ＱｚとＱ、のエミッタ領域の
割合を適当に選ぶことによって、源によって与えられる
電流と、駆動トランジスタＱ４とＱ５に流れる電流が等
しいという仮説がもはや真実でなくとも、等式（ＩＩ）
を同時に証明し、それゆえその回路の正しい動作を許容
することが可能である。

この発明によれば、用いられる抵抗器の絶対値とは大い
に依存していないが、それら相互間の割合にのみ依存す
る、零入力またはバイアス電流制御のための回路が、集
積回路において簡単に実行可能であるということに注目
されるべきである。

図示された回路は、トランジスタＱ６とＱ７のコレクタ
エミッタ飽和電圧によってのみ限定される、高い出力信
号ダイナミックスを有している。

この高いダイナミックスは、Ａ点と出力８間の利得によ
り、それはほぼ以下に等しい。

特に、前記利得は、飽和する第１のトランジスタが最終
出力トランジスタＱ６とＱ７であるような値を有さなけ
ればならない。

示された獲得可能利得の結果、この段は、入力と出力間
に単一の電圧利得を有する、第１図に図示されたものと
同様の公知の回路によって得られるものよりずっと高い
、Ｑ５、Ｑ７とそれらの帰還抵抗器Ｒ８、Ｒ，によって
、およびＱ４　、Ｑｓと抵抗器Ｒ，、Ｒ，によって形成
される段の位相と利得余裕を持って動作することが可能
である。

このような態様で、システムのより大きな安定性が得ら
れ、もし、音声増幅器に適用されれば、それは、普通、
出力と接地間に置かれたＲ−Ｃ電池の除去を許容する。

第３図は、第２図の回路と異なる実施例を図示する。よ
り正確に言うと、第３図の回路は、第２図のものによっ
て実質的に構成されているが、さらなる構成要素が提供
されている。特に、抵抗器Ｒ５がトランジスタＱ２のベ
ースと入力Ａ間に設けられ、抵抗器Ｒ４が入力Ａとトラ
ンジスタＱ４のベース（それゆえＱ２のコレクタ）間に
配置され、ダイオード接続されたトランジスタＱ８が、
抵抗凹路網Ｒ，−Ｒ８に並列に挿入されている。

詳細に言うと、抵抗器Ｒ４は、出力電流の決定において
、Ｑ２の電流を、それゆえＰＮＰ　）ランジスタの電流
利得を説明するのに有用であるがもじれない。事実、Ｒ
５の挿入によって、電圧ｖ２は前に計算されたものより
大きく、計算されたものより大きい電流Ｉ２は、そのよ
うに得られ、それゆえ、Ｑ６によって吸収され、抵抗器
Ｒ９に与えられた電流から引かれるベース電流を補償す
る。

抵抗器Ｒ２の機能は、システムの対称を最適化すること
である。

最後に、ダイオードＱ８は駆動トランジスタＱ５とＱ４
によって放出可能な最大電流、それゆえ出力トランジス
タにおけるベース電流を増す。

事実、ダイオードトランジスタＱ８なしでは、最大の放
出可能電流は、以下のようになるであろう。

Ｉ″５（この動作段では非常に小さい降下を有する、抵抗器Ｒ
８とＲ２を流れる電流は無視する。）その代わり、Ｑｓ
の挿入のため、以下の等式が有効である。

Ｘ’ｑｓ想２　Ｘｏ５，４Ａｘ＋　ｖ（：（””ＢＥＱ
７−ｖσｇｓ、　ｓａｔ　ｌ　ｖＢＥ０８ｆ’Ｑ４睨、
Ｘ。−、＊　ｖＣＣ−ＶＢＥＱ６−　ＶＣｔＱ４．　ｓ
ａｔ　−ｖＢＥＱ８貼実際、ダイオードＱ８は、抵抗器Ｒ５またはＲ６を介し
て、Ｑｓまたは０４間の接地に向がうさらなる路を提供
することができる。

第４図において、この発明のさらなる実施例が図示され
ている。そこにお−いて、回路は第２図および第３図の
解決にある２重の電力源を用いる代わりに、単一の電力
源を用いる。

第４図の回路は、実質的に第２図のそれに対応するが、
より低い基準電圧線−■。０が接地に取って代わられて
いること、抵抗器Ｒ５とＲ６間の中間点がもはや接地に
接続されておらず、（等しい値の２つの抵抗器が一端で
前記圧の端子と他端で正の電力’ｔｊ、　Ｖ　ｃｃと接
地間に挿入されているため）電圧Ｖｃ　ｃ　／　２に設
定される正の端子を有する、付属の演算増幅器１ｏの出
力に接続されており、電圧フォロワとして接続されてい
ることを除く。前記付属増幅器１ｏは、最終トランジス
タＱ６とＱ、の最大ベース電流に等しい最大電流を供給
する（または吸収する）ことが可能でなければならない
（ＩｑｓｍＡＸとＩＱ４ｍＡＸにおいて以前に計算され
示された）。

前述の説明より明らかなように、この発明は企図された
狙いと目的を完全に達成する。事実、前記増幅器の動作
状態にかかわらずおよび動作温度にかかわらず、出力電
流を一定に保つことができる、出力増幅器段が提供され
た。さらに、その回路は非常に簡単で（それは適切な抵
抗器の集積のみを要求する）、信頼でき（特に、説明さ
れたように、それは高い安定性を有する）、および２ｆ
ｆｌ電力源の場合も、単一の電力源の場合も用いること
ができる。

このように考え出されたこの発明は、すべてこの発明の
概念の範囲内である、多数の修正と変化を認める。特に
、最初の近似で、源ｌ、によって与えられる電流の変動
を補償するのに便利な、抵抗器Ｒ４，が除かれてもよく
、もし低電流が得られれば、その回路は、集積化されて
もまた、第２のオーダの効果を補償するかまたは対称を
改善することができるさらなる構成要素なしでよいかも
しれないという事実が強調される。

さらに、すべての詳細な点は他の技術的に均等なものと
取って代わられてもよい。

【図面の簡単な説明】

第１図は公知の出力段の概略回路図である。第２図はこの発明に係る出力段の概略回路図である。第３図はこの発明に係る出力段の別の実施例を図示する
。第４図はこの発明に係る出力段のさらに別の実施例を図
示する。図において、Ｑ、ないしＱ７はトランジスタ、Ｒ７ない
しＲ８は抵抗器、Ｉ、、Ｉ２は電流源である。特許出願人　工ツセ壷ジ・エツセ・トムソン・ミクロエ
レクトロニクスφエッセ・ピ・ア

Claims

【特許請求の範囲】

（１）入力トランジスタ（Ｑ＿１）と、電流源（Ｉ＿１
）、相互に直列に接続され、それぞれが前記駆動電流源
（Ｉ＿１）と前記入力トランジスタ（Ｑ＿１）に接続さ
れる対向する端子を有する、第１および第２の駆動トラ
ンジスタ（Ｑ＿３、Ｑ＿２）、相互に直列に接続され、
前記対向する端子の各々に接続される各ベース端子を有
し、第１および第２の駆動出力端子を規定する、第３お
よび第４の駆動トランジスタ（Ｑ＿５、Ｑ＿４）を含む
駆動回路と、対の基準電圧線（Ｖ＿ｃ＿ｃ、−Ｖ＿ｃ＿
ｃ）間に直列に接続され、段出力端子を規定する中間の
共通点（Ｂ）を有する、第１および第２の出力トランジ
スタ（Ｑ＿６、Ｑ＿７）とを含む、低周波数増幅器のた
めの集積可能ＡＢ級出力段であって、前記駆動回路が、
前記電流源（Ｉ＿１）と前記第１の駆動トランジスタ（
Ｑ＿３）のベース端子間に接続される第１の抵抗器（Ｒ
＿３）、前記第１および前記第２の駆動トランジスタ（
Ｑ＿２、Ｑ＿３）のベース端子相互間に接続される第２
の抵抗器（Ｒ＿２）、および前記第３および前記第４の
駆動トランジスタ（Ｑ＿５、Ｑ＿４）間に直列に接続さ
れる抵抗回路網（Ｒ＿５−Ｒ＿８）を含み、前記抵抗回
路網が相互に並列に接続される少なくとも２つの抵抗分
岐を含み、各分岐は中間端子を規定し、第１の分岐（Ｒ
＿５、Ｒ＿６）の中間端子（Ｃ）は、前記対の基準電圧
線（Ｖ＿ｃ＿ｃ、−Ｖ＿ｃ＿ｃ）の中間のさらなる基準
電圧線に接続され、第２の分岐の中間端子が前記段出力
端子（Ｂ）に接続されていることを特徴とする、低周波
数増幅器のための集積可能ＡＢ級出力段。
（２）前記抵抗分岐が、それぞれ２つの抵抗器を含み、
同じ駆動トランジスタに接続される２つの抵抗分岐の抵
抗器（Ｒ＿５、Ｒ＿７およびＲ＿６、Ｒ＿８）が互いに
等しい、請求項１記載の出力段。
（３）前記駆動回路が、前記第３の駆動トランジスタ（
Ｑ＿５）のベース端子と、前記電流源（Ｉ＿１）との間
に置かれるさらなる抵抗器（Ｒ＿１＿１）を含む、請求
項１または２記載の出力段。
（４）前記第２の抵抗器（Ｒ＿２）と前記入力トランジ
スタ（Ｑ＿１）との間に置かれる抵抗要素（Ｒ＿１）を
含む、請求項１ないし３のいずれかに記載の出力段。
（５）前記入力トランジスタ（Ｑ＿１）と前記第４の駆
動トランジスタ（Ｑ＿４）のベース端子との間に置かれ
るさらなる抵抗要素（Ｒ＿４）を含む、請求項１ないし
４のいずれかに記載の出力段。
（６）前記抵抗回路網（Ｒ＿５−Ｒ＿８）に並列に接続
される、一方向スイッチ要素（Ｑ＿１＿０）を含む、請
求項１ないし５のいずれかに記載の出力段。
（７）前記スイッチ要素が、前記第３の駆動トランジス
タ（Ｑ＿５）に接続されるアノードと、前記第４の駆動
トランジスタ（Ｑ＿４）に接続されるカソードを有する
、ダイオード（Ｑ＿１＿０）である、請求項６記載の出
力段。
（８）前記対の基準電圧線が、それぞれ正および負の供
給電圧（Ｖ＿ｃ＿ｃ、−Ｖ＿ｃ＿ｃ）を供給し、前記さ
らなる基準電圧線が接地に接続されている、請求項１な
いし７のいずれかに記載の出力段。
（９）前記基準電圧線が、それぞれ正の供給電圧（Ｖ＿
ｃ＿ｃ）と接地に接続され、前記さらなる基準電圧線が
、前記正の供給電圧の半分に等しい電圧に接続されてい
る、請求項１ないし７のいずれかに記載の出力段。
（１０）電圧フォロワとして接続され、等しい抵抗要素
（Ｒ）を介して前記対の基準線に接続される正の入力端
子（＋）と、その出力端子および前記第１の抵抗分岐（
Ｒ＿５、Ｒ＿６）の前記中間端子に接続される、負の入
力端子（−）を有する、演算増幅器回路（１０）を含む
、請求項９記載の出力段。