JPS6029247B2 - プツシユプル増幅器 - Google Patents
プツシユプル増幅器Info
- Publication number
- JPS6029247B2 JPS6029247B2 JP53133568A JP13356878A JPS6029247B2 JP S6029247 B2 JPS6029247 B2 JP S6029247B2 JP 53133568 A JP53133568 A JP 53133568A JP 13356878 A JP13356878 A JP 13356878A JP S6029247 B2 JPS6029247 B2 JP S6029247B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- emitter
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はプッシュプル増幅器に係り、極めて電力効率が
良く、しかも極めて低歪率なプッシュプル出力を簡単な
回路構成で出力しうるプッシュプル増幅器を提供するこ
とを目的とする。
良く、しかも極めて低歪率なプッシュプル出力を簡単な
回路構成で出力しうるプッシュプル増幅器を提供するこ
とを目的とする。
周知のように、増幅器はその動作点によりＡ級増幅器、
Ｂ級増幅器、ＡＢ級増幅器その他種々の増幅器がある。
Ｂ級増幅器、ＡＢ級増幅器その他種々の増幅器がある。
そのうち、Ａ級増幅器は、歪が少ないという特長がある
反面、無信号時にも電流（アィドリング電流）を流して
おく必要があるので、効率が悪く、また発熱量が大であ
るという欠点があった。他方、ＡＢ級増幅器やＢ級増幅
器は、上記Ａ級増幅器に比し、アィドリング電流が小又
は原理的には零であるから、効率が良く、また発熱量が
小であるという特長を略有する反面、出力段トランジス
タをスイッチング動作させるので、蝶感上有害なスイッ
チング歪やクロスオーバー歪が出力中に生じ、Ａ級増幅
器よりも歪率が悪いという欠点があった。
反面、無信号時にも電流（アィドリング電流）を流して
おく必要があるので、効率が悪く、また発熱量が大であ
るという欠点があった。他方、ＡＢ級増幅器やＢ級増幅
器は、上記Ａ級増幅器に比し、アィドリング電流が小又
は原理的には零であるから、効率が良く、また発熱量が
小であるという特長を略有する反面、出力段トランジス
タをスイッチング動作させるので、蝶感上有害なスイッ
チング歪やクロスオーバー歪が出力中に生じ、Ａ級増幅
器よりも歪率が悪いという欠点があった。
本発明は上記の諸欠点を除去したものであり、以下図面
と共にその−実施例について説明する。
と共にその−実施例について説明する。
第１図は本発明になるプッシュプル増幅器の一実施例の
具体的回路図を示す。同図中、１は増幅されるべき信号
の入力端子、２，３は夫々定電流１，，１２を出力する
定電流源、ＶＲはアィドリング電流調整用可変抵抗器で
ある。定電流源２はＰＮＰトランジスタＴｒ，のェミッ
タ、コレクタ、上記可変低抗器ＶＲ、ＮＰＮトランジス
タＴｒ２のコレク夕、ェミッタを夫々直列に介して定電
流源３に接続されている。Ｒ，，Ｒ２はトランジスタＴ
ｒ，のベース・バイアス用抵抗、Ｒ３，Ｒ４はトランジ
スタＴｒ２のベース・バイアス用抵抗である。ＰＮＰト
ランジスタＴｒ３のベースはＰＮＰトランジスタＴｒ４
のベースに接続されており、トランジスタＴｒ４のベー
ス・コレクタ間が短絡され、更にトランジスタＴｒ３及
びＴｒ４のヱミッタは抵抗Ｒ５，Ｒ６を介してトランジ
スタＴｒ，のェミッタ（■点）に接続されている。すな
わち、トランジスタＴｒ３，Ｔｒ４、抵抗Ｒ５及びＲ６
はカレントミラー回路を構成しており、そのコレクタ出
力はトランジスタＴｒ，のベースに接続されている。Ｎ
ＰＮトランジスタＴｒ５，Ｔｒ６、抵抗Ｒ８及びＲ９は
上記と同様のカレントミラー回路を構成しており、その
コレクタ出力はトランジスタＴｒ２のベースに接続され
ている。上記トランジスタＴｒ３及びＴｒ４のベースは
ダイオードＤ，及び抵抗Ｒ７を直列に介して出力端子４
に接続され、他方トランジスタＴｒ５及びＴｒ６のベー
スはダイオードＤ２及び抵抗Ｒ，ｏを直列に介して出力
端子４に接続されている。
具体的回路図を示す。同図中、１は増幅されるべき信号
の入力端子、２，３は夫々定電流１，，１２を出力する
定電流源、ＶＲはアィドリング電流調整用可変抵抗器で
ある。定電流源２はＰＮＰトランジスタＴｒ，のェミッ
タ、コレクタ、上記可変低抗器ＶＲ、ＮＰＮトランジス
タＴｒ２のコレク夕、ェミッタを夫々直列に介して定電
流源３に接続されている。Ｒ，，Ｒ２はトランジスタＴ
ｒ，のベース・バイアス用抵抗、Ｒ３，Ｒ４はトランジ
スタＴｒ２のベース・バイアス用抵抗である。ＰＮＰト
ランジスタＴｒ３のベースはＰＮＰトランジスタＴｒ４
のベースに接続されており、トランジスタＴｒ４のベー
ス・コレクタ間が短絡され、更にトランジスタＴｒ３及
びＴｒ４のヱミッタは抵抗Ｒ５，Ｒ６を介してトランジ
スタＴｒ，のェミッタ（■点）に接続されている。すな
わち、トランジスタＴｒ３，Ｔｒ４、抵抗Ｒ５及びＲ６
はカレントミラー回路を構成しており、そのコレクタ出
力はトランジスタＴｒ，のベースに接続されている。Ｎ
ＰＮトランジスタＴｒ５，Ｔｒ６、抵抗Ｒ８及びＲ９は
上記と同様のカレントミラー回路を構成しており、その
コレクタ出力はトランジスタＴｒ２のベースに接続され
ている。上記トランジスタＴｒ３及びＴｒ４のベースは
ダイオードＤ，及び抵抗Ｒ７を直列に介して出力端子４
に接続され、他方トランジスタＴｒ５及びＴｒ６のベー
スはダイオードＤ２及び抵抗Ｒ，ｏを直列に介して出力
端子４に接続されている。
またトランジスタＴｒ３及びＴｒ４のェミツタは抵抗Ｒ
５及びＲ６を介してＮＰＮトランジスタＴｒ７のベース
（■点）に接続され、他方トランジスタＴｒ５及びＴｒ
６のェミッタは抵抗Ｒ８及びＲ９を介してＰＮＰトラン
ジスタＴｒ，ｏのベース（■点）に接続されている。ト
ランジスタＴｒ７はＮＰＮトランジスタＴｒ８，Ｔｒ９
と３段ダーリントン接続され、トランジスタＴｒ，ｏは
ＰＮＰトランジスタＴｒ，．，Ｔｒ，２と共に３段ダー
リントン接続されている。３段ダーリントン接続された
トランジスタＴｒ７〜Ｔｒ９の第１の出力段トランジス
タと、３段ダーリントン接続されたトランジスタＴｒ，
ｏ〜Ｔｒ，２の第２の出力毅トランジスタとは、ピュア
・コンブリメンタリ・シングル・エンデツド・プッシュ
プル回路を構成しており、トランジスタＴｒ９のヱミッ
タは抵抗Ｒ，３を介して、またトランジスタＴｒ，２の
ェミッタは抵抗Ｒ，４を介して出力端子４（■点）に接
続されている。
５及びＲ６を介してＮＰＮトランジスタＴｒ７のベース
（■点）に接続され、他方トランジスタＴｒ５及びＴｒ
６のェミッタは抵抗Ｒ８及びＲ９を介してＰＮＰトラン
ジスタＴｒ，ｏのベース（■点）に接続されている。ト
ランジスタＴｒ７はＮＰＮトランジスタＴｒ８，Ｔｒ９
と３段ダーリントン接続され、トランジスタＴｒ，ｏは
ＰＮＰトランジスタＴｒ，．，Ｔｒ，２と共に３段ダー
リントン接続されている。３段ダーリントン接続された
トランジスタＴｒ７〜Ｔｒ９の第１の出力段トランジス
タと、３段ダーリントン接続されたトランジスタＴｒ，
ｏ〜Ｔｒ，２の第２の出力毅トランジスタとは、ピュア
・コンブリメンタリ・シングル・エンデツド・プッシュ
プル回路を構成しており、トランジスタＴｒ９のヱミッ
タは抵抗Ｒ，３を介して、またトランジスタＴｒ，２の
ェミッタは抵抗Ｒ，４を介して出力端子４（■点）に接
続されている。
ここで、本実施例においては、各抵抗の抵抗値は次のよ
うに選定されている。
うに選定されている。
Ｒ２＝Ｒ７，Ｒ５＝Ｒ６，Ｒ３＝Ｒ，。
，Ｒ８＝Ｒ９，２Ｒ，＝Ｒ２，Ｒ３＝波４また説明を簡
単にするために、トランジスタＴｒ，〜ＴｒＢのベース
・ェミッタ間の閥値電圧はすべて等しくＶＢＥであるも
のとし、更にトランジスタＴｒ，，Ｔｒ２のェミツタ接
地直流電流増幅率ｈＦＥはベース電流が無視できる程度
に十分大なるものとする。すると、無信号時には抵抗Ｒ
，３，Ｒ，４を流れる電流（アィドリング電流）はＲ，
３，Ｒ，４による電圧降下が無視できるくらいに小なる
ように可変抵抗器ＶＲ，を調整することにより、トラン
ジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６を流れる電流も
ほぼぼ零となるので、トランジスタＴｒ，のェミッタ．
コレクタ間（■−■点間）の電圧とトランジスタＴｒ２
のコレクタ（◎点）・ェミツタ間の電圧とは共に等しく
夫々３ＶＢＥとなる。一方、◎−■点の電圧は３段ダー
リントン接続されたトランジスタＴｒ７〜Ｔｒ９により
３ＶＢＢであり、またＰＮＰトランジスタＴｒ４及びダ
イオードＤ，の順方向降下電圧により３ＶＢＥであり、
同様に、■−■点間の電圧も３ＶＢ８である。このとき
第１及び第２の出力段トランジスタＴｒ７〜Ｔｒ，２は
いずれも能動領域動作をする。次に入力端子１に入力信
号が入来した場合の動作につき説明する。
単にするために、トランジスタＴｒ，〜ＴｒＢのベース
・ェミッタ間の閥値電圧はすべて等しくＶＢＥであるも
のとし、更にトランジスタＴｒ，，Ｔｒ２のェミツタ接
地直流電流増幅率ｈＦＥはベース電流が無視できる程度
に十分大なるものとする。すると、無信号時には抵抗Ｒ
，３，Ｒ，４を流れる電流（アィドリング電流）はＲ，
３，Ｒ，４による電圧降下が無視できるくらいに小なる
ように可変抵抗器ＶＲ，を調整することにより、トラン
ジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６を流れる電流も
ほぼぼ零となるので、トランジスタＴｒ，のェミッタ．
コレクタ間（■−■点間）の電圧とトランジスタＴｒ２
のコレクタ（◎点）・ェミツタ間の電圧とは共に等しく
夫々３ＶＢＥとなる。一方、◎−■点の電圧は３段ダー
リントン接続されたトランジスタＴｒ７〜Ｔｒ９により
３ＶＢＢであり、またＰＮＰトランジスタＴｒ４及びダ
イオードＤ，の順方向降下電圧により３ＶＢＥであり、
同様に、■−■点間の電圧も３ＶＢ８である。このとき
第１及び第２の出力段トランジスタＴｒ７〜Ｔｒ，２は
いずれも能動領域動作をする。次に入力端子１に入力信
号が入来した場合の動作につき説明する。
入力信号によりアィドリング電流にある値の電流が加わ
った電流が出力端子４へ流出する期間は、第１の出力段
トランジスタＴｒ７〜Ｔｒ９の人出力間の電位差（◎−
■間の電位差）は、無信号時の３ＶＢＥに〈らべて低抗
Ｒ，３による電圧降下と第１の出力段トランジスタＴｒ
７〜Ｔｒ９のベース・ェミツタ間電圧の増加分を加えた
値だけ増加する。この変化分は抵抗Ｒ５，Ｒ６の抵抗値
が抵抗Ｋ７のそれに比し無視できるほど小なる値に選定
されているので、抵抗Ｒ？の両端間にも現われると同時
に、トランジスタＴら及びＴｒ４からなるカレントミラ
ー回路によってトランジスタＴｒ３及びＴｒ４のコレク
タ電流は夫々略等しく、かつ、抵抗Ｒ，には定電流源２
よりの定電流が流れているので、上記電圧変化分は抵抗
Ｒ２の両端にも現われる。従って、■−■間の電圧は、
ほぼ◎−■間の電圧変化分だけ増加する。一方、第２の
出力段トランジスタＴｒ，ｏ〜Ｔｒ，２のェミッタ出力
電流は減少し、よって■−■間の電位差も減少の方向に
向かうが、トランジスタＴｒ５，Ｔらを流れる電流が零
になってもトランジスタＴｒ２には、定電流源２による
略１，なる電流が流れており、かつ、抵抗Ｒ３とＲ４は
Ｒ３＝波４なる関係に設定されていて、トランジスタＴ
ｒ２のベース電流は無視することができるから、抵抗Ｒ
３とＲ４を流れる電流は等しく、抵抗Ｒ４の両端の電圧
はＶＢＥであることから、抵抗Ｒ３の両端電圧は２ＶＢ
８となり、従って、トランジスタＴｒ２のコレクタ・ェ
ミッタ間電圧はほぼ３ＶＢＥに保たれるので、■−■間
の電圧もほぼ３ＶＢＥとなり、ＰＮＰトランジスタＴｒ
，ｏ〜Ｔｒ，２の順バイアスが維持されるので、これら
のトランジスタＴｒ，ｏ〜Ｔｒ，２はカットオフするこ
とはなく、よってスイッチング歪は発生しない。
った電流が出力端子４へ流出する期間は、第１の出力段
トランジスタＴｒ７〜Ｔｒ９の人出力間の電位差（◎−
■間の電位差）は、無信号時の３ＶＢＥに〈らべて低抗
Ｒ，３による電圧降下と第１の出力段トランジスタＴｒ
７〜Ｔｒ９のベース・ェミツタ間電圧の増加分を加えた
値だけ増加する。この変化分は抵抗Ｒ５，Ｒ６の抵抗値
が抵抗Ｋ７のそれに比し無視できるほど小なる値に選定
されているので、抵抗Ｒ？の両端間にも現われると同時
に、トランジスタＴら及びＴｒ４からなるカレントミラ
ー回路によってトランジスタＴｒ３及びＴｒ４のコレク
タ電流は夫々略等しく、かつ、抵抗Ｒ，には定電流源２
よりの定電流が流れているので、上記電圧変化分は抵抗
Ｒ２の両端にも現われる。従って、■−■間の電圧は、
ほぼ◎−■間の電圧変化分だけ増加する。一方、第２の
出力段トランジスタＴｒ，ｏ〜Ｔｒ，２のェミッタ出力
電流は減少し、よって■−■間の電位差も減少の方向に
向かうが、トランジスタＴｒ５，Ｔらを流れる電流が零
になってもトランジスタＴｒ２には、定電流源２による
略１，なる電流が流れており、かつ、抵抗Ｒ３とＲ４は
Ｒ３＝波４なる関係に設定されていて、トランジスタＴ
ｒ２のベース電流は無視することができるから、抵抗Ｒ
３とＲ４を流れる電流は等しく、抵抗Ｒ４の両端の電圧
はＶＢＥであることから、抵抗Ｒ３の両端電圧は２ＶＢ
８となり、従って、トランジスタＴｒ２のコレクタ・ェ
ミッタ間電圧はほぼ３ＶＢＥに保たれるので、■−■間
の電圧もほぼ３ＶＢＥとなり、ＰＮＰトランジスタＴｒ
，ｏ〜Ｔｒ，２の順バイアスが維持されるので、これら
のトランジスタＴｒ，ｏ〜Ｔｒ，２はカットオフするこ
とはなく、よってスイッチング歪は発生しない。
他方、人力信号により出力電流が出力端子４より流入す
る期間は、上記とは逆に第２の出力段トランジスタＴｒ
，ｏ〜Ｔｒ，２のェミツタ出力電流が増加するので、第
２の出力段トランジスタＴｒ，ｏ〜Ｔｒ，２の人出力間
（■−■間）の電位差が無信号時の３ＶＢＥに〈らべて
抵抗Ｒ，４による電圧降下と第２の出力段トランジスタ
Ｔｒ，ｏ〜Ｔｒ，２のベース・ェミッタ間電圧の増加分
を加えた値だけ増加し、トランジスタＴｒ２のコレクタ
・コレクタ間電圧はこの電圧変化分にほぼ等しい値だけ
像加する。
る期間は、上記とは逆に第２の出力段トランジスタＴｒ
，ｏ〜Ｔｒ，２のェミツタ出力電流が増加するので、第
２の出力段トランジスタＴｒ，ｏ〜Ｔｒ，２の人出力間
（■−■間）の電位差が無信号時の３ＶＢＥに〈らべて
抵抗Ｒ，４による電圧降下と第２の出力段トランジスタ
Ｔｒ，ｏ〜Ｔｒ，２のベース・ェミッタ間電圧の増加分
を加えた値だけ増加し、トランジスタＴｒ２のコレクタ
・コレクタ間電圧はこの電圧変化分にほぼ等しい値だけ
像加する。
一方、この期間は■−■間の電圧は前記と同様の理由に
よりほぼ３Ｖ８８に保たれているから、◎−■間の電圧
は減少するがほぼ３ＶＢ８となり、第１の出力段トラン
ジスタＴｒ７〜Ｔｒ９は順バイアスを維持する。第２図
は本実施例による出力段トランジスタの出力電流波形を
示し、１はトランジスタＴｒｓのェミッタ出力電流波形
、川まトランジスタＴｒ，２のェミツタ出力電流波形を
示し、出力端子４にはこれらの合成電流が取り出される
。
よりほぼ３Ｖ８８に保たれているから、◎−■間の電圧
は減少するがほぼ３ＶＢ８となり、第１の出力段トラン
ジスタＴｒ７〜Ｔｒ９は順バイアスを維持する。第２図
は本実施例による出力段トランジスタの出力電流波形を
示し、１はトランジスタＴｒｓのェミッタ出力電流波形
、川まトランジスタＴｒ，２のェミツタ出力電流波形を
示し、出力端子４にはこれらの合成電流が取り出される
。
また同図中、１点鎖線はアイドリング電流を示す。この
ように、本実施例によれば、従来のＡＢ級増幅器のアィ
ドリング電流と同じくらいのアィドリング電流でＡ級プ
ッシュプル動作を行なうことができる。
ように、本実施例によれば、従来のＡＢ級増幅器のアィ
ドリング電流と同じくらいのアィドリング電流でＡ級プ
ッシュプル動作を行なうことができる。
換言すれば、本実施例は出力電流の大小に関係なく常に
Ａ級動作を行なうので、無信号時のァィドリング電流は
極めて小なる値に設定しておけばよく、最大出力電流の
１′２をアィドリング電流として常時流しておく通常の
Ａ級動作にくらべ、極めて高い電力効率を得ることがで
き、その出力波形も第２図に示すように、従来のＡＢ級
あるいはＢ級増幅器に比し出力段トランジスタがカット
オフしないので、スイッチング歪やクロスオーバー歪を
生じない。なお、トランジスタＴｒ，及び抵抗Ｒ，，Ｒ
２よりなる回路は第３図に示す如く、ＰＮＰトランジス
タＴｒ，３のエミツタとＮＰＮトランジスタＴｒ，４の
コレクタとが定電流源２に接続され、トランジスタＴｒ
，３のコレクタがトランジスタＴｒ，４のベースに接続
された回路構成としてもよい。この回路は、トランジス
タＴｒ，のェミツタ接地直流電流増幅率ｈＦＥが小でベ
ース電流の影響が無視できない場合に有効であり、トラ
ンジスタＴｒ，４に定電流１，の殆どを流し、トランジ
スタＴｒ，３には十分小なる電流を流すことにより、ト
ランジスタＴｒ，３のベース電流の抵抗Ｒ２の両端間の
電圧に対する影響を取り除くこととができる。この回路
構成はトランジスタＴｒ２についても同様に行ない得る
ことは勿論である。また、上記の実施例では出力段トラ
ンジスタを、３段ダーリントン接続しており、それらの
ベース．ェミツタ間閥値電圧ＶＢ８が夫々等しくダィオ
ートＤ，，Ｄ２の順方向降下電圧もＶＢＥに等しいとし
たので、ダイオード○，，Ｄ２を各々２個使用している
が、異なる順方向降下電圧のダイオードを使用した場合
はその個数は２個ではないが、要は２ＶＢＥとなるよう
な個数及び構成とすればよく、また出力段トランジスタ
を１段で構成した場合はダイオードＤ，，Ｄ２は不要と
なる。
Ａ級動作を行なうので、無信号時のァィドリング電流は
極めて小なる値に設定しておけばよく、最大出力電流の
１′２をアィドリング電流として常時流しておく通常の
Ａ級動作にくらべ、極めて高い電力効率を得ることがで
き、その出力波形も第２図に示すように、従来のＡＢ級
あるいはＢ級増幅器に比し出力段トランジスタがカット
オフしないので、スイッチング歪やクロスオーバー歪を
生じない。なお、トランジスタＴｒ，及び抵抗Ｒ，，Ｒ
２よりなる回路は第３図に示す如く、ＰＮＰトランジス
タＴｒ，３のエミツタとＮＰＮトランジスタＴｒ，４の
コレクタとが定電流源２に接続され、トランジスタＴｒ
，３のコレクタがトランジスタＴｒ，４のベースに接続
された回路構成としてもよい。この回路は、トランジス
タＴｒ，のェミツタ接地直流電流増幅率ｈＦＥが小でベ
ース電流の影響が無視できない場合に有効であり、トラ
ンジスタＴｒ，４に定電流１，の殆どを流し、トランジ
スタＴｒ，３には十分小なる電流を流すことにより、ト
ランジスタＴｒ，３のベース電流の抵抗Ｒ２の両端間の
電圧に対する影響を取り除くこととができる。この回路
構成はトランジスタＴｒ２についても同様に行ない得る
ことは勿論である。また、上記の実施例では出力段トラ
ンジスタを、３段ダーリントン接続しており、それらの
ベース．ェミツタ間閥値電圧ＶＢ８が夫々等しくダィオ
ートＤ，，Ｄ２の順方向降下電圧もＶＢＥに等しいとし
たので、ダイオード○，，Ｄ２を各々２個使用している
が、異なる順方向降下電圧のダイオードを使用した場合
はその個数は２個ではないが、要は２ＶＢＥとなるよう
な個数及び構成とすればよく、また出力段トランジスタ
を１段で構成した場合はダイオードＤ，，Ｄ２は不要と
なる。
更に、人力端子１はトランジスタＴて２のェミッタに接
続されているが、トランジスタＴｒ，のェミツタあるい
は■点又は◎点に接続するようにしてもよい。なお、定
電流源２，３は必須ではないが、実際に動作させるには
■→■→◎→■間に略一定の電源を流しておく手段が必
要になる。上述の如く、本発明になるプッシュプル増幅
器は、第１のカレントミラー回路を構成する複数個の第
１のＰＮＰトランジスタのェミッタを第１の出力段トラ
ンジスタのベースに接続し、第２のカレントミラー回路
を構成する複数個の第１のＮＰＮトランジスタのェミッ
タを第２の出力段トランジスタのベースに接続し、上記
第１のＰＮＰトランジスタのベース、第１のＮＰＮトラ
ンジスタのベースを少なくとも第１の抵抗、第２の抵抗
を介して第１及び第２の出力段トランジスタのェミッタ
出力端子に共通接続し、上記第１、第２のカレントミラ
ー回路を構成するトランジスタのコレクタ出力端を第２
のＰＮＰのベース、第２のＮＰＮトランジスタのベース
に接続し、第２のＰＮＰトランジスタのェミッタ、第２
のＮＰＮトランジスタのヱミッタを上記第１、第２の出
力段トランジスタのベースに接続し、コレクタ同士が接
続された上記第２のＰＮＰトランジスタ及び第２のＮＰ
Ｎトランジスタのベース・コレクタ間に接続される第３
、第４の抵抗の値を、上記第１、第２の抵抗の値と等し
く選定し、上記第２のＰＮＰトランジスタと第２のＮＰ
Ｎトランジスタのコレクタ・エミツタ間に一定電流を流
して、上記第２のＰＮＰトランジスタのェミッタ若しく
は上記第２のＮＰＮトランジスタのェミッタ及びコレク
タのいずれかに入力信号を供給し第１及び第２の出力段
トランジスタを常に能動領域でプッシュプル動作するよ
う構成したため、極めて小なるアィドリング電流に設定
できるので、通常のＡ級増幅器に比し極めて高い電力効
率を得ることができ、また従来のＡＢ級増幅器やＢ級増
幅器に比し出力段トランジスタが常に能動領域で動作せ
しめられるから、スイッチング歪やクロスオーバー歪を
生することがなく、ＡＢ級増幅器やＢ級増幅器と比較す
れば勿論のことＡ級増幅器に比して低歪率とすることが
でき、また回路構成が簡単であり、ＩＣ化も容易であり
、低周波電力増幅器として特に好適である等の数々の特
長を有するものである。
続されているが、トランジスタＴｒ，のェミツタあるい
は■点又は◎点に接続するようにしてもよい。なお、定
電流源２，３は必須ではないが、実際に動作させるには
■→■→◎→■間に略一定の電源を流しておく手段が必
要になる。上述の如く、本発明になるプッシュプル増幅
器は、第１のカレントミラー回路を構成する複数個の第
１のＰＮＰトランジスタのェミッタを第１の出力段トラ
ンジスタのベースに接続し、第２のカレントミラー回路
を構成する複数個の第１のＮＰＮトランジスタのェミッ
タを第２の出力段トランジスタのベースに接続し、上記
第１のＰＮＰトランジスタのベース、第１のＮＰＮトラ
ンジスタのベースを少なくとも第１の抵抗、第２の抵抗
を介して第１及び第２の出力段トランジスタのェミッタ
出力端子に共通接続し、上記第１、第２のカレントミラ
ー回路を構成するトランジスタのコレクタ出力端を第２
のＰＮＰのベース、第２のＮＰＮトランジスタのベース
に接続し、第２のＰＮＰトランジスタのェミッタ、第２
のＮＰＮトランジスタのヱミッタを上記第１、第２の出
力段トランジスタのベースに接続し、コレクタ同士が接
続された上記第２のＰＮＰトランジスタ及び第２のＮＰ
Ｎトランジスタのベース・コレクタ間に接続される第３
、第４の抵抗の値を、上記第１、第２の抵抗の値と等し
く選定し、上記第２のＰＮＰトランジスタと第２のＮＰ
Ｎトランジスタのコレクタ・エミツタ間に一定電流を流
して、上記第２のＰＮＰトランジスタのェミッタ若しく
は上記第２のＮＰＮトランジスタのェミッタ及びコレク
タのいずれかに入力信号を供給し第１及び第２の出力段
トランジスタを常に能動領域でプッシュプル動作するよ
う構成したため、極めて小なるアィドリング電流に設定
できるので、通常のＡ級増幅器に比し極めて高い電力効
率を得ることができ、また従来のＡＢ級増幅器やＢ級増
幅器に比し出力段トランジスタが常に能動領域で動作せ
しめられるから、スイッチング歪やクロスオーバー歪を
生することがなく、ＡＢ級増幅器やＢ級増幅器と比較す
れば勿論のことＡ級増幅器に比して低歪率とすることが
でき、また回路構成が簡単であり、ＩＣ化も容易であり
、低周波電力増幅器として特に好適である等の数々の特
長を有するものである。
第１図は本発明になるプッシュプル増幅器の一実施例を
示す具体的回路図、第２図は第１図の出力段トランジス
タの出力波形の一例を示す図、第３図は第１図の要部の
他の実施例を示す回路図である。 １・・・・・・人力端子、４・・・・・・出力端子、Ｔ
ｒ３，Ｔｒ４．．・．・・カレントミラー回路を構成す
るＰＮＰトランジスタ、Ｔｒ５，Ｔら……カレントミラ
ー回路を構成するＮＰＮトランジスタ、Ｔｒ７〜Ｔｒ９
・・・・・・第１の出力段トランジスタ、Ｔｒ，ｏ〜Ｔ
ｒ，２・・・・・・第２の出力段トランジスタ。 第１図 第２図 第３図
示す具体的回路図、第２図は第１図の出力段トランジス
タの出力波形の一例を示す図、第３図は第１図の要部の
他の実施例を示す回路図である。 １・・・・・・人力端子、４・・・・・・出力端子、Ｔ
ｒ３，Ｔｒ４．．・．・・カレントミラー回路を構成す
るＰＮＰトランジスタ、Ｔｒ５，Ｔら……カレントミラ
ー回路を構成するＮＰＮトランジスタ、Ｔｒ７〜Ｔｒ９
・・・・・・第１の出力段トランジスタ、Ｔｒ，ｏ〜Ｔ
ｒ，２・・・・・・第２の出力段トランジスタ。 第１図 第２図 第３図
Claims (1)
- １ １個又は複数個の第１の出力段トランジスタと第２
の出力段トランジスタとがプツシユプル接続されてなる
プツシユプル増幅器において、第１のカレントミラー回
路を構成する複数個の第１のＰＮＰトランジスタのエミ
ツタを上記第１の出力段トランジスタのベースに接続し
、第２のカレントミラー回路を構成する複数個の第１の
ＮＰＮトランジスタのエミツタを上記第２の出力段トラ
ンジスタのベースに接続し、該第１のＰＮＰトランジス
タのベース、第１のＮＰＮトランジスタのベースを少な
くとも第１の抵抗、第２の抵抗を介して上記第１及び第
２の出力段トランジスタのエミツタ出力端子に共通接続
し、該第１、第２のカレントミラー回路を構成するトラ
ンジスタのコレクタ出力端を第２のＰＮＰトランジスタ
のベース、第２のＮＰＮトランジスタのベースに接続し
、該第２のＰＮＰトランジスタのエミツタ、第２のＮＰ
Ｎトランジスタのエミツタを上記第１、第２の出力段ト
ランジスタのベースに接続し、コレクタ同士が接続され
た該第２のＰＮＰトランジスタ及び第２のＮＰＮトラン
ジスタのベース・コレクタ間に夫々接続される第３、第
４の抵抗の値を、上記第１、第２の抵抗の値と等しく選
定し、該第２のＰＮＰトランジスタと該第２のＮＰＮト
ランジスタのコレクタ・エミツタ間に一定電流を流して
、該第２のＰＮＰ又はＮＰＮトランジスタのエミツタ及
びコレクタのいずれかに入力信号を供給し上記第１及び
第２の出力段トランジスタを常に能動領域でプツシユプ
ル動作するよう構成したことを特徴とするプツシユプル
増幅器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133568A JPS6029247B2 (ja) | 1978-10-30 | 1978-10-30 | プツシユプル増幅器 |
| US06/058,181 US4306199A (en) | 1978-07-24 | 1979-07-17 | Push-pull amplifier |
| AU49098/79A AU529417B2 (en) | 1978-07-24 | 1979-07-20 | Push pull amplifier |
| DE2929683A DE2929683C2 (de) | 1978-07-24 | 1979-07-21 | Gegentaktverstärker |
| GB7925706A GB2031238B (en) | 1978-07-24 | 1979-07-24 | Pushpull amplifier |
| SG272/83A SG27283G (en) | 1978-07-24 | 1983-05-20 | Push-pull amplifier |
| HK455/83A HK45583A (en) | 1978-07-24 | 1983-10-20 | Push-pull amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133568A JPS6029247B2 (ja) | 1978-10-30 | 1978-10-30 | プツシユプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5560316A JPS5560316A (en) | 1980-05-07 |
| JPS6029247B2 true JPS6029247B2 (ja) | 1985-07-09 |
Family
ID=15107842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53133568A Expired JPS6029247B2 (ja) | 1978-07-24 | 1978-10-30 | プツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627036U (ja) * | 1985-06-28 | 1987-01-16 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102421015B1 (ko) * | 2017-04-28 | 2022-07-15 | 부르메스터 아우디오시스테메 게엠베하 | 신호 증폭기 회로, 전압 변환기 및 시스템 |
-
1978
- 1978-10-30 JP JP53133568A patent/JPS6029247B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627036U (ja) * | 1985-06-28 | 1987-01-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5560316A (en) | 1980-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPS6119170B2 (ja) | ||
| GB781570A (en) | Improvements in and relating to transistor amplifiers | |
| JPS648923B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| JPH0127601B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JPS5940321B2 (ja) | Ｂ級シングル・エンデツド・ブツシユプル増幅回路 | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| EP0014095B1 (en) | Pnp output short circuit protection | |
| JP2869664B2 (ja) | 電流増幅器 | |
| EP0217431A1 (en) | Amplifier arrangement | |
| WO1994009562A1 (en) | Non-linear operational transconductance amplifier | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| EP0156410A1 (en) | Amplifier arrangement | |
| JPS6029247B2 (ja) | プツシユプル増幅器 | |
| JP2816584B2 (ja) | プッシュプル出力段を含む増幅器回路 | |
| JPS6123689B2 (ja) | ||
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2697273B2 (ja) | 差動増幅回路 | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPS5836844B2 (ja) | プッシュプル増幅回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH082009B2 (ja) | 増幅回路 |