JPS6123689B2 - - Google Patents
Info
- Publication number
- JPS6123689B2 JPS6123689B2 JP54015025A JP1502579A JPS6123689B2 JP S6123689 B2 JPS6123689 B2 JP S6123689B2 JP 54015025 A JP54015025 A JP 54015025A JP 1502579 A JP1502579 A JP 1502579A JP S6123689 B2 JPS6123689 B2 JP S6123689B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明はオーデイオ機器のパワーアンプ等に
用いられるプツシユプル増幅回路の改良に関する
ものである。
用いられるプツシユプル増幅回路の改良に関する
ものである。
かかる増幅回路の基本となるものはＡ級とＢ級
のコンプリメンタリープツシユプル増幅回路であ
る。ここでＡ級のものは一対の出力トランジスタ
は常に能動領域にて動作し、遮断領域へ移行する
ことがないのでスイツチング歪が生じない利点が
有るが、その反面バイアス電流を多く流す必要が
あり、熱損失が大きくなる欠点がある。またＢ級
のものはバイアス電流が少なくなつて熱損失は小
さくなる利点が有るが、一対の出力トランジスタ
を交互に能動および遮断状態に切換えて動作させ
るため、スイツチング歪が発生する欠点がある。
のコンプリメンタリープツシユプル増幅回路であ
る。ここでＡ級のものは一対の出力トランジスタ
は常に能動領域にて動作し、遮断領域へ移行する
ことがないのでスイツチング歪が生じない利点が
有るが、その反面バイアス電流を多く流す必要が
あり、熱損失が大きくなる欠点がある。またＢ級
のものはバイアス電流が少なくなつて熱損失は小
さくなる利点が有るが、一対の出力トランジスタ
を交互に能動および遮断状態に切換えて動作させ
るため、スイツチング歪が発生する欠点がある。
そこで本発明が解決しようとする第１の目的と
するところは一対の出力トランジスタのベース間
に可変バイアス発生回路を備えることにより上述
したＡ級およびＢ級プツシユプル増幅回路におけ
る欠点を共に除去して、熱損失が少なくスイツチ
ング歪のないプツシユプル増幅回路を提供する点
にあり、又本発明が解決しようとする第２の目的
とするところは可変バイアス発生回路を備えたプ
ツシユプル増幅器において過渡的に生ずる出力ト
ランジスタの過大動作電流を所定値内に押さえる
ことにより、常に安定な動作が保障されるプツシ
ユプル増幅回路を提供する点にある。
するところは一対の出力トランジスタのベース間
に可変バイアス発生回路を備えることにより上述
したＡ級およびＢ級プツシユプル増幅回路におけ
る欠点を共に除去して、熱損失が少なくスイツチ
ング歪のないプツシユプル増幅回路を提供する点
にあり、又本発明が解決しようとする第２の目的
とするところは可変バイアス発生回路を備えたプ
ツシユプル増幅器において過渡的に生ずる出力ト
ランジスタの過大動作電流を所定値内に押さえる
ことにより、常に安定な動作が保障されるプツシ
ユプル増幅回路を提供する点にある。
以下図面に基づいて本発明の一実施例を具体的
に説明する。第１図においてNPNの出力トラン
ジスタQ1とPNPの出力トランジスタQ2の両エミ
ツタがそれぞれ抵抗R1，R2を介して出力点OUT
にて共通接続され、出力点OUTにはスピーカ等
の負荷ＲLが接続されて出力トランジスタQ1，Q2
で増幅した出力により駆動するようになつてい
る。トランジスタQ1およびQ2の両ベースにはそ
れぞれドライバートランジスタQ3およびQ4のエ
ミツタが接続され、そのエミツタと出力点OUT
との間にはそれぞれエミツタ抵抗R3，R4が接続
されている。そして上記ドライバートランジスタ
Q3およびQ4の両ベース間には抵抗R5〜R8、およ
び温度補償用サーミスタThよりなる電圧分割手
段を介して後述する可変バイアス発生回路からの
ベースバイアス電圧が供給されている。すなわち
可変バイアス発生回路はNPNのトランジスタQ5
と、基準バイアスを発生するダイオードD1，D2
および電圧調整用抵抗VR1と、PNPのトランジス
タQ6との直列回路より構成しており、ここに定
電流源I1からの電流が供給されると共にベースを
信号源Ｓに接続した入力トランジスタQ7により
入力信号が印加されるよう構成されている。上記
トランジスタQ5，Q6は可変バイアス発生トラン
ジスタとして動作するものであり、該トランジス
タQ5，Q6には出力トランジスタQ1，Q2の電流を
検出するトランジスタQ8，Q9が接続されてい
る。すなわちPNPトランジスタQ8はエミツタが
トランジスタQ5のベースに接続されると共にさ
らに抵抗R9を介してトランジスタQ5のコレクタ
に接続され、又コレクタがトランジスタQ5のエ
ミツタに接続され、さらにベースが抵抗R11、ダ
イオードD3を介して出力点OUTに接続されてお
り、NPNのトランジスタQ9はエミツタかトラン
ジスタQ6のベースに接続されると共にさらに抵
抗R10を介してトランジスタQ6のコレクタに接続
され、又コレクタがトランジスタQ5のエミツタ
に接続され、さらにベースが抵抗R12、ダイオー
ドD4を介して出力点OUTに接続されている。
に説明する。第１図においてNPNの出力トラン
ジスタQ1とPNPの出力トランジスタQ2の両エミ
ツタがそれぞれ抵抗R1，R2を介して出力点OUT
にて共通接続され、出力点OUTにはスピーカ等
の負荷ＲLが接続されて出力トランジスタQ1，Q2
で増幅した出力により駆動するようになつてい
る。トランジスタQ1およびQ2の両ベースにはそ
れぞれドライバートランジスタQ3およびQ4のエ
ミツタが接続され、そのエミツタと出力点OUT
との間にはそれぞれエミツタ抵抗R3，R4が接続
されている。そして上記ドライバートランジスタ
Q3およびQ4の両ベース間には抵抗R5〜R8、およ
び温度補償用サーミスタThよりなる電圧分割手
段を介して後述する可変バイアス発生回路からの
ベースバイアス電圧が供給されている。すなわち
可変バイアス発生回路はNPNのトランジスタQ5
と、基準バイアスを発生するダイオードD1，D2
および電圧調整用抵抗VR1と、PNPのトランジス
タQ6との直列回路より構成しており、ここに定
電流源I1からの電流が供給されると共にベースを
信号源Ｓに接続した入力トランジスタQ7により
入力信号が印加されるよう構成されている。上記
トランジスタQ5，Q6は可変バイアス発生トラン
ジスタとして動作するものであり、該トランジス
タQ5，Q6には出力トランジスタQ1，Q2の電流を
検出するトランジスタQ8，Q9が接続されてい
る。すなわちPNPトランジスタQ8はエミツタが
トランジスタQ5のベースに接続されると共にさ
らに抵抗R9を介してトランジスタQ5のコレクタ
に接続され、又コレクタがトランジスタQ5のエ
ミツタに接続され、さらにベースが抵抗R11、ダ
イオードD3を介して出力点OUTに接続されてお
り、NPNのトランジスタQ9はエミツタかトラン
ジスタQ6のベースに接続されると共にさらに抵
抗R10を介してトランジスタQ6のコレクタに接続
され、又コレクタがトランジスタQ5のエミツタ
に接続され、さらにベースが抵抗R12、ダイオー
ドD4を介して出力点OUTに接続されている。
抵抗R11とダイオードD3および抵抗R12とダイ
オードD4から成る直列回路は、定電流作用を行
なうPNPトランジスタQ10およびNPNトランジス
タQ11の両コレクタ間に接続されており、それぞ
れのトランジスタQ10，Q11のそれぞれエミツタ
に接続された抵抗R13，R14を介して上記直列回路
に定電流を流すよう構成されている。なお抵抗
R15〜R17、可変抵抗VR2およびダイオードD5，D6
は上記定電流源トランジスタQ10，Q11に対する
ベースバイアス回路である。
オードD4から成る直列回路は、定電流作用を行
なうPNPトランジスタQ10およびNPNトランジス
タQ11の両コレクタ間に接続されており、それぞ
れのトランジスタQ10，Q11のそれぞれエミツタ
に接続された抵抗R13，R14を介して上記直列回路
に定電流を流すよう構成されている。なお抵抗
R15〜R17、可変抵抗VR2およびダイオードD5，D6
は上記定電流源トランジスタQ10，Q11に対する
ベースバイアス回路である。
ここでトランジスタQ8，Q9は無信号時の動作
点が第２図に示すＡ点にあるよう、すなわちコレ
クタ電流が流れ始めようとする最低限のベースバ
イアスが印加されるよう設定されており、このた
め無信号時はトランジスタQ8，Q9のコレクタ電
流は非常に少ない。従つて抵抗R9，R10の電圧降
下も非常に小さくなり、出力トランジスタQ1，
Q2の両ベース間電圧はトランジスタQ5，Q6のそ
れぞれのベース・エミツタ間電圧と、ダイオード
D1，D2の順方向降下電圧と、抵抗VR1で生じる電
圧の和に基づいて設定される。
点が第２図に示すＡ点にあるよう、すなわちコレ
クタ電流が流れ始めようとする最低限のベースバ
イアスが印加されるよう設定されており、このた
め無信号時はトランジスタQ8，Q9のコレクタ電
流は非常に少ない。従つて抵抗R9，R10の電圧降
下も非常に小さくなり、出力トランジスタQ1，
Q2の両ベース間電圧はトランジスタQ5，Q6のそ
れぞれのベース・エミツタ間電圧と、ダイオード
D1，D2の順方向降下電圧と、抵抗VR1で生じる電
圧の和に基づいて設定される。
こうして入力トランジスタQ7から信号が印加
され、出力点OUTがその入力信号条件により正
側に遷移すると、出力トランジスタQ1に電流が
流れてそのトランジスタQ1のベースと出力点
OUTとの間の電圧が増加するため、電流検出ト
ランジスタQ8のベース・エミツタ間電圧が増加
し、トランジスタQ8にコレクタ電流が流れる。
ここで各トランジスタの電流増幅率が大きけれ
ば、抵抗R9に流れる電流の殆んどがトランジス
タQ8のコレクタ電流となり、抵抗R8に流れる電
流は無信号時と両じになつてトランジスタQ8，
Q6の両コレクタ間の電圧は無信号時と同一に保
たれる。一方トランジスタQ8の動作点は第２図
においてＡ点からＢ点に移行するが、この時のベ
ース・エミツタ間の電圧の変化は微小であり、ト
ランジスタQ8のベース・コレクタ間の電圧も無
信号時と略同じである。又抵抗R11とダイオード
D3には定電流トランジスタQ10により一定電流が
供給されているため、その電圧降下は常に一定で
ある。従つて出力点OUTに対するトランジスタ
Q2のベース電圧は抵抗R9による電圧降下分が補
償されるため、無信号時とほぼ同じ電圧に保たれ
ることになり、出力トランジスタQ2が遮断領域
に移行することはない。
され、出力点OUTがその入力信号条件により正
側に遷移すると、出力トランジスタQ1に電流が
流れてそのトランジスタQ1のベースと出力点
OUTとの間の電圧が増加するため、電流検出ト
ランジスタQ8のベース・エミツタ間電圧が増加
し、トランジスタQ8にコレクタ電流が流れる。
ここで各トランジスタの電流増幅率が大きけれ
ば、抵抗R9に流れる電流の殆んどがトランジス
タQ8のコレクタ電流となり、抵抗R8に流れる電
流は無信号時と両じになつてトランジスタQ8，
Q6の両コレクタ間の電圧は無信号時と同一に保
たれる。一方トランジスタQ8の動作点は第２図
においてＡ点からＢ点に移行するが、この時のベ
ース・エミツタ間の電圧の変化は微小であり、ト
ランジスタQ8のベース・コレクタ間の電圧も無
信号時と略同じである。又抵抗R11とダイオード
D3には定電流トランジスタQ10により一定電流が
供給されているため、その電圧降下は常に一定で
ある。従つて出力点OUTに対するトランジスタ
Q2のベース電圧は抵抗R9による電圧降下分が補
償されるため、無信号時とほぼ同じ電圧に保たれ
ることになり、出力トランジスタQ2が遮断領域
に移行することはない。
次いで入力信号条件により出力点OUTが負側
に遷移して出力トランジスタQ2が増幅動作する
場合も、前述と同様の作用により出力トランジス
タQ1は遮断領域に移行することはない。
に遷移して出力トランジスタQ2が増幅動作する
場合も、前述と同様の作用により出力トランジス
タQ1は遮断領域に移行することはない。
従つて以上の構成により、熱損失が少なくスイ
ツチング歪のないプツシユプル増幅回路を得るこ
とが出来るが、この様な可変バイアス発生回路を
用いたプツシユプル増幅器においては電源投入時
に次の様な理由で出力トランジスタQ1，Q2に過
大電流が流れることがあり、出力トランジスタの
特性を落としたり、或は極端な場合にはこれを破
壊させるといつた不都合が生ずる。
ツチング歪のないプツシユプル増幅回路を得るこ
とが出来るが、この様な可変バイアス発生回路を
用いたプツシユプル増幅器においては電源投入時
に次の様な理由で出力トランジスタQ1，Q2に過
大電流が流れることがあり、出力トランジスタの
特性を落としたり、或は極端な場合にはこれを破
壊させるといつた不都合が生ずる。
すなわち、第１図に示したプツシユプル増幅回
路においては例えば第３図に示すような電源回路
が利用される。この第３図の電源回路は主に出力
トランジスタとその前段のドライバートランジス
タに対して電力を与えるための正負二電源＋
B1，−B1を得るための回路と、主に可変バイアス
発生回路に対して電力を与えるための正負二電源
＋B2，−B2を得るための回路とが備えられてい
る。そして前者の回路は整流回路１からの出力を
大容量コンデンサC1，C1′を介して直接出力トラ
ンジスタに加えるよう構成されており、又後者の
回路は整流回路２からの出力をコンデンサC2，
C2′を介して電圧レギユレータ３，３′に加え、こ
のレギユレータにより定電圧化した上で可変バイ
アス発生回路等に加えるよう構成されている。従
つて電源をオンした場合には前者の回路電圧が素
早く立上がるのに対して、後者の回路電圧はレギ
ユレータを介在するために比較的遅く立上がると
いう特性を生ずる。
路においては例えば第３図に示すような電源回路
が利用される。この第３図の電源回路は主に出力
トランジスタとその前段のドライバートランジス
タに対して電力を与えるための正負二電源＋
B1，−B1を得るための回路と、主に可変バイアス
発生回路に対して電力を与えるための正負二電源
＋B2，−B2を得るための回路とが備えられてい
る。そして前者の回路は整流回路１からの出力を
大容量コンデンサC1，C1′を介して直接出力トラ
ンジスタに加えるよう構成されており、又後者の
回路は整流回路２からの出力をコンデンサC2，
C2′を介して電圧レギユレータ３，３′に加え、こ
のレギユレータにより定電圧化した上で可変バイ
アス発生回路等に加えるよう構成されている。従
つて電源をオンした場合には前者の回路電圧が素
早く立上がるのに対して、後者の回路電圧はレギ
ユレータを介在するために比較的遅く立上がると
いう特性を生ずる。
それ故第１図の回路においては定電流源トラン
ジスタQ10，Q11によつて囲まれる抵抗R11，R12と
ダイオードD3，D4から成る直列回路には電源投
入時においては所定の電流が流れず、図中Ａ―Ｂ
間、およびＢ―Ｃ間の電位は所定よりも小であ
る。そのためトランジスタQ8とQ9がオンし、可
変バイアス発生回路の両端電圧、すなわちＤ―Ｅ
間の電圧は所定よりも大に成される。これに対し
て上述したように出力トランジスタQ1，Q2とド
ライバートランジスタQ3，Q4のコレクタにはそ
れぞれ所定の電圧＋B1，−B1が即座に印加されさ
れているために出力トランジスタQ1，Q2には高
いバイアス電圧によつて過渡的に大電流が流れる
ことになり、上述した様な不都合が発生する。
ジスタQ10，Q11によつて囲まれる抵抗R11，R12と
ダイオードD3，D4から成る直列回路には電源投
入時においては所定の電流が流れず、図中Ａ―Ｂ
間、およびＢ―Ｃ間の電位は所定よりも小であ
る。そのためトランジスタQ8とQ9がオンし、可
変バイアス発生回路の両端電圧、すなわちＤ―Ｅ
間の電圧は所定よりも大に成される。これに対し
て上述したように出力トランジスタQ1，Q2とド
ライバートランジスタQ3，Q4のコレクタにはそ
れぞれ所定の電圧＋B1，−B1が即座に印加されさ
れているために出力トランジスタQ1，Q2には高
いバイアス電圧によつて過渡的に大電流が流れる
ことになり、上述した様な不都合が発生する。
この発明の実施例においては第１図に示すよう
に可変バイアス発生回路に並列に例えばゼナーダ
イオードZDに代表される電圧制限素子を接続す
ることによりＤ―Ｋ間の電圧を常に電圧制限素子
により設定される電圧値以下に押さえるよう構成
されており、電源投入時において出力トランジス
タに対して極端なコレクタ電流が流れるのを上記
電圧制限素子によつて押さえるようにしている。
に可変バイアス発生回路に並列に例えばゼナーダ
イオードZDに代表される電圧制限素子を接続す
ることによりＤ―Ｋ間の電圧を常に電圧制限素子
により設定される電圧値以下に押さえるよう構成
されており、電源投入時において出力トランジス
タに対して極端なコレクタ電流が流れるのを上記
電圧制限素子によつて押さえるようにしている。
この発明は以上のように構成されているので、
出力トランジスタは常に能動領域で動作し、遮断
領域へ移行することがないのでＢ級プツシユプル
増幅回路にみられるスイツチング歪を発生させる
ことはなく、又Ａ級増幅回路のように多大な熱損
失を発生させるという不都合もない。しかも可変
バイアス発生回路を用いたことによつて生ずる電
源オン時の過渡期に生ずる出力トランジスタへの
大電流の流入現象も効果的に押さえられるため、
増幅器の安定な動作を保障することができる。
出力トランジスタは常に能動領域で動作し、遮断
領域へ移行することがないのでＢ級プツシユプル
増幅回路にみられるスイツチング歪を発生させる
ことはなく、又Ａ級増幅回路のように多大な熱損
失を発生させるという不都合もない。しかも可変
バイアス発生回路を用いたことによつて生ずる電
源オン時の過渡期に生ずる出力トランジスタへの
大電流の流入現象も効果的に押さえられるため、
増幅器の安定な動作を保障することができる。
なお、図示例においては電圧制限素子を可変バ
イアス発生トランジスタQ5，Q6の両コレクタ間
に並列に接続した状態を示したが、例えばドライ
バートランジスタQ3，Q4の両ベース間に、又は
出力トランジスタQ1，Q2の両ベース間に並列に
接続するようにしても実質的に可変バイアス発生
回路に並列接続したことになり、上記と同一の効
果が期待できる。
イアス発生トランジスタQ5，Q6の両コレクタ間
に並列に接続した状態を示したが、例えばドライ
バートランジスタQ3，Q4の両ベース間に、又は
出力トランジスタQ1，Q2の両ベース間に並列に
接続するようにしても実質的に可変バイアス発生
回路に並列接続したことになり、上記と同一の効
果が期待できる。
第１図はこの発明の一実施例を示した増幅回路
の結線図、第２図は第１図の実施例に用いられる
トランジスタの動作特性図、第３図は第１図の増
幅回路に対して電源を供給するための電源回路の
一例を示した結線図である。 Q1，Q2……出力トランジスタ、Q5，Q6……可
変バイアス発生トランジスタ、ZD……電圧制限
素子。
の結線図、第２図は第１図の実施例に用いられる
トランジスタの動作特性図、第３図は第１図の増
幅回路に対して電源を供給するための電源回路の
一例を示した結線図である。 Q1，Q2……出力トランジスタ、Q5，Q6……可
変バイアス発生トランジスタ、ZD……電圧制限
素子。
Claims (1)
- １ プツシユプル増幅動作をする少なくとも一対
の出力トランジスタと、この出力トランジスタに
流れる電流に応じてそれぞれのベース間に加える
バイアス電圧を制御し、上記出力トランジスタを
常に能動領域にて動作させる可変バイアス発生回
路とを備えたプツシユプル増幅回路において、上
記可変バイアス発生回路に並列に所定電圧以上の
印加を阻止する電圧制限素子のダイオードを接続
したことを特徴とするプツシユプル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1502579A JPS55109008A (en) | 1979-02-14 | 1979-02-14 | Push-pull amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1502579A JPS55109008A (en) | 1979-02-14 | 1979-02-14 | Push-pull amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55109008A JPS55109008A (en) | 1980-08-21 |
| JPS6123689B2 true JPS6123689B2 (ja) | 1986-06-06 |
Family
ID=11877291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1502579A Granted JPS55109008A (en) | 1979-02-14 | 1979-02-14 | Push-pull amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55109008A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555126A (en) * | 1982-10-18 | 1985-11-26 | Mazda Motor Corporation | Vehicle suspension system |
| US4573705A (en) * | 1982-11-22 | 1986-03-04 | Mazda Motor Corporation | Suspension and steering control of motor vehicles |
| DE3343007A1 (de) * | 1982-11-30 | 1984-05-30 | Toyo Kogyo Co. Ltd., Hiroshima | Anordnung zum verstellen der aufhaengungen und der lenkeinrichtung eines kraftfahrzeuges |
| JPS6060024A (ja) * | 1983-09-09 | 1985-04-06 | Nissan Motor Co Ltd | 車両におけるロ−ル剛性制御装置 |
| JPS614986A (ja) * | 1984-06-20 | 1986-01-10 | Nissan Motor Co Ltd | 超音波距離測定装置 |
| JP4951926B2 (ja) * | 2005-10-13 | 2012-06-13 | トヨタ自動車株式会社 | 車両挙動制御装置 |
-
1979
- 1979-02-14 JP JP1502579A patent/JPS55109008A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55109008A (en) | 1980-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137509A (ja) | 利得制御増幅回路 | |
| JPS5810008B2 (ja) | ブツシユブルゾウフクキ | |
| JPH0322723B2 (ja) | ||
| JPS6123689B2 (ja) | ||
| US4292583A (en) | Voltage and temperature stabilized constant current source circuit | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS5928287B2 (ja) | プツシユプル増幅回路 | |
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0434567Y2 (ja) | ||
| JP4654609B2 (ja) | 負荷駆動回路 | |
| JPS6244574Y2 (ja) | ||
| JP2001308662A (ja) | 可変利得増幅回路 | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JPH024503Y2 (ja) | ||
| JP4411756B2 (ja) | 飽和検出回路およびこれを用いた出力制御回路 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| JPS6130767B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 |