JPS5928287B2 - プツシユプル増幅回路 - Google Patents
プツシユプル増幅回路Info
- Publication number
- JPS5928287B2 JPS5928287B2 JP52147645A JP14764577A JPS5928287B2 JP S5928287 B2 JPS5928287 B2 JP S5928287B2 JP 52147645 A JP52147645 A JP 52147645A JP 14764577 A JP14764577 A JP 14764577A JP S5928287 B2 JPS5928287 B2 JP S5928287B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- transistor
- pull amplifier
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオーディオ機器の出力増幅等に用いられるプッ
シュプル増幅回路に関するものである。
シュプル増幅回路に関するものである。
一般にかかるプッシュプル増幅回路はパワーアンプと称
され各種のタイプのものが用いられているが、その基本
となるものはＡ級とＢ級のコンプリメンタリプッシュプ
ル増幅回路である。
され各種のタイプのものが用いられているが、その基本
となるものはＡ級とＢ級のコンプリメンタリプッシュプ
ル増幅回路である。
Ａ級のものは１対の出力トランジスタが常に能動領域で
動作して遮断領域に移行することがないのでスイッチン
グ歪の発生はない利点があるが、バイアス電流を多く流
す必要があって熱損失が大きくなる欠点がある。
動作して遮断領域に移行することがないのでスイッチン
グ歪の発生はない利点があるが、バイアス電流を多く流
す必要があって熱損失が大きくなる欠点がある。
これに対してＢ級のものはＡ級のものに比べてバイアス
電流が少なく熱損失も少ないが、出力トランジスタが交
互に遮断するためスイッチング歪が発生する。
電流が少なく熱損失も少ないが、出力トランジスタが交
互に遮断するためスイッチング歪が発生する。
本発明はこのような点に鑑み、Ａ級とＢ級のプッシュプ
ル増幅回路における欠点を共に除去すべく、熱損失が少
ないと共にスイッチング歪のないプッシュプル増幅回路
を提供するものである。
ル増幅回路における欠点を共に除去すべく、熱損失が少
ないと共にスイッチング歪のないプッシュプル増幅回路
を提供するものである。
この目的のため本発明は、出力トランジスタのエミッタ
抵抗両端の電圧を基準電圧と比較する比較回路、その出
力トランジスタのベース間に直列接続された抵抗を有す
るバイアス回路、比較回路の出力に応答して抵抗を短絡
制御する短絡回路を有し、出力トランジスタが遮断しな
いように、常に入力信号に対応したバイアス電圧を出力
トランジスタに供給するようにしたことを特徴とする。
抵抗両端の電圧を基準電圧と比較する比較回路、その出
力トランジスタのベース間に直列接続された抵抗を有す
るバイアス回路、比較回路の出力に応答して抵抗を短絡
制御する短絡回路を有し、出力トランジスタが遮断しな
いように、常に入力信号に対応したバイアス電圧を出力
トランジスタに供給するようにしたことを特徴とする。
以下、図面を参照して本発明の一実施例を具体的に説明
すると、第１図においてコンプリメンタリ出力トランジ
スタとしてのＮＰＮトランジスタ１とＰＮＰトランジス
タ１′のエミッタがそれぞれ抵抗２．ｚや介して出力点
Ｏにて共通接続され、更に負荷３の方へ接続されている
。
すると、第１図においてコンプリメンタリ出力トランジ
スタとしてのＮＰＮトランジスタ１とＰＮＰトランジス
タ１′のエミッタがそれぞれ抵抗２．ｚや介して出力点
Ｏにて共通接続され、更に負荷３の方へ接続されている
。
これらのトランジスタ１，１′の両ベース間にはそこに
ベースバイアスを与えるためのバイアス回路４が接続さ
れており、このバイアス回路４はダイオード５、抵抗６
ないし８及びダイオード９がこの順序で直列接続されて
構成されている。
ベースバイアスを与えるためのバイアス回路４が接続さ
れており、このバイアス回路４はダイオード５、抵抗６
ないし８及びダイオード９がこの順序で直列接続されて
構成されている。
バイアス回路４には定電流源１０によりバイアス電流が
供給され、入力点Ｓから入力トランジスタ１１に印加さ
れた信号は前記バイアス回路４の両端に伝達され、出力
トランジスタ１，１′をプッシュプル増幅させて負荷３
を駆動するようになっている。
供給され、入力点Ｓから入力トランジスタ１１に印加さ
れた信号は前記バイアス回路４の両端に伝達され、出力
トランジスタ１，１′をプッシュプル増幅させて負荷３
を駆動するようになっている。
更にトランジスタ１，１′のエミッタ側には抵抗２．２
′の両端の電圧ｖＥ１．ｖＥ２を所定の電圧と比較する
比較回路１２が設けられ、バイアス回路４の中央の抵抗
７の両端に比較回路１２の出力に応答してその抵抗Ｉを
短絡制御する短絡回路１３が設けられている。
′の両端の電圧ｖＥ１．ｖＥ２を所定の電圧と比較する
比較回路１２が設けられ、バイアス回路４の中央の抵抗
７の両端に比較回路１２の出力に応答してその抵抗Ｉを
短絡制御する短絡回路１３が設けられている。
比較回路１２においてトランジスタ１の側について説明
すると、エミッタが共通接続された１対のトランジスタ
１４．１５の一方のベースがトランジスタ１のエミッタ
に接続され、他方のベースが一端を出力点Ｏに接続する
抵抗１６の他端に接続され、更にトランジスタ１４゜１
５のエミッタ電流を制御する定電流源１７を備えた差動
回路より構成している。
すると、エミッタが共通接続された１対のトランジスタ
１４．１５の一方のベースがトランジスタ１のエミッタ
に接続され、他方のベースが一端を出力点Ｏに接続する
抵抗１６の他端に接続され、更にトランジスタ１４゜１
５のエミッタ電流を制御する定電流源１７を備えた差動
回路より構成している。
また抵抗１６の両端には定電流源１８．１９により定電
流が供給されてトランジスタ１４のベースに供給する一
定電圧ｖＲ１を発生するようになっている。
流が供給されてトランジスタ１４のベースに供給する一
定電圧ｖＲ１を発生するようになっている。
トランジスタ１′の側も全く同様に構成されて、抵抗１
６′によりトランジスタ１４′のベースに一定電圧ＶＲ
２を供給するようになっている。
６′によりトランジスタ１４′のベースに一定電圧ＶＲ
２を供給するようになっている。
短絡回路１３は比較回路１２の出力により制御されるト
ランジスタ２０ 、２０’のコレクタが一端をそれぞれ
出力点Ｏに接続する抵抗２Ｌ２１’の他端に接続される
と共に、エミッタを共通接続するトランジスタ２２゜２
ｚのベースに接続され、これらのトランジスタ２２．２
２’のコレクタがバイアス回路４の抵抗７の両端に接続
されて成る。
ランジスタ２０ 、２０’のコレクタが一端をそれぞれ
出力点Ｏに接続する抵抗２Ｌ２１’の他端に接続される
と共に、エミッタを共通接続するトランジスタ２２゜２
ｚのベースに接続され、これらのトランジスタ２２．２
２’のコレクタがバイアス回路４の抵抗７の両端に接続
されて成る。
次いで第２図を用いて第１図のプッシュプル増幅回路の
動作について説明すると、無信号状態では比較回路１２
におけるトランジスタ１５．１５’の動作点が共に第２
図のＡ点にあり、トランジスタ１４．１４’の動作点が
第２図のＢ点にあるように設定する。
動作について説明すると、無信号状態では比較回路１２
におけるトランジスタ１５．１５’の動作点が共に第２
図のＡ点にあり、トランジスタ１４．１４’の動作点が
第２図のＢ点にあるように設定する。
する♂このとき短絡回路１３のトランジスタ２０，２σ
が導通してトランジスタ２２゜２ｚも導通するようにな
り、これによりバイアス回路４の抵抗１が短絡する。
が導通してトランジスタ２２゜２ｚも導通するようにな
り、これによりバイアス回路４の抵抗１が短絡する。
一方入力信号条件により出力点Ｏが正側に振れると、ト
ランジスタ１のエミッタ及び出力点０間の電圧ｖＥ０は
増加するが第２図から明らかなようにトランジスタ１５
のコレクタ電流は増加せず、トランジスタ２０の状態は
変化しない。
ランジスタ１のエミッタ及び出力点０間の電圧ｖＥ０は
増加するが第２図から明らかなようにトランジスタ１５
のコレクタ電流は増加せず、トランジスタ２０の状態は
変化しない。
このときトランジスタ１′のエミッタ及び出力点０間の
電圧ｖＥ２は減少してトランジスタ１５′に流れる電流
は減じる。
電圧ｖＥ２は減少してトランジスタ１５′に流れる電流
は減じる。
このためトランジスタ２０′に流れる電流も減少し、し
たがって抵抗２１′に流れる電流も減少するので、抵抗
２１ 、２１’の両端電圧でバイアスをかけられるトラ
ンジスタ２２．２２’の電流も減少し、バイアス回路４
の抵抗７に電流が流れてその両端に電圧を発生する。
たがって抵抗２１′に流れる電流も減少するので、抵抗
２１ 、２１’の両端電圧でバイアスをかけられるトラ
ンジスタ２２．２２’の電流も減少し、バイアス回路４
の抵抗７に電流が流れてその両端に電圧を発生する。
そこでこの電圧によりトランジスタ１，１′のベース間
の電圧が増加して電圧ｖＥρ減少を補うようになり、こ
の結果トランジスタ１′の電圧■Ｅ２の減少による遮断
遷移をそのベース間電圧の増大により阻止することが可
能になる。
の電圧が増加して電圧ｖＥρ減少を補うようになり、こ
の結果トランジスタ１′の電圧■Ｅ２の減少による遮断
遷移をそのベース間電圧の増大により阻止することが可
能になる。
また、入力信号条件により出力点Ｏが負側に振れると、
上記と同様の動作により抵抗２１に流れる電流が減少し
トランジスタ２２゜２２′の電流が減少して抵抗７に電
圧が発生するようになり、この電圧でトランジスタ１の
遮断遷移が同様に阻止される。
上記と同様の動作により抵抗２１に流れる電流が減少し
トランジスタ２２゜２２′の電流が減少して抵抗７に電
圧が発生するようになり、この電圧でトランジスタ１の
遮断遷移が同様に阻止される。
従って第３図のように、ＮＰＮトランジスタ１の電流ａ
とＰＮＰトランジスタ１′の電流ａ′は零になることは
なく常に能動領域で動作させることが可能になり、且つ
無信号時にはＡ級の増幅回路に比して充分小さなアイド
ル電流にすることが可能になる。
とＰＮＰトランジスタ１′の電流ａ′は零になることは
なく常に能動領域で動作させることが可能になり、且つ
無信号時にはＡ級の増幅回路に比して充分小さなアイド
ル電流にすることが可能になる。
尚、図中破線ｂ 、 ｂ’は従来のＢ級のプッシュプル
増幅回路の電流波形を示し、Ｃ２Ｃ′は無信号時のアイ
ドル電流波形である。
増幅回路の電流波形を示し、Ｃ２Ｃ′は無信号時のアイ
ドル電流波形である。
このように本発明によると、出力トランジスタ１．１′
が常に能動領域で動作し遮断領域へ移行することがない
ので、Ｂ級の増幅回路におけるようなスイッチング歪は
発生しない。
が常に能動領域で動作し遮断領域へ移行することがない
ので、Ｂ級の増幅回路におけるようなスイッチング歪は
発生しない。
バイアス電流を多く流す必要がないので、Ａ級の増幅回
路のものに比べて熱損失を小さくすることができる。
路のものに比べて熱損失を小さくすることができる。
第１図は本発明によるプッシュプル増幅回路の一実施例
を示す回路図、第２図は差動回路の動作特性図、第３図
は出力トランジスタの電流波形図である。 ｉ 、１’、１４，１４’、１５．１５’、２０．２０
’。 ２２ 、２２’・・・・・・トランジスタ、２．２’、
１６゜１６’、７・・−・・・抵抗、４・・・・・・バ
イアス回路、１２・・・・・・比較回路、１３・・・・
・・短絡回路１，１７．１７’。 １８．１９・・・・・・定電流源。
を示す回路図、第２図は差動回路の動作特性図、第３図
は出力トランジスタの電流波形図である。 ｉ 、１’、１４，１４’、１５．１５’、２０．２０
’。 ２２ 、２２’・・・・・・トランジスタ、２．２’、
１６゜１６’、７・・−・・・抵抗、４・・・・・・バ
イアス回路、１２・・・・・・比較回路、１３・・・・
・・短絡回路１，１７．１７’。 １８．１９・・・・・・定電流源。
Claims (1)
- 【特許請求の範囲】 １ 出力トランジスタのエミッタ抵抗両端の電圧を基準
電圧と比較する比較回路、前記出力トランジスタのベー
ス間に直列接続された抵抗を有するバイアス回路、前記
比較回路の出力に応答して前記抵抗を短絡制御する短絡
回路を有し、前記出力トランジスタが遮断しないように
、常に入力信号に対応したバイアス電圧を出力トランジ
スタに供給するようにしたことを特徴とするプッシュプ
ル増幅回路。 ２ 前記比較回路はエミッタが共通接続された１対のト
ランジスタとのエミッタ電流を制御する定電流を有する
差動回路からなることを特徴とする特許請求の範囲第１
項記載のプッシュプル増幅回路。 ３ 前記短絡回路はエミッタが共通接続された１対のト
ランジスタのコレクタを前記抵抗の両端に接続してなる
ことを特徴とする特許請求の範囲第２項記載のプッシュ
プル増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52147645A JPS5928287B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
| US05/967,534 US4215318A (en) | 1977-12-08 | 1978-12-07 | Push-pull amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52147645A JPS5928287B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5480055A JPS5480055A (en) | 1979-06-26 |
| JPS5928287B2 true JPS5928287B2 (ja) | 1984-07-12 |
Family
ID=15435013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52147645A Expired JPS5928287B2 (ja) | 1977-12-08 | 1977-12-08 | プツシユプル増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4215318A (ja) |
| JP (1) | JPS5928287B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119548Y2 (ja) * | 1979-08-22 | 1986-06-12 | ||
| US4356452A (en) * | 1979-09-06 | 1982-10-26 | Nippon Gakki Seizo Kabushiki Kaisha | Class A push-pull amplifier with bias controlling circuit |
| JPS57133706A (en) * | 1981-02-13 | 1982-08-18 | Mitsubishi Electric Corp | Power amplifier |
| DE3119328A1 (de) * | 1981-05-15 | 1982-12-02 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur strombegrenzung einer gegentaktendstufe |
| JPS6054508A (ja) * | 1983-09-06 | 1985-03-29 | Pioneer Electronic Corp | エミッタホロワ型シングルエンデットプッシュプル回路 |
| US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3495181A (en) * | 1968-03-26 | 1970-02-10 | Martin G Reiffin | Transistor power amplifier with protective circuitry |
| US4077013A (en) * | 1976-06-04 | 1978-02-28 | Norlin Music, Incorporated | Audio power amplifier with automatic bias control |
-
1977
- 1977-12-08 JP JP52147645A patent/JPS5928287B2/ja not_active Expired
-
1978
- 1978-12-07 US US05/967,534 patent/US4215318A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4215318A (en) | 1980-07-29 |
| JPS5480055A (en) | 1979-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| JPS61230411A (ja) | 電気回路 | |
| JPS6136407B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| GB2217134A (en) | Amplifier circuit | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPS5928287B2 (ja) | プツシユプル増幅回路 | |
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPS6123689B2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JPS5836844B2 (ja) | プッシュプル増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JPS6218979Y2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JP3349334B2 (ja) | 差動増幅器 | |
| JPS5928286B2 (ja) | プツシユプル増幅回路 | |
| JPS6110340Y2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS6214732Y2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPS603244B2 (ja) | 増幅器 |