JPS6216012Y2 - - Google Patents

Info

Publication number
JPS6216012Y2
JPS6216012Y2 JP1979150439U JP15043979U JPS6216012Y2 JP S6216012 Y2 JPS6216012 Y2 JP S6216012Y2 JP 1979150439 U JP1979150439 U JP 1979150439U JP 15043979 U JP15043979 U JP 15043979U JP S6216012 Y2 JPS6216012 Y2 JP S6216012Y2
Authority
JP
Japan
Prior art keywords
current
constant voltage
circuit
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979150439U
Other languages
English (en)
Other versions
JPS5668315U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1979150439U priority Critical patent/JPS6216012Y2/ja
Publication of JPS5668315U publication Critical patent/JPS5668315U/ja
Application granted granted Critical
Publication of JPS6216012Y2 publication Critical patent/JPS6216012Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案はプツシユプル動作する増幅器におい
て、増幅素子をカツトオフしないようにしてスイ
ツチング歪を低減し、かつアイドリング電流の温
度補償を簡単になしうるようにした電力増幅器に
関する。
B級プツシユプル増幅器は効率が良いことから
一般に利用されているが、増幅器の入力信号レベ
ルに応じて増幅素子がカツトオフする時間があ
り、このためキヤリア蓄積効果によるスイツチン
グ歪を生ずるという難点を有していた。これを回
避するために、増幅素子をいかなる時間において
もカツトオフさせないためのバイアス回路を備
え、高効率かつ低歪率のいわゆる改良型A級プツ
シユプル増幅器が提案されている。たとえば、第
1図はこのような増幅器の一例を示す図であつ
て、コンプリメンタリSEPP(シングル・エンデ
ツド・プツシユプル)接続された電力増幅用トラ
ンジスタ1,2には、バイアス電源V1,V′1から
ダイオードD1,D3を介してベース電流が供給さ
れると共に、別のバイアス電源V2,V′2からもダ
イオードD2,D4を介してベース電流が供給され
ており、バイアス電源V1,V′1とバイアス電源
V2,V′2のアイドリング電流への寄与の割合は、
V1,V′1,V2,V′2の値の割合に依存する。そして
入力信号がたとえば正電圧の場合には、ダイオー
ドD1はオン、ダイオードD2はオフ、ダイオード
D3はオフ、ダイオードD4はオンとなる。従つて
一方の電力増幅用トランジスタ1にはバイアス電
源V1からベース電流が供給され、他方の電力増
幅用トランジスタ2にはバイアス電源V′2からベ
ース電流が供給されるので、V′2>トランジスタ
2のVBE+VF(D4)とすれば、電力増幅用トラ
ンジスタ2はいかなる場合もカツトオフとならな
い。同様に入力信号が負電圧の場合にも電力増幅
用トランジスタ1はバイアス電源V2によつてカ
ツトオフになるのを阻止されている。
しかしながら、この種の電力増幅器においては
アイドリング電流が前記バイアス電源V1,V′1
よびV2,V′2の両者によつて決定されるので、ア
イドリング電流の温度補償をするためにはバイア
ス電源V1,V′1を構成する素子だけではなくバイ
アス電源V2,V′2を構成する素子にも前記電力増
幅用トランジスタ1,2との熱結合をする必要を
生じる。このため素子の配置が制約されると共
に、構成が複雑となるなどの欠点を有していた。
この考案は上記事情に基きなされたもので、い
わゆる改良型A級プツシユプル増幅器のアイドリ
ング電流の温度補償を簡単になしうるようにした
電力増幅器を提供することを目的とする。
この目的を達成するために、この考案の電力増
幅器は、プツシユプル動作する少なくとも2以上
のトランジスタの組合せからなる出力段を備えた
電力増幅器において、前記出力段との温度補償が
なされた定電圧を供給する定電圧回路と、この定
電圧回路により前記トランジスタに供給されるバ
イアス電流を入力信号レベルに応じて制御するス
イツチング手段と前記定電圧を一定の電流に変換
する電圧−電流変換回路と、前記一定電流に対応
した電流が流され、かつこの電流に基いて前記ト
ランジスタがカツトオフ状態になるのを阻止する
ために同トランジスタに前記出力段との温度補償
がなされたバイアス電流を供給するカレントミラ
ー回路とを具備した構成を有し、もつて前記トラ
ンジスタのアイドリング電流を前記定電圧回路の
定電圧のみによつて決定されるようにしている。
以下、この考案を第2図から第5図を参照しつ
つその実施例に基き説明する。第2図はこの考案
の電力増幅器の構成を示す回路図、第3図は第2
図に示す回路における電圧電流波形を示す図であ
る。図において符号10で示されるものは電力増
幅器の出力段、20,21はスイツチング手段、
30は定電圧回路、40は電圧−電流変換回路、
50,51はカレントミラー回路である。前記出
力段10は、それぞれダーリントン接続された電
力増幅用トランジスタ11,12,13と電力増
幅用トランジスタ14,15,16との互いにコ
ンプリメンタリSEPP接続して構成され、その出
力端子17には負荷Zlが接続されている。この出
力段10の入力端子18,19には、定電圧回路
30により前記電力増幅用トランジスタに供給さ
れるバイアス電流を入力端子60に印加される入
力信号のレベルに応じて制御する前記スイツチン
グ手段が接続されている。しかして前記入力信号
は前記定電圧回路30の定電圧V1,V′1でバイア
スされて前記出力段10に供給されるとともにそ
の入力信号レベルに応じ前記スイツチング手段に
よつて出力段10への供給が断続されるようにな
つている。
一方、前記定電圧回路30の定電圧V1,V′1
それぞれトランジスタ41,42および抵抗値
R1を有した抵抗43より構成された電圧−電流
変換回路40に供給され、前記定電圧V1,V′1
一定の電流i1に変換されている。この電流i1はカ
レントミラー回路50,51を構成する一方のト
ランジスタ52,54に供給され、他方のトラン
ジスタ53,54にそれぞれ前記一定の電流i1
相等しい電流i1を流すようになされている。前記
トランジスタ53,54のコレクタは前記出力段
10の入力端子18,19にそれぞれ接続される
と共に、抵抗値R2を有した抵抗52,53を介
して出力端子17に接続されている。
以上の構成を有する電力増幅器の動作を次に説
明する。
まず、定電圧回路30および電圧−電流変換回
路40によつて一義的に決定される電流i1と、出
力段10に供給されるベース電流iB,i′Bにつき
説明する。i1は入力信号の如何にかかわらず、次
式(1)で定まる一定の電流である。
i1=V+V′−2VBE/R ……(1) ここで、R1は抵抗43の抵抗値、VBEはトラ
ンジスタ41,42のベースエミツタ間電圧であ
る。この一定の電流i1はカレントミラー回路50
によつて第2図に示すA点に供給されると共にカ
レントミラー回路51によつてB点より取り出さ
れる。
また出力段10に供給されるベース電流iB
i′Bは次式(2),(3)によつて表わされる。
B=(i1+iD)−V/R ……(2) i′B=(i1+i′D)−V′/R ……(3) ここで、iD,i′Dはそれぞれスイツチング手段
20,21のダイオード22,23に流れる電
流、V2,V′2は抵抗52,53の両端に生じる電
圧である。
まず、入力端力60の入力信号が印加されない
無信号時の場合には、(1)式よりi1は一定であり、
かつダイオード22,23に流れる電流iD,i′D
は等しく、出力段10に供給されるベース電流i
B,i′Bは相等しくバランスする。この場合(2),(3)
式で示されるベース電流iB,i′Bは、ほぼi1とi
D,i′Dで決定され、定電圧回路30の定電圧V1
V′1を大きくしi1とiD,i′Dを共に増加させるか、
あるいは抵抗43(抵抗値R1)を小さくしてi1
増加させることによりベース電流iB,i′Bを増加
させることができしたがつてトランジスタ13,
16を流れるアイドリング電流iE,i′Eを増加さ
せることができる。したがつてアイドリング電流
は無信号時におけるi1とiD,i′Dとによつて決定
され、かつi1とiD,i′Dはともに、定電圧V1,V′1
で制御されるので、アイドリング電流の温度補償
は定電圧V1,V′1にのみ施せば実現できることが
わかる。すなわち具体的には、定電圧回路30を
構成する素子と、終段の電力増幅用トランジスタ
11,,12,13,14,15,16とを熱結
合させれば良く、いたつて簡単な方法で高い熱安
定度を得ることができる。また定電圧値V1,V′1
および抵抗値R1を適宜調整することにより、i1
D,i′Dの比率を変化できバイアス電圧V2,V′2
の入力信号に対する変化特性を種々変えることが
できる。
つぎに、入力端子60に入力信号が印加された
場合を考えてみる入力信号が正側に振られた時に
は、カレントミラー回路50,51によるi1は一
定の電流を保持したまま、ダイオード22に流れ
る電流iDが増加する一方、ダイオード23に流
れる電流i′Dが減少しこのダイオード23はカツ
トオフとなる。このときバイアス電圧V2はiD
よつて主に決定され従来と同様に電力増幅用トラ
ンジスタ11,12,13はiDによつて駆動さ
れる。一方、電力増幅用トランジスタ14,1
5,16はi1によつて決まるバイアス電圧V′2
よりカツトオフになるのを阻止される。すなわち
i1によるバイアス電圧V′2は電力増幅用トランジ
スタ14,15,16の各ベース・エミツタ間電
圧の総和より大きくなるように設定されているか
らである。また、入力信号が負側に振られた時に
も同様に電力増幅用トランジスタ11,12,1
3にはi1による順方向バイアス電圧V2が供給され
これらトランジスタはカツトオフになるのを阻止
されている。
第3図は第2図における電力増幅用トランジス
タ13,16にそれぞれ流れるエミツタ電流i
E,i′Eと入力端子60に印加される入力信号Vio
との関係を示す図であり、図中I1,I′1は定電圧
V1,V′1によつて決定されるアイドリング電流を
示し、I2,I′2はカレントミラ回路50,51の出
力電流i1に基くエミツタ電流を示す。
第4図、第5図はこの考案の電力増幅器のそれ
ぞれ異なつた実施例を示す回路図であり、第2図
の回路図において示された構成と同一のものに対
しては同一符号が付されている。
第4図に示す実施例は第2図におけるスイツチ
ング手段20,21のダイオード22,23をト
ランジスタ24,25に置き換え増幅回路の入力
インピーダンスの向上を実現したものである。ま
た、第5図に示す実施例は第2図におけるスイツ
チング手段20,21のダイオード22,23に
かえて差動スイツチ26,27を用いたものであ
る。この差動スイツチ26,27はそれぞれ一組
のトランジスタ26a,26bとトランジスタ2
7a,27bとにより構成され、一側のトランジ
スタ26a,27aのベースは電圧−電流変換回
路40のトランジスタ41,42のベースに接続
され、トランジスタ26a,27aのエミツタは
出力段10の入力端子18,19に接続されてい
る。また他側のトランジスタ26b,27bのベ
ースは抵抗32,33の一端にそれぞれ接続され
ると共に、エミツタは前記入力端子18,19に
接続されている。そしてこれらトランジスタ26
a,26bのエミツタとトランジスタ27a,2
7bのエミツタとの間には抵抗28が介挿され、
トランジスタ26a,26bのコレクタには正の
電源電圧+Eが供給され、トランジスタ27a,
27bのコレクタには負の電源電圧−Eが供給さ
れている。しかして入力端子60の正の入力信号
が印加されると、差動スイツチ26のトランジス
タ26aを介して入力信号は電力増幅段10の入
力端子18に供給され、一方差動スイツチ27の
トランジスタ27aのベース電流は減少しカツト
オフに追い込まれるがこの場合には電圧V′2が供
給されているトランジスタ27bによつて電力増
幅用トランジスタ16はカツトオフになるのを阻
止されている。
以上説明したようにこの考案の電力増幅器は、
アイドリング電流を定電圧回路の一定の電圧のみ
によつて決定できるように構成されているので、
アイドリング電流の温度補償をするに際し前記一
定の電圧のみに温度補償すれば良く、電力増幅用
トランジスタと前記一定の電圧を構成する素子と
を熱結合する簡単な方法によつて高い熱安定度を
得ることができる等種々の効果を有するものであ
る。
【図面の簡単な説明】
第1図は従来の電力増幅器の一例を示す回路
図、第2図はこの考案の電力増幅器の一実施例の
構成を示す回路図、第3図は第2図に示す回路に
おける電圧電流波形を示す図、第4図および第5
図はこの考案の電力増幅器のそれぞれ異なる実施
例を示す回路図である。 10……出力段、20……スイツチング手段、
30……定電圧回路、40……電圧−電流変換回
路、50……カレントミラー回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. プツシユプル動作する少なくとも2以上のトラ
    ンジスタの組合せからなる出力段を備えた電力増
    幅器において、前記出力段との温度補償がなされ
    た定電圧を供給する定電圧回路と、この定電圧回
    路により前記トランジスタに供給されるバイアス
    電流を入力信号レベルに応じて制御するスイツチ
    ング手段と、前記定電圧を一定の電流に変換する
    電圧−電流変換回路と、前記一定電流に対応した
    電流が流され、かつこの電流に基づいて前記トラ
    ンジスタがカツトオフ状態になるのを阻止するた
    めに同トランジスタに前記出力段との温度補償が
    なされたバイアス電流を供給するカレントミラー
    回路とを具備してなる電力増幅器。
JP1979150439U 1979-10-30 1979-10-30 Expired JPS6216012Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979150439U JPS6216012Y2 (ja) 1979-10-30 1979-10-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979150439U JPS6216012Y2 (ja) 1979-10-30 1979-10-30

Publications (2)

Publication Number Publication Date
JPS5668315U JPS5668315U (ja) 1981-06-06
JPS6216012Y2 true JPS6216012Y2 (ja) 1987-04-23

Family

ID=29381472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979150439U Expired JPS6216012Y2 (ja) 1979-10-30 1979-10-30

Country Status (1)

Country Link
JP (1) JPS6216012Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282170A (en) * 1975-12-29 1977-07-09 Matsushita Electric Ind Co Ltd Amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282170A (en) * 1975-12-29 1977-07-09 Matsushita Electric Ind Co Ltd Amplifier

Also Published As

Publication number Publication date
JPS5668315U (ja) 1981-06-06

Similar Documents

Publication Publication Date Title
EP0108428B1 (en) Differential amplifier circuit with rail-to-rail capability
JPH07209346A (ja) ヒステリシスを持つコンパレータ
JPS6136407B2 (ja)
US4723111A (en) Amplifier arrangement
US5406222A (en) High gain transistor amplifier
US4357578A (en) Complementary differential amplifier
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
US4607233A (en) Push-pull amplifier circuit with stable class AB operation
CA1164962A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
JPS6313571B2 (ja)
EP0156411B1 (en) Darlington transistor arrangement
JPS6216012Y2 (ja)
JPH04223602A (ja) 増幅回路
JPH0712128B2 (ja) 増幅器
JPS6040018Y2 (ja) 電力増幅回路
JP2509462Y2 (ja) 増幅器
US4935704A (en) Low distortion linear amplifier with high-level output
JP2661358B2 (ja) レベルシフト回路
JPS6226203B2 (ja)
JPS6244574Y2 (ja)
JP2532900Y2 (ja) リミッタ回路
JPS6119541Y2 (ja)
JPS6133710Y2 (ja)
EP0028229B1 (en) A balanced amplifier output stage
JPS6223133Y2 (ja)