JPS6226203B2 - - Google Patents
Info
- Publication number
- JPS6226203B2 JPS6226203B2 JP9805278A JP9805278A JPS6226203B2 JP S6226203 B2 JPS6226203 B2 JP S6226203B2 JP 9805278 A JP9805278 A JP 9805278A JP 9805278 A JP9805278 A JP 9805278A JP S6226203 B2 JPS6226203 B2 JP S6226203B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- terminal
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005513 bias potential Methods 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器、特に電力増幅器に関するもの
である。
である。
利得の異なる２つの増幅器が同一の電力増幅器
に並列に直流結合され、この２つの増幅器を切替
えるとともに負荷をも切替えて使用する場合、電
力増幅器の出力中点電位が最適な電圧となる様に
補正しなければならない。一般に電力増幅器にお
いて、ある電源電圧に対して最大の出力を得る為
には、かかる電力増幅器の出力中点電位を電源電
圧の半分に設定する事が望ましい。したがつて本
発明によれば、電力増幅器の出力中点電位を容易
に電源電圧の半分に設定する事ができ、また外付
け部品及び端子の少ない集積回路に適した回路が
実現できる。
に並列に直流結合され、この２つの増幅器を切替
えるとともに負荷をも切替えて使用する場合、電
力増幅器の出力中点電位が最適な電圧となる様に
補正しなければならない。一般に電力増幅器にお
いて、ある電源電圧に対して最大の出力を得る為
には、かかる電力増幅器の出力中点電位を電源電
圧の半分に設定する事が望ましい。したがつて本
発明によれば、電力増幅器の出力中点電位を容易
に電源電圧の半分に設定する事ができ、また外付
け部品及び端子の少ない集積回路に適した回路が
実現できる。
以下、図面を参照して本発明について説明す
る。
る。
第１図に、本発明による回路をトランシーバー
の送受信装置の電力増幅部に具体的に実施した回
路の１例を示す。図において、点線で囲まれた回
路１００は負帰還電力増幅器、回路２００は受信
部、回路３００は送信部増幅器である。回路３０
０は回路１００に直流結合され、回路２００は回
路１００とコンデンサC1を介して接続されてい
る。スイツチSW1及びSW2は送受信切替えスイツ
チでTX時には送信状態、RX時には受信状態とな
る。今、スイツチSW1及びSW2がTX側に入つて
いるものとすれば、ダイオードD1のアノードは
接地され端子ａはほぼ零電位である。この時、端
子ａの電位がダイオードD2、トランジスタQ1、
抵抗R2によつて定まるトランジスタQ10のベース
電位より低い為、トランジスタQ9，Q8は遮断状
態、トランジスタQ10，Q11は導通状態となる。
ここでトランジスタQ8，Q11のコレクタが、それ
ぞれトランジスタQ12，Q13のベースに接続され
ている為トランジスタQ13のベース電位が持ち上
げられてトランジスタQ13は遮断状態となり、一
方トランジスタQ12は導通状態となる。したがつ
て、スイツチSW1及びSW2がTX側にある時、マ
イクより加えられる入力信号は、トランジスタ
Q2を介してダイオードD2、トランジスタQ1，Q4
及び抵抗R2，R4からなる定電流源とトランジス
タQ3，Q5とにより構成される差動増幅器で増幅
され、トランジスタQ12を介して電力増幅器１０
０に伝達される。電力増幅器１００はトランジス
タQ14，Q15の差動増幅器からダーリントン接続
されたトランジスタQ17，Q18の駆動段に加えら
れ、トランジスタQ19〜Q22のシングルエンデツ
ドプツシユプル出力段から出力される。端子ｄの
出力はトランジスタQ15のベースに負帰還されて
いる。そして電力増幅された後、出力トランスＴ
を介して送信出力トランジスタのコレクタに伝達
されて、コレクタ変調がかけられる。この時、入
力端子ｂに信号が加えられてもトランジスタQ13
が遮断状態である為、電力増幅器１００には伝達
されない。
の送受信装置の電力増幅部に具体的に実施した回
路の１例を示す。図において、点線で囲まれた回
路１００は負帰還電力増幅器、回路２００は受信
部、回路３００は送信部増幅器である。回路３０
０は回路１００に直流結合され、回路２００は回
路１００とコンデンサC1を介して接続されてい
る。スイツチSW1及びSW2は送受信切替えスイツ
チでTX時には送信状態、RX時には受信状態とな
る。今、スイツチSW1及びSW2がTX側に入つて
いるものとすれば、ダイオードD1のアノードは
接地され端子ａはほぼ零電位である。この時、端
子ａの電位がダイオードD2、トランジスタQ1、
抵抗R2によつて定まるトランジスタQ10のベース
電位より低い為、トランジスタQ9，Q8は遮断状
態、トランジスタQ10，Q11は導通状態となる。
ここでトランジスタQ8，Q11のコレクタが、それ
ぞれトランジスタQ12，Q13のベースに接続され
ている為トランジスタQ13のベース電位が持ち上
げられてトランジスタQ13は遮断状態となり、一
方トランジスタQ12は導通状態となる。したがつ
て、スイツチSW1及びSW2がTX側にある時、マ
イクより加えられる入力信号は、トランジスタ
Q2を介してダイオードD2、トランジスタQ1，Q4
及び抵抗R2，R4からなる定電流源とトランジス
タQ3，Q5とにより構成される差動増幅器で増幅
され、トランジスタQ12を介して電力増幅器１０
０に伝達される。電力増幅器１００はトランジス
タQ14，Q15の差動増幅器からダーリントン接続
されたトランジスタQ17，Q18の駆動段に加えら
れ、トランジスタQ19〜Q22のシングルエンデツ
ドプツシユプル出力段から出力される。端子ｄの
出力はトランジスタQ15のベースに負帰還されて
いる。そして電力増幅された後、出力トランスＴ
を介して送信出力トランジスタのコレクタに伝達
されて、コレクタ変調がかけられる。この時、入
力端子ｂに信号が加えられてもトランジスタQ13
が遮断状態である為、電力増幅器１００には伝達
されない。
次にスイツチSW1及びSW2がRX側に入る場合
即ち受信状態ではダイオードD1のアノードに受
信部のバイアス電圧Ｂ＋が加わる為、端子ａの電
位が上昇してトランジスタQ2のベース・エミツ
タ間が逆バイアスとなり、トランジスタQ2は遮
断状態となる。さらに、トランジスタQ9のベー
ス電位もトランジスタQ10のベース電位より高く
なる為、トランジスタQ8，Q9が導通状態、トラ
ンジスタQ10，Q11が遮断状態となる。したがつ
て、トランジスタQ12のベース電位が持ち上げら
れてトランジスタQ12は遮断状態となり、逆にト
ランジスタQ13が導通状態となつて、受信部２０
０の検波出力信号が入力端子ｂより回路１００の
電力増幅器に伝達されて、出力トランスＴを介し
て負荷抵抗ＲLに出力される。
即ち受信状態ではダイオードD1のアノードに受
信部のバイアス電圧Ｂ＋が加わる為、端子ａの電
位が上昇してトランジスタQ2のベース・エミツ
タ間が逆バイアスとなり、トランジスタQ2は遮
断状態となる。さらに、トランジスタQ9のベー
ス電位もトランジスタQ10のベース電位より高く
なる為、トランジスタQ8，Q9が導通状態、トラ
ンジスタQ10，Q11が遮断状態となる。したがつ
て、トランジスタQ12のベース電位が持ち上げら
れてトランジスタQ12は遮断状態となり、逆にト
ランジスタQ13が導通状態となつて、受信部２０
０の検波出力信号が入力端子ｂより回路１００の
電力増幅器に伝達されて、出力トランスＴを介し
て負荷抵抗ＲLに出力される。
以上の様な動作を行なう第１図の回路について
出力中点電位即ち端子ｄの電位は、トランジスタ
Q15のベース電位と、トランジスタQ16のコレク
タ電流による抵抗R21の両端の電圧降下で決定さ
れる。ここで、トランジスタQ15のベース電位と
トランジスタQ14のベース電位は等しく、トラン
ジスタQ14のベース電位は複数個（この場合は１
個）のダイオードD4の順方向電圧と、トランジ
スタQ12及びQ13のエミツタ電位とによつて決ま
る。したがつて、送信状態におけるトランジスタ
Q12のベース電位と、受信状態におけるトランジ
スタQ13のベース電位とが等しければ、出力中点
電位は送受信のいずれの状態でも等しくなる。送
信状態におけるトランジスタQ12のベース電位
は、トランジスタQ3のコレクタ電流による抵抗
R4の両端の電位であり、この時に出力中点電位
が電源電圧の半分となる様に、トランジスタQ16
のコレクタ電流は設定されている。一方、受信状
態においてまずトランジスタQ7及び抵抗R7が接
続されていない場合を考える。かかる状態でのト
ランジスタQ13のベース電位は、トランジスタ
Q13のベース電流による抵抗R14の両端の電位であ
り、この電位は送信状態におけるトランジスタ
Q12のベース電位よりも低い為、出力中点電位も
電源電圧の半分より低くなる。そこで、トランジ
スタQ7及び抵抗R7を第１図の様に接続すると、
トランジスタQ13のベース電位は、トランジスタ
Q7のコレクタ電流による抵抗R14の両端の電圧降
下分だけ上昇する事になる。したがつて、抵抗
R7を適切な値に設定する事により、容易に出力
中点電位を電源電圧の半分に補正する事ができ
る。
出力中点電位即ち端子ｄの電位は、トランジスタ
Q15のベース電位と、トランジスタQ16のコレク
タ電流による抵抗R21の両端の電圧降下で決定さ
れる。ここで、トランジスタQ15のベース電位と
トランジスタQ14のベース電位は等しく、トラン
ジスタQ14のベース電位は複数個（この場合は１
個）のダイオードD4の順方向電圧と、トランジ
スタQ12及びQ13のエミツタ電位とによつて決ま
る。したがつて、送信状態におけるトランジスタ
Q12のベース電位と、受信状態におけるトランジ
スタQ13のベース電位とが等しければ、出力中点
電位は送受信のいずれの状態でも等しくなる。送
信状態におけるトランジスタQ12のベース電位
は、トランジスタQ3のコレクタ電流による抵抗
R4の両端の電位であり、この時に出力中点電位
が電源電圧の半分となる様に、トランジスタQ16
のコレクタ電流は設定されている。一方、受信状
態においてまずトランジスタQ7及び抵抗R7が接
続されていない場合を考える。かかる状態でのト
ランジスタQ13のベース電位は、トランジスタ
Q13のベース電流による抵抗R14の両端の電位であ
り、この電位は送信状態におけるトランジスタ
Q12のベース電位よりも低い為、出力中点電位も
電源電圧の半分より低くなる。そこで、トランジ
スタQ7及び抵抗R7を第１図の様に接続すると、
トランジスタQ13のベース電位は、トランジスタ
Q7のコレクタ電流による抵抗R14の両端の電圧降
下分だけ上昇する事になる。したがつて、抵抗
R7を適切な値に設定する事により、容易に出力
中点電位を電源電圧の半分に補正する事ができ
る。
次に、本発明の他の実施例を第２図に示す。第
２図において、点線で囲まれた回路１００は負帰
還電力増幅器、回路３００及び４００は利得の異
なる増幅器で、回路３００及び４００の出力は、
それぞれ回路１００に直流結合されている送信用
増幅器及び受信用増幅器である。この場合も第１
図と同様に、送信状態におけるトランジスタQ12
のベース電位と受信状態におけるトランジスタ
Q13のベース電位とが等しくなる様に抵抗R7の値
を設定すると、出力中点電位は電源電圧の半分と
なる。
２図において、点線で囲まれた回路１００は負帰
還電力増幅器、回路３００及び４００は利得の異
なる増幅器で、回路３００及び４００の出力は、
それぞれ回路１００に直流結合されている送信用
増幅器及び受信用増幅器である。この場合も第１
図と同様に、送信状態におけるトランジスタQ12
のベース電位と受信状態におけるトランジスタ
Q13のベース電位とが等しくなる様に抵抗R7の値
を設定すると、出力中点電位は電源電圧の半分と
なる。
次に、切替え回路手段の制御用として新たに端
子を設けた場合の回路例を第３図に示す。トラ
ンジスタQ9のベースは制御端子に接続され、
制御端子は抵抗R33を介して切替えスイツチ
SW3に接続されている。今、スイツチSW3がTX
側に入ると、トランジスタQ30が遮断状態、トラ
ンジスタQ12が導通状態となり、トランジスタ
Q31及びQ32は導通状態、トランジスタQ13は遮断
状態となる。したがつて端子ａに加えられたマイ
ク入力信号は増幅器３００を通して負帰還電力増
幅器１００に伝達され、端子ｂに加わる入力信号
は増幅器４００に入力されない。一方、スイツチ
SW3がRX側に入ると、端子が抵抗R33を介して
受信部のバイアス電圧Ｂ＋に接続される為、トラ
ンジスタQ30は導通状態、トランジスタQ12は遮
断状態となり、トランジスタQ31及びQ32は遮断
状態トランジスタQ13は導通状態となる。したが
つて端子ａに加わる入力信号は増幅器３００に入
力されず、また端子ｂに加えられる入力信号は増
幅器４００を通して負帰還電力増幅器１００に伝
達される。
子を設けた場合の回路例を第３図に示す。トラ
ンジスタQ9のベースは制御端子に接続され、
制御端子は抵抗R33を介して切替えスイツチ
SW3に接続されている。今、スイツチSW3がTX
側に入ると、トランジスタQ30が遮断状態、トラ
ンジスタQ12が導通状態となり、トランジスタ
Q31及びQ32は導通状態、トランジスタQ13は遮断
状態となる。したがつて端子ａに加えられたマイ
ク入力信号は増幅器３００を通して負帰還電力増
幅器１００に伝達され、端子ｂに加わる入力信号
は増幅器４００に入力されない。一方、スイツチ
SW3がRX側に入ると、端子が抵抗R33を介して
受信部のバイアス電圧Ｂ＋に接続される為、トラ
ンジスタQ30は導通状態、トランジスタQ12は遮
断状態となり、トランジスタQ31及びQ32は遮断
状態トランジスタQ13は導通状態となる。したが
つて端子ａに加わる入力信号は増幅器３００に入
力されず、また端子ｂに加えられる入力信号は増
幅器４００を通して負帰還電力増幅器１００に伝
達される。
以上の如く本発明によれば、第１図、第２図お
よび第３図のいずれの回路例においても同じ効果
が得られ、送信及び受信のどちらの状態でも、容
易に出力中点電位を電源電圧の半分に補正する事
ができる。
よび第３図のいずれの回路例においても同じ効果
が得られ、送信及び受信のどちらの状態でも、容
易に出力中点電位を電源電圧の半分に補正する事
ができる。
第１図は本発明の一実施例を示す回路図、第２
図および第３図はそれぞれ本発明の他の実施例を
示す回路図である。 Ｑ1〜32……トランジスタ、Ｄ1〜8……ダイオー
ド、Ｒ1〜39……抵抗、ＲL……負荷抵抗、Ｃ1〜3
……コンデンサ、Ｔ……トランス、SW1〜3……
送受信切替えスイツチ、１０……定電流源、１０
０……負帰還電力増幅器、２００……受信部、３
００……増幅器、４００……増幅器、ａ……入力
端子、ｂ……入力端子、ｃ……電源端子、ｄ……
出力端子、ｅ……接地端子、……切替え回路制
御端子。
図および第３図はそれぞれ本発明の他の実施例を
示す回路図である。 Ｑ1〜32……トランジスタ、Ｄ1〜8……ダイオー
ド、Ｒ1〜39……抵抗、ＲL……負荷抵抗、Ｃ1〜3
……コンデンサ、Ｔ……トランス、SW1〜3……
送受信切替えスイツチ、１０……定電流源、１０
０……負帰還電力増幅器、２００……受信部、３
００……増幅器、４００……増幅器、ａ……入力
端子、ｂ……入力端子、ｃ……電源端子、ｄ……
出力端子、ｅ……接地端子、……切替え回路制
御端子。
Claims (1)
- １ 第１および第２の入力端子を有する負帰還電
力増幅器と、前記第１の入力端子を第１の信号源
に交流接続する手段と、前記第２の入力端子を第
２の信号源に直流接続する手段と、前記第１およ
び第２の入力端子と第１の電位端との間にそれぞ
れ接続された第１および第２のトランジスタと、
制御信号に応答して前記第１および第２のトラン
ジスタのベース電圧を制御してこれらトランジス
タの一方を導通状態とし前記第１および第２の入
力端子の一方を入力信号によらない電位とする制
御回路と、前記第１の入力端子と第２の電位端と
の間に接続された抵抗と、この抵抗に直列接続さ
れた電流源とを有し、前記電流源の電流は前記抵
抗での電圧降下による前記第１の入力端子の電位
が前記第２の信号源から前記第２の入力端子に与
えられる直流バイアス電位と実質的に等しくなる
値に設定されている増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9805278A JPS5525255A (en) | 1978-08-10 | 1978-08-10 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9805278A JPS5525255A (en) | 1978-08-10 | 1978-08-10 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525255A JPS5525255A (en) | 1980-02-22 |
| JPS6226203B2 true JPS6226203B2 (ja) | 1987-06-08 |
Family
ID=14209455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9805278A Granted JPS5525255A (en) | 1978-08-10 | 1978-08-10 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5525255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6434305U (ja) * | 1987-08-26 | 1989-03-02 | ||
| JPH01148906U (ja) * | 1988-04-06 | 1989-10-16 | ||
| JPH0464883B2 (ja) * | 1987-03-31 | 1992-10-16 | Mitsuboshi Belting Ltd |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145442A (en) * | 1981-03-04 | 1982-09-08 | Matsushita Electric Ind Co Ltd | Low-frequency amplifying circuit |
-
1978
- 1978-08-10 JP JP9805278A patent/JPS5525255A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0464883B2 (ja) * | 1987-03-31 | 1992-10-16 | Mitsuboshi Belting Ltd | |
| JPS6434305U (ja) * | 1987-08-26 | 1989-03-02 | ||
| JPH01148906U (ja) * | 1988-04-06 | 1989-10-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525255A (en) | 1980-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2847519A (en) | Stabilized transistor signal amplifier circuit | |
| KR100194311B1 (ko) | 고이득 증폭 회로 | |
| US3997849A (en) | Push-pull amplifier | |
| US4249136A (en) | PWM Signal power amplifier | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US2896029A (en) | Semiconductor amplifier circuits | |
| JPS59171B2 (ja) | 電子切替回路 | |
| JPS6136407B2 (ja) | ||
| JPH0834395B2 (ja) | スイッチ付き増幅回路 | |
| JPH11504791A (ja) | 演算増幅器 | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4274060A (en) | Signal change-over amplifier | |
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| US4357578A (en) | Complementary differential amplifier | |
| JP2001203544A (ja) | 増幅器装置及び増幅方法 | |
| JPS6226203B2 (ja) | ||
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| US4041407A (en) | Driver circuit for developing quiescent and dynamic operating signals for complementary transistors | |
| US4631490A (en) | Audio output amplifying device | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| US4453134A (en) | High voltage operational amplifier | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| US3733558A (en) | Stable low current amplifier |