JPS6119541Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はＢ級増幅動作の場合とほぼ同一の電力
効率で動作し、スイツチング歪の出ない電力増幅
回路に関する。

従来のオーデイオ用の電力増幅回路はシングル
エンテツドプツシユプル回路が多用され、特に電
力効率の良好なためにＢ級増幅動作をするように
バイアス設定がされている。

しかるにＢ級シングルエンテツドプツシユブル
電力増幅回路において、入力信号の正の半サイク
ルの期間と入力信号の負の半サイクルの期間にお
いては負荷に出力するトランジスタは異なり、入
力信号の正負の半サイクルの切替りに応じてトラ
ンジスタのスイツチングが行われるためトランジ
スタのキヤリア蓄積効果に寄因するスイツチング
歪が発生する欠点があつた。

本考案は上記にかんがみなされたもので、上記
の欠点を解消した電力増幅回路、すなわちＢ級増
幅動作の場合とほぼ同様の電力効率で動作し、か
つ入力信号の正負の半サイクルの切替り時にもト
ランジスタのスイツチングをさせない様にした電
力増幅回路を提供することを目的とするものであ
つて、以下本考案を実施例により説明する。

第１図は本考案の前提となる電力増幅回路の回
路図で、入力信号の正の半サイクルの期間、負荷
に電力を供給するトランジスタ１と２とをインバ
ーテツドダーリントン接続し、トランジスタ１の
コレクタとトランジスタ２のエミツタとの間にダ
イオード３と抵抗４とを並列接続した第１の回路
を接続し、トランジスタ１のコレクタを抵抗５を
通して負荷１１に接続するとともにトランジスタ
２のベースはバイアス回路１３に接続する。また
入力信号の負の半サイクルの期間、負荷に電力を
供給するトランジスタ６と７とをインバーテツド
ダーリントン接続し、トランジスタ６のコレクタ
とトランジスタ７のエミツタとの間にダイオード
８と抵抗９とを並列接続した第２の回路を接続
し、トランジスタ６のコレクタを抵抗１０を通し
て負荷１１を接続するとともにトランジスタ６の
エミツタとトランジスタ７のエミツタとの間に抵
抗１２を接続し、トランジスタ７のベースはバイ
アス回路１３に接続する。なお、トランジスタ６
はトランジスタ１と相補型のトランジスタであ
り、トランジスタ７はトランジスタ２と相補型の
トランジスタである。また＋Ｂおよび−Ｂは正お
よび負の電源端子である。又バイアス回路１３は
電力増幅回路がＢ級動作とするように設定してあ
る。

まず、無信号時はトランジスタ１，２，６およ
び７はクロスオーバー歪を無くするためにアイド
リング電流を流し僅かに順方向にバイアス状態と
なし、オン状態となつている。

いま入力信号の正の半サイクルの期間、入力信
号はトランジスタ１および２により増幅されて抵
抗５を通つて負荷１１に供給される。負荷１１に
流れる電流によつて抵抗５に発生する電圧は入力
信号により生ずるトランジスタ２および７のベー
ス・エミツタ間の電圧Ｖ_BE2およびＶ_BE7の動作点
の変化より大きいため、ダイオード８はカツトオ
フ状態となる。従つて抵抗１２に印加される電圧
の変動分は小さくトランジスタ２および７はオン
状態が維持される。また負の半サイクルの入力信
号が印加されている場合においても同様に動作
し、入力信号の正および負の半サイクルの期間の
切替りに対応してトランジスタ１，２，６および
７はスイツチングされることはなく、スイツチン
グ歪が発生することはない。

つぎに、抵抗４および９の作用について説明す
る。いま入力信号の正の半サイクルの期間におい
て抵抗９が無い場合に、トランジスタ７のスイツ
チングの行われないことは前述の通りであるが、
ダイオード８がカツトオフになるのはダイオード
８に印加される電圧が0.6Vを切つたとき急激に
生じ、このために出力波形に歪が生じる影響があ
る。いまダイオード８がカツトオフ状態となつた
ときにもダイオード８には0.6V以下の電圧が印
加されているため、抵抗９を通してトランジスタ
７に電流が流れる。しかもこの電流変化は第２図
に示す如く、ダイオード８のみのときの電流変化
曲線Ａと抵抗９による電流変化曲線Ｂとの和で曲
線Ｃに示す如くダイオード８のみの場合よりもそ
の変化は緩やかに変化する。従つて抵抗９を通つ
てトランジスタ７に流れる電流変化は緩やかにな
り、ダイオード８のスイツチングによる歪も発生
しない。

つぎに更に正の半サイクルの期間において入力
信号が増加し、ダイオード８に逆方向に電圧が印
加されると抵抗１２に流れていた電流はトランジ
スタ７と抵抗９に分流するが、抵抗１２に流れて
いた電流の総てが抵抗９に流れてしまう迄の期
間、トランジスタ７はカツトオフとなることはな
い。しかしトランジスタ７の電流は除々に減少し
てしまうので、トランジスタ６はトランジスタ７
より先にカツトオフしてしまう。しかしこれは抵
抗５，１０の値をダイオード３，８があまり逆バ
イアスにならない様に選択するか、またはダイオ
ード３，８をそれぞれ複数個直列に接続して電圧
をかせぐことにより防止することができる。また
負の半サイクルの入力信号の期間においての抵抗
４の作用も同様である。

つぎに本考案の一実施例について説明する。本
実施例は第３図に示した如く前記第１図の電力増
幅回路にさらにコンデンサ１６と抵抗１７との直
列回路、コンデンサ１８と抵抗１９との直列回路
とをそれぞれ各別にダイオード３，８に並列に接
続する。

コンデンサ１６と抵抗１７との直列回路および
コンデンサ１８と抵抗１９との直列回路は出力電
流波形の整形の作用を行う。

コンデンサ１６と抵抗１７、コンデンサ１８と
抵抗１９が接続されていないときのトランジスタ
１のコレクタ電流の波形は正弦波の高域周波数の
入力信号に対して第４図ａに示す如くで、その電
流の立上り部分で歪が生ずる。そこでコンデンサ
１６と抵抗１７、コンデンサ１８と抵抗１９とを
接続したときのトランジスタ２のコレクタ電流波
形は第４図ｂに示す如くになり、またトランジス
タ１のコレクタ電流は第４図ｃに示した如く円滑
な波形となり歪は無くなる。

なお、トランジスタ１と６のベース間にトラン
ジスタ１と６にベースバイアス電流を流すための
定電流回路２０を接続しても良い。

この定電流回路２０により、トランジスタ１と
６には常にベース電流が流れ、トランジスタ１お
よび６は定電流回路２０によつてもオン状態に維
持される。

また第１および第２の実施例においてトランジ
スタ２のコレクタと電源端子＋Ｂとの間に接続し
た抵抗１４およびトランジスタ７のコレクタと電
源端子−Ｂとの間に接続した抵抗１５は無くても
差支えない。さらに、第１および第２の実施例に
おいて、抵抗５，１０によつてトランジスタ１，
６に流れる電流がトランジスタ２，７のエミツタ
に帰還されるので、温度ドリフトや電源変動等に
対して安定になる。

以上説明した如く本考案によれば、Ｂ級動作に
バイアス設定をしても、トランジスタはスイツチ
ングすることは無くスイツチング歪は発生するこ
とはなく、高域周波数の入力信号に対しても、出
力信号が歪むことが無い。また電力効率もＢ級増
幅動作の場合と殆んど同一である。

【図面の簡単な説明】

第１図は本考案の前提となる電力増幅回路の回
路図。第３図は本考案の一実施例の回路図。第２
図および第４図は本考案の前提となる電力増幅回
路のおよび一実施例の作用の説明に供する図。 １，２，６および７……トランジスタ、３およ
び８……ダイオード、１１……負荷、１３……バ
イアス回路、２０……定電流回路。

Claims (1)

【実用新案登録請求の範囲】
1. 正電源端子に第１のトランジスタのエミツタ
   を、負電源端子に第１のトランジスタと相補型の
   第２のトランジスタのエミツタを接続し、第１の
   および第２のトランジスタのコレクタと負荷との
   間に第１の抵抗と第２の抵抗とを各別に接続し、
   第１のトランジスタに第３のトランジスタを、第
   ２のトランジスタに第４のトランジスタをそれぞ
   れ各別にインバーテツドダーリントン接続し、第
   ３のおよび第４のトランジスタのエミツタ間に第
   ３の抵抗を接続し、第１のトランジスタのコレク
   タと第３のトランジスタのエミツタとの間に、第
   １のダイオード、および第１のコンデンサと第４
   の抵抗の直列回路とをそれぞれ接続した第１の回
   路を、第２のトランジスタのコレクタと第４のト
   ランジスタのエミツタとの間に第２のダイオー
   ド、および第２のコンデンサと第５の抵抗の直列
   回路とをそれぞれ接続した第２の回路をそれぞれ
   接続し、第３のおよび第４のトランジスタのベー
   スとバイアス回路に接続してなることを特徴とす
   る電力増幅回路。