JPH024503Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、オーデイオ機器の出力段に用いて好
適なSEPP（シングルエンデツド・プツシユプル）
増幅回路に関するもので、特に出力トランジスタ
の熱破壊を防止する様にしたSEPP増幅回路に関
する。

(ロ) 従来の技術 実公昭51−39473号公報に見られる如く、従来
から様々な形のSEPP（シングルエンデツド・プ
ツシユプル）増幅回路が提案されている。前記
様々なSEPP増幅回路のうち、第２図に示す如
く、一対の定電流源を用いてプツシユプル接続さ
れた増幅段を駆動するものが、特性の良さ、回路
設計が容易である等の利点を有する為多用されて
いる。第２図において、無信号時には、差動接続
されたNPNトランジスタによつて構成される第
１前置増幅回路１の出力信号により第１定電流ト
ランジスタ２がバイアスされ、前記第１定電流ト
ランジスタ２のコレクタから直列接続された複数
のダイオードより成るアイドリング回路３に所定
のアイドリング電流が供給される。同時に、差動
接続されたPNPトランジスタによつて、構成さ
れる第２前置増幅回路４の出力信号により第２定
電流トランジスタ５がバイアスされ前記第２定電
流トランジスタ５が前記アイドリング回路３から
所定の電流を吸引する。その際、第１定電流トラ
ンジスタ２の供給電流と第２定電流トランジスタ
５の吸引電流を等しく設定すれば、第１及び第２
駆動トランジスタ６及び７のベースには、直流バ
イアスに応じたベース電流のみが流れ、第１、第
２駆動トランジスタ６，７及び第１及び第２出力
トランジスタ８及び９が平衡状態に保たれる。

次に入力端子１０に正の入力信号が印加された
とすると、第１前置増幅回路１の出力信号が前記
入力信号に応じて負方向に変化し、第１定電流ト
ランジスタ２のコレクタ電流が増加する。一方、
前記正の入力信号の印加により第２前置増幅回路
４の出力信号が負方向に変化する為、第２定電流
トランジスタ５のコレクタ電流が減少する。その
為、前記第１定電流トランジスタ２の供給電流
が、前記第２定電流トランジスタ５の吸引電流よ
りも大となり、両電流の差に応じて第１駆動トラ
ンジスタ６及び第１出力トランジスタ８のエミツ
タ電流が増加し、負荷１１に正の出力信号が印加
される。

また、入力端子１０に負の入力信号が印加され
たとすると、第１前置増幅回路１の出力信号が正
方向に変化して第１定電流トランジスタ２のコレ
クタ電流が減少し、第２前置増幅回路４の出力信
号も正方向に変化して第２定電流トランジスタ５
のコレクタ電流が増加する。その為、前記第１定
電流トランジスタ２による供給電流が前記第２定
電流トランジスタ５による吸引電流よりも小とな
り、両電流の差に応じて第２駆動トランジスタ７
及び第２出力トランジスタ９のエミツタ電流が増
加し、負荷１１に負の出力信号が印加される。

従つて、第２図の回路を用いれば、入力信号に
応じてプツシユプルの関係で負荷を駆動し得る
SEPP増幅回路を提供できる。

(ハ) 考案が解決しようとする問題点 ところが、入力信号周波数が高くなり、例えば
20KHz程度になると、第１及び第２出力トランジ
スタ８及び９のベース蓄積電荷の放電時間が無視
出来なくなり、前記第１及び第２出力トランジス
タ８及び９が同時に大きなエミツタ電流を流す状
態になり、正の電源＋V_ccから前記第１出力トラ
ンジスタ８のコレクタ・エミツタ路、前記第２ト
ランジスタ９のコレクタ・エミツタ路を介して負
の電源−V_ccに電流が流れ、前記第１及び第２ト
ランジスタ８及び９が発熱し、破壊される危険が
生じる。

抵抗１２にコンデンサを並列接続し、第１及び
第２出力トランジスタ８及び９のベース蓄積電荷
の放電時間を短くすれば、前記第１及び第２出力
トランジスタ８及び９の破壊防止を計ることが出
来る。しかしながら、その様な回路構成として
も、クリツプする程度の大出力信号時に、クリツ
プした出力信号が帰還回路１３を介して第１及び
第２前置増幅回路１及び４に負帰還されるため、
第１定電流トランジスタ２がコンデンサを急激に
充電し、その後カツトオフになる。その為前記コ
ンデンサの両端電圧が大になり、第１及び第２出
力トランジスタ８及び９が同時にオンになり、発
熱して破壊される危険が生じる。

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、第
１及び第２出力トランジスタのベース間に、抵抗
とコンデンサとツエナーダイオードとから成る並
列回路を接続した点を特徴とする。

(ホ) 作用 本考案に依れば、第１及び第２出力トランジス
タのベース間電圧がツエナー電圧以上に上昇する
ことが無いので、前記第１及び第２トランジスタ
が同時にオンになることが防止出来る。

(ヘ) 実施例 第１図は、本考案の一実施例を示すもので、１
４は差動接続されたNPNトランジスタから成る
第１前置増幅回路、１５は差動接続されたPNP
トランジスタから成る第２前置増幅回路、１６は
前記第１前置増幅回路１４の出力信号に応じて所
定の電流を発生する第１定電流トランジスタ、１
７は前記第２前置増幅回路１５の出力信号に応じ
て所定の電流を発生する第２定電流トランジス
タ、１８は複数の直列接続されたダイオードから
成り、前記第１及び第２定電流トランジスタ１６
及び１７のコレクタ間に接続されたアイドリング
回路、１９はベースが前記第１定電流トランジス
タ１６のコレクタに接続された第１駆動トランジ
スタ、２０は該第１駆動トランジスタ１９によつ
て駆動される第１出力トランジスタ、２１はベー
スが前記第２定電流トランジスタ１７のコレクタ
に接続された第２駆動トランジスタ、２２は該第
２駆動トランジスタ２１によつて駆動される第２
出力トランジスタ、２３は前記第１及び第２出力
トランジスタ２０及び２２のベース間に接続され
た抵抗２３とコンデンサ２４とツエナーダイオー
ド２５とから成る並列回路、及び２６は出力点Ａ
に得られる出力信号を第１及び第２前置増幅回路
１４及び１５に負帰還する為の負帰還回路であ
る。

次に動作を説明する。無信号時には、第１及び
第２前置増幅回路１４及び１５の出力電圧がそれ
ぞれ所定値となり、第１及び第２定電流トランジ
スタ１６及び１７に所定のコレクタ電流が流れ
る。その時、第１前置増幅回路１４の出力電圧を
＋V_cc−V_BE、第２前置増幅回路１５の出力電圧
を−V_cc＋V_BEに設定すれば、前記第１及び第２
定電流トランジスタ１６及び１７のコレクタ電流
が等しくなる。その為、第１及び第２駆動トラン
ジスタ１９及び２１のベースは、直流電圧により
所定の値にバイアスされ、前記第１及び第２駆動
トランジスタ１９及び２１と前記第１及び第２出
力トランジスタ２０及び２２とが平衝状態にな
る。

次に入力端子２７に正の入力信号が印加される
と、第１及び第２前置増幅回路１４及び１５の出
力が負方向に変化し、第１定電流トランジスタ１
６のコレクタ電流が増大し、第２定電流トランジ
スタ１７のコレクタ電流が減少する。その為、前
記第１定電流トランジスタ１６のコレクタ電流が
第２定電流トランジスタ１７のコレクタ電流より
も大となり、差電流が第１駆動トランジスタ１９
のベースに流入するので、前記第１駆動トランジ
スタ１９及び第１出力トランジスタ２０のエミツ
タ電流が増加し、負荷２８に正の出力信号が印加
される。

また入力端子２７に負の入力信号が印加される
と、第１及び第２前置増幅回路１４及び１５の出
力が正方向に変化し、第１定電流トランジスタ１
６のコレクタ電流が減少し、第２定電流トランジ
スタ１７のコレクタ電流が増大する。その為、両
コレクタ電流に差を生じ、差電流に応じて第２駆
動トランジスタ２１及び第２出力トランジスタ２
２のエミツタ電流が増加し、負荷２８に負の出力
信号が印加される。

第１図の場合、第１及び第２出力トランジスタ
２０及び２２のベース間に、抵抗２３と並列にコ
ンデンサ２４が接続されるので、前記第１及び第
２出力トランジスタ２０及び２２のベース蓄積電
荷の放電時間が十分に短かくなる。その為、入力
端子２７に高周波数の入力信号が印加されたとし
ても、前記ベース蓄積電荷の放電時間が問題にな
ることは無く、第１及び第２出力トランジスタ２
０及び２２が同時にオンすることも無い。従つ
て、第１及び第２出力トランジスタ２０及び２２
の熱破壊を防止することが出来る。

また、抵抗２３及びコンデンサ２４にツエナー
ダイオード２５が並列接続されている為に、第１
及び第２出力トランジスタ２０及び２２のベース
間電圧がツエナー電圧以上に上がることは無い。
その場合、最大無効電流をＩ、第１及び第２出力
トランジスタ２０及び２２のベース・エミツタ間
電圧をV_BE、第１及び第２エミツタ抵抗２９及び
３０の値をＲとすれば、前記ツエナー電圧は、
2V_BE＋2IR以下に設定すれば良い。例えば、最大
無効電流を1A、第１及び第２出力トランジスタ
２０及び２２のベース・エミツタ間電圧を0.7V、
第１及び第２エミツタ抵抗２９及び３０の抵抗値
を0.5Ωとした場合は、前記ツエナー電圧が2Vの
ツエナーダイオード２５を用いればよい。しかし
て、その様なツエナーダイオード２５を用いれ
ば、大振幅の入力信号が印加され、第１及び第２
定電流トランジスタ１６及び１７がオン・オフ動
作したとしても、第１及び第２出力トランジスタ
２０及び２２が同時にオンすることが無く、それ
によつて前記第１及び第２出力トランジスタ２０
及び２２の熱破壊を防止出来る。

(ト) 考案の効果 以上述べた如く、本考案に依れば、簡単な回路
構成で第１及び第２出力トランジスタのベース蓄
積電荷に起因する熱破壊、及び大振幅入力信号印
加時の熱破壊を防止することが出来るので、特に
大出力増幅回路に用いて好適なものである。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、及
び第２図は従来のSEPP増幅回路を示す回路図で
ある。 主な図番の説明、１４，１５……前置増幅回
路、１６，１７……定電流トランジスタ、１９，
２１……駆動トランジスタ、２０，２２……出力
トランジスタ、２３……抵抗、２４……コンデン
サ、２５……ツエナーダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 負荷が接続される出力点プツシユプルの関係で
   出力信号を印加する第１及び第２出力トランジス
   タのベース間に、抵抗とコンデンサとツエナーダ
   イオードとから成る並列回路を接続したことを特
   徴とするSEPP増幅回路。