JPS6218979Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は例えばステレオ再生装置等に用いら
れるリニア増幅器に関し、特に直線性がよく、高
速応答特性に優れた増幅器を提供しようとするも
のである。

リニア増幅器では一般に互に導電型式が異なる
一対の出力トランジスタを電源に対し直列接続
し、これら一対の出力トランジスタを互に相補的
に動作させ、出力トランジスタの接続中点に接続
した負荷を駆動するようにした型式の出力回路が
用いられている。

このような出力回路において従来は出力トラン
ジスタはＢ級動作するようにバイアスが与えられ
ている。従つて一方の出力トランジスタの電流が
或るレベル以上に増加している状態では他方のト
ランジスタは完全にカツトオフの状態に保持され
入力信号の極性が逆転するとカツトオフ状態にあ
る出力トランジスタがオンとなり、オンしていた
トランジスタはオフになる。トランジスタがオフ
の状態からオンの状態になるには周知のように時
間遅れがあり、またこの逆の場合にも時間遅れが
あるため入力信号の極性が反転する部分で応答に
遅れが発生し、これがために負荷に供給される信
号に波形歪となつて表われる欠点がある。

この考案の目的はこのような欠点を一掃し高速
応答特性に優れ直線性のよい増幅器を提供しよう
とするものである。

この考案では入力信号により出力トランジスタ
の電流が或るレベルより減少したことを検出する
検出回路を設け、この検出回路の出力をそれぞれ
の出力トランジスタの信号源に負帰還させ電流の
減少を阻止し、これにより電流が減少した側の出
力トランジスタがカツトオフに至らないようにし
入力信号の極性が反転したときその入力波形に追
従して直ちに電流が増加するように応動できるよ
うにしたものである。

以下にこの考案の一実施例を図面について詳細
に説明する。

第１図はこの考案の一実施例を示す。図中１及
び１′は出力トランジスタを示す。即ち出力トラ
ンジスタ１はNPN型トランジスタであり、１′は
NPN型トランジスタを示し、これら互に導電型
式を異にする一対の出力トランジスタ１及び１′
は電源２及び２′間に直列接続される。即ちエミ
ツタをエミツタ抵抗器３及び３′を介して共通接
続し、その共通接続点から出力端子４を導出す
る。出力端子４と共通電位点との間に負荷５を接
続すること従来のこの種回路と全く同様である。

一方この出力トランジスタ１及び１′の駆動回
路はトランジスタ６及び６′と８及び８′によつて
構成される。即ち入力端子９に供給された入力信
号はトランジスタ６及び６′のベースに供給され
る。トランジスタ６及び６′はそれぞれトランジ
スタ７及び７′との組合せにより差動増幅器とし
て構成される。この差動増幅器の反対側の入力端
子、即ちトランジスタ７と７′のベースも共通接
続され、この共通接続されたベースに出力端子４
から抵抗器２９を通じて負帰還が掛けられる。ト
ランジスタ６及び６′のコレクタには負荷抵抗器
１０及び１０′が接続され、この負荷抵抗器１０
及び１０′に発生する入力信号の増幅出力がトラ
ンジスタ８及び８′のベースに供給される。トラ
ンジスタ８はPNP型トランジスタが使用されトラ
ンジスタ８′はNPN型トランジスタが使用され
る。トランジスタ８のエミツタは正極電源２に接
続され、コレクタが出力トランジスタ１のベース
と抵抗器１１の一端に接続される。トランジスタ
８′のエミツタは負極電源２′に接続されコレクタ
がトランジスタ１′のベースと抵抗器１１の他端
に接続される。

このような信号系において入力端子１に例えば
正極性となるような入力信号が与えられるとトラ
ンジスタ６の電流が増加し６′の電流が減少する
から負荷抵抗器１０と１０′には入力信号が増幅
されて同位相で出力される。その増幅出力はトラ
ンジスタ８及び８′のベースに供給される。トラ
ンジスタ８のベースはこの場合には共通電位の方
向に偏倚されるからトランジスタ８のコレクタ電
流は増加し、出力トランジスタ１のベース電流を
増加させる。またトランジスタ８′のベース電位
はこの場合には負電位側に偏倚されるからトラン
ジスタ８′のコレクタ電流は減少し出力トランジ
スタ１′のベース電流を減少させる。よつて入力
端子９の電位が正極性の方向に偏倚したときは出
力トランジスタ１の電流が増加し１′の電流が減
少しその差の電流が負荷５にトランジスタ１から
供給される。

また入力端子９が負方向に偏倚されたときは出
力トランジスタ１の電流が減少し、１′の電流が
増加するから負荷５には先の例とは逆向の電流が
流れる。

このようにして負荷５が駆動されるものである
が、この考案においては出力トランジスタ１及び
１′の双方にこれら出力トランジスタ１及び１′に
これら出力トランジスタをオフに制御する逆バイ
アス信号が与えられたことを検出する検出回路１
２，１２′を設ける。

この検出回路１２，１２′はPNP型トランジス
タ１３、NPN型トランジスタ１３′、電流源１
４，１４′と定電圧素子として用いられるダイオ
ード１５，１５′とにより構成される。即ち電流
源１４の一端が正極電源２に接続され、電流源１
４の他端と出力端子４との間にダイオード１５を
この例では２本を順方向に直列接続する。また電
流源１４′の一端を負極電源２′に接続し、電流源
２′の他端と出力端子４との間に２本のダイオー
ド１５′を順方向に接続する。これらダイオード
１５，１５′はツエナーダイオードを用いること
もできる。電流源１４とダイオード１５との接続
点Ａと電流源１４′とダイオード１５′との接続点
ＢにそれぞれPNP型トランジスタ１３のエミツタ
と及びNPN型トランジスタ１３′のエミツタを接
続し、これらトランジスタ１３と１３′のベース
を出力トランジスタ１と１′のそれぞれのベース
に接続する。またトランジスタ１３，１３′のコ
レクタは抵抗器１６，１６′を通じて出力端子４
に接続する。

抵抗器１６と１６′に発生した信号は加算回路
２０を構成するNPN型トランジスタ１７とPNP
型トランジスタ１７′のそれぞれのベースに供給
する。これらトランジスタ１７と１７′のエミツ
タは共通接続し、コレクタをトランジスタ８と
８′のそれぞれのベースに接続する。

このように接続構成すればＡ点とＢ点はダイオ
ード１５と１５′によつて常に或る一定の電位差
に保持されトランジスタ１３と１３′のエミツタ
間が一定の電位差に保持される。またダイオード
１５と１５′の接続点を出力端子４に接続してい
るからトランジスタ１５と１５′のエミツタは一
定の電位差を保つたままの状態で出力トランジス
タに入力される信号と同じ位相の信号で励振され
る。この結果として出力トランジスタ１，１′の
ベースに与えられる信号とトランジスタ１３，１
３′のベースに与えられる信号とを比較する動作
を行う。

ここで抵抗器１１に発生する電位差E₁とＡ−
Ｂ点間の電位差E₂はE₁＜E₂となるように設定す
る。従つてトランジスタ１３と１３′には無信号
状態で浅い順方向バイアスが与えられ、これらト
ランジスタ１３，１３′にはわずかにコレクタ電
流が流れているものとする。

入力端子９に第２図Ａに示す例えば正極性の信
号が与えられると先に説明したようにトランジス
タ６，６′にてその入力信号が増幅され、その増
幅出力がトランジスタ８，８′を通じて出力トラ
ンジスタ１，１′のベースに供給される。従つて
出力トランジスタ１及び１′のベースには正極性
の電圧が供給される。このため出力トランジスタ
１′のベース電位が正極性の方向に偏倚するから
検出回路１２を構成するトランジスタ１３はオフ
となり、反対に検出回路１２′を構成するトラン
ジスタ１３′の電流は増加する。つまりトランジ
スタ１３′は出力トランジスタ１′をカツトオフさ
せようとする逆バイアス信号が印加されたことを
検出しその逆バイアス信号に比例した検出出力を
抵抗器１６′の電位差として発生し加算回路２０
を構成するトランジスタ１７及び１７′に順方向
バイアスを供給する。

つまりトランジスタ１３がカツトオフになり抵
抗器１６の電圧降下がゼロになつたとしても抵抗
器１６′に発生する電圧降下が大となればトラン
ジスタ１７と１７′のエミツタがどこにも接続さ
れていないことからそのベース間の電位差は大と
なり、トランジスタ１７と１７′に掛る順方向バ
イアスが大となりトランジスタ１７，１７′のコ
レクタ電流は抵抗器１６′に発生する電圧降下に
比例して増加する。トランジスタ１７及び１７′
のコレクタ電流波形は第２図Ｃに示すように負荷
５を流れる電流波形の絶対値に対応した波形とな
り、この絶対値波形信号をトランジスタ８，８′
に同じ極性で与える。よつてこのコレクタ電流に
よりトランジスタ８及び８′のコレクタ電流は共
に増加し、よつてトランジスタ８には正帰還が掛
り、反対にトランジスタ８′には負帰還が掛る。
従つてトランジスタ８′に負帰還が掛るからトラ
ンジスタ８′の電流は第２図Ｂに示すように或る
レベルＩ_p2以上には減少しないで流れ続け、出力
トランジスタ１′をカツトオフに至らないように
制御する。電流が増加する側の出力トランジスタ
１は入力信号の波形に追従して電流Ｉ_c1が更に増
加し負荷５にその電流を供給し正常に負荷を駆動
する。

入力信号の極性が反転し出力トランジスタ１と
１′のベースに負極性の信号が与えられると今度
は出力トランジスタ１′の出力電流が増加し出力
トランジスタ１の出力電流Ｉ_c1が減少する。ここ
でトランジスタ１′のベース電位が負方向に偏倚
されるためトランジスタ１３′はカツトオフとな
り、トランジスタ１３の電流が増加する。従つて
抵抗器１６の電位差が無信号時の抵抗器１６と１
６′に発生する電位差の加算値より大となつてト
ランジスタ１７及び１７′の順方向バイアスが大
となり、そのコレクタ電流が増加する。よつてト
ランジスタ８及び８′のベース電流が共に増加す
るからトランジスタ８のコレクタ電流は或るレベ
ルより減少することが阻止され出力トランジスタ
１の電流も或るレベルより減少しないで流れ続け
カツトオフに至るのを阻止される。

結局第２図Ａに示すような入力信号が入力端子
９に与えられたとすると、出力トランジスタ１と
１′のコレクタ電流Ｉ_c1とＩ_c2は第２図Ｂに示すよ
うに流れる。また加算回路２０を構成するトラン
ジスタ１７と１７′を流れる電流は第２図Ｃに示
すように出力トランジスタ１と１′を流れる電流
の絶対値と等価な信号となる。ここでコレクタ電
流Ｉ_c1とＩ_c2の最小値は従来の回路ではほゞゼロ
となつていたものであるが、この考案では或る値
Ｉ_p1とＩ_p2に保持され、或るレベルの電流が流れ
続けているため入力信号の極性が反転したときで
もこの最小値Ｉ_p1とＩ_p2からの電流が増加するか
ら従来回路のようにカツトオフ状態から電流が流
れ始める場合と比較して時間遅れなく電流波形が
立上る。よつて電流波形の立上りで波形歪が発生
することがなく、また高速応答性にも優れた増幅
器を得ることができる。

第３図はこの考案の他の実施例を示す。この例
では出力トランジスタ１と１′の信号源としてエ
ミツタ入力型に接続されたトランジスタ６と６′
にて構成した場合を示す。即ちNPN型トランジ
スタ６とPNP型トランジスタ６′のエミツタを互
に抵抗器１８と１８′を介して共通接続し、その
共通接続点から入力端子９を導出する。これらト
ランジスタ６，６′のベースは抵抗器１９，１
９′を通じてそれぞれ出力端子４に接続し、出力
端子４から負帰還を掛けるようにしている。トラ
ンジスタ６及び６′のコレクタはそれぞれ電流源
２１，２１′を通じて正及び負極電源２，２′に接
続し、その各電流源２１及び２１′とトランジス
タ６，６′との接続点に出力トランジスタ１と
１′のベースを接続する。尚端子９′は入力端子９
または出力点４の何れか一方のインピーダンスが
低い方に接続する。

このように構成した場合は入力端子９に例えば
正極性の入力信号が与えられるとトランジスタ６
のコレクタ電位が正方向に上昇し６′のコレクタ
も正方向に上昇する。よつて出力トランジスタ１
の電流が増加し出力トランジスタ１′の出力電流
が減少する。出力トランジスタ１′の出力電流が
減少しようとしていることは検出回路１２′を構
成するトランジスタ１３′が検出し、トランジス
タ１３′のコレクタ電流が増加しそのコレクタ電
流の増加をトランジスタ１７′が検出し、トラン
ジスタ１７′のエミツターコレクタ間の電流が増
しその間の電位差を小さくするからトランジスタ
６′のベースには正方向の電圧が負帰還され、一
方トランジスタ６のベースには正帰還が掛る。従
つてトランジスタ６′は入力信号によりそのコレ
クタ電位が正方向に偏倚しようとしてもトランジ
スタ１７′から供給される負帰還によりコレクタ
電位の上昇は抑制され、この結果出力トランジス
タ１′のベース電流の減少が抑制され、出力トラ
ンジスタ１′がカツトオフに至らないように動作
する。入力信号の極性が反転し出力トランジスタ
１の出力電流が減少しようとした場合にはトラン
ジスタ１３がこれを検出し、その検出出力がトラ
ンジスタ１７を介してトランジスタ６のベースに
負帰還されトランジスタ６′のベースに正帰還さ
れる。結局出力トランジスタ１がカツトオフしな
いように動作し、第１図で説明した実施例と同様
に作用効果が得られる。

第４図はこの考案の他の実施例を示す。この例
では出力トランジスタ１，１′、トランジスタ
６，６′にて直接駆動すると共に出力トランジス
タ１，１′のベースと出力点４間にトランジスタ
２１，２１′のコレクターベースを接続する。ト
ランジスタ２１，２１′のエミツタはそれぞれダ
イオード２２，２２′及び電流源２３，２３′を通
じて負極電源２′と及び正極電源２に接続し、ダ
イオード２２′と電流源２３との接続点及びダイ
オード２２と電流源２３′との接続点間に加算回
路２０を構成するトランジスタ１７，１７′のコ
レクタを接続する。

このように構成すれば例えば出力トランジスタ
１，１′のそれぞれのベースの電位が上昇し、ト
ランジスタ１の電流が増加し１′の電流が減少し
ようとするとトランジスタ１３はオフとなり１
３′のコレクタ電流が増加する。よつて抵抗器１
６′の電圧降下が大となつてこの電圧がトランジ
スタ１７，１７′のベース間に与えられる。よつ
てトランジスタ１７，１７′のコレクタ電流が増
加し、トランジスタ２１，２１′のコレクタ電流
も減少する。トランジスタ２１，２１′のコレク
タ電流が減少すると電流が増加しようとしている
出力トランジスタ１に対しては正帰還が掛り、電
流が減少しようとしている出力トランジスタ１′
に対しては負帰還が掛る。よつて電流が減少しよ
うとしている出力トランジスタ１′は或るレベル
以上に電流が減少せずカツトオフになることが阻
止され上述と同様の作用効果が得られる。またこ
の実施例によれば出力点４を中心に正と負の電位
方向にトランジスタ１，１′、１３，１３′、２
１，２１′が接続されているからIC化が容易にで
きる利点がある。

尚この実施例においてトランジスタ２４，２
４′を電流源とし電流源２３，２３′にトランジス
タを挿入し、このトランジスタをトランジスタ
６，６′で駆動するように構成してもよい。

第５図の例では加算回路２０を駆動用トランジ
スタ６，６′で兼用させ上述の各実施例と同様の
動作を行わせるようにした場合を示す。即ち出力
トランジスタ１，１′に逆バイアス信号が与えら
れたことを検出する回路１２，１２′を構成する
トランジスタ１３，１３′のコレクタを駆動用ト
ランジスタ６′と６のベースにそれぞれ直結して
構成される。

このように構成した場合には出力トランジスタ
１，１′に逆バイアス信号が与えられたことを検
出する回路１２，１２′を構成するトランジスタ
１３，１３′は無信号の状態で何れか一方がオ
ン、他方がオフの状態に安定している。例えばト
ランジスタ１３がオン、１３′がオフの状態で安
定している場合に入力端子９に正極性の入力信号
が与えられたとすると駆動トランジスタ６のコレ
クタ電流が減少し６′のコレクタ電流が増加す
る。このため出力トランジスタ１のベース電位が
上昇しその出力電流が増加すると共に出力トラン
ジスタ１′のベース電位が正極方向に上昇するか
ら出力トランジスタ１′の出力電流は減少する。
このとき出力トランジスタ１′のベース電位が正
極方向に上昇するからトランジスタ１３′のコレ
クタ電流が増加する。トランジスタ１３′のコレ
クタ電流が増加するとトランジスタ６のベース電
流はトランジスタ１３′のコレクタ電流の増加し
た分だけ減少し、出力トランジスタ１のベース電
位を益々上昇させ正帰還が掛る。一方出力点４の
電位が正極方向に上昇するからトランジスタ６′
のコレクタ電流が減少しそのコレクタ電位を負極
方向に制御するから、電流が減少しようとしてい
る出力トランジスタ１′のベース電位は負極方向
に偏倚され負帰還が掛り出力トランジスタ１′が
カツトオフになるのが阻止される。よつて加算回
路を省略しても上述した実施例と同様の作用効果
が得られる。

尚第５図の実施例において上述では初期状態と
してトランジスタ１３がオフ、１３′がオンの場
合を説明したが、１３がオンで１３′がオフの場
合に入力端子９に正極性の入力が与えられても上
述と同様の動作を行う。この場合正極性の入力が
与えられると終局的にトランジスタ１３がオフ、
１３′がオンの状態に反転し入力信号が負極性と
なるまでその状態に保持される。尚この例では電
流源２１及び２１′を入力信号源としてもよい。
またこの第５図の回路構成は全体をIC化するの
が容易に行える利点がある。

以上説明したようにこの考案によれば出力トラ
ンジスタ１，１′の電流が減少しようとする側の
トランジスタがカツトオフにならないように動作
し、よつて入力信号の極性が正から負または負か
ら正に反転する場合に出力トランジスタがオフか
らオンになるための時間遅れが発生しないためこ
の時間遅れによる波形歪が発生することがなく高
速応答性に優れ、直線性のよいリニア増幅器を提
供できる。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す接続図、第
２図はその動作の説明に供する波形図、第３図乃
至第５図はこの考案の他の実施例を示す接続図で
ある。 １，１′……出力トランジスタ、５……負荷、
９……入力端子、１２，１２′……出力トランジ
スタに逆バイアス信号が与えられたことを検出す
る回路。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ 電源に対し直列接続され互に導電型式が異な
   る一対の出力トランジスタと、 Ｂ この一対の出力トランジスタの接続中点と共
   通電位点との間に接続する負荷と、 Ｃ 一対の出力トランジスタの各入力端子にベー
   スが接続されエミツタの相互間に一定の電位差
   が与えられ、この電位差を保つた状態で出力ト
   ランジスタに与えられる信号と同じ位相の信号
   が与えられ、この信号と各出力トランジスタの
   入力端子に与えられる信号とを比較することに
   より各出力トランジスタをカツトオフさせよう
   とする逆バイアス信号を検出し、この逆バイア
   ス信号に比例した信号を取出す一対の検出用ト
   ランジスタと、 Ｄ この一対の検出用トランジスタによつて検出
   した逆バイアス信号に比例した信号を加算し、
   上記負荷に流れる出力電流の絶対値に対応した
   信号を得る加算回路と、 Ｅ この加算回路から得られる絶対値信号を上記
   一対の出力トランジスタに同極性で帰還し、上
   記逆バイアス信号が与えられている出力トラン
   ジスタに対しては負帰還信号として与え、上記
   逆バイアス信号が与えられない他方の出力トラ
   ンジスタに対しては正帰還信号として与える帰
   還回路と、 から成る増幅器。