JPH03201809A

JPH03201809A - 差動出力回路

Info

Publication number: JPH03201809A
Application number: JP1344346A
Authority: JP
Inventors: Minoru Nagata; 稔永田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1991-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、差動出力回路に係り、特にその次段回路と
の接続に対する設計上のｎ山皮を高めるようにしたもの
に関する。

（従来の技術）周知のように、回路用瓦間のインターフェース用として
使用される従来の差動出力回路は、第３図に示すように
構成されている。すなわち、対の入力端子１１．１２に
供給された図示しない前段回路からの入力信号は、ＮＰ
Ｎ型のトランジスタ１３．１４と抵抗１５〜１８と定電
流源１９とよりなる差動増幅器２０で差動増幅された後
、ＮＰＮ型のトランジスタ２１．２２及び定電流源２３
．２４よりなるエミッタフォロワ構成の出力バッファ回
路２５を介して、次段回路２６に伝達される。なお、差
動増幅器２０及び出力バッファ回路２５は、定電圧源２
７から電源電圧が印加されて駆動されるものである。

この場合、次段回路２６への信号の伝達は、差動信号の
形態で行なわれることになるが、上記差動出力回路は、
出力バッファ回路２５のエミッタフォロワの効果で出力
インピーダンスが低いため、次段回路２６として人力イ
ンピーダンスが高くない回路を用いても、信号自体は正
しく伝送されることになる。

しかしながら、このよ−うな従来の差動出力回路では、
出力ハッファ回路２５のエミッタフォロワの作用で、差
動信号成分だけでなく出力信号の同相成分についても出
力インピーダンスを下げてしまうことになる。このため
、次段回路２６に設けられる差動入力端の直流バイアス
電比も、差動出力口路の方で設定してしまうことになり
、次段回路２６の回路構成によっては不具合が坐じると
いう問題がある。

例えば次段回路２６の入力端のバイアス回路が、フィー
ドバック回路で構成されていた場合、外部から強制的に
別のバイアス電圧に設定されることになるため、次段回
路２６に設けられたバイアス回路のフィードバックルー
プがなりたたなくなり、所望のバイアス電圧が得られな
くなるものである。

このため、特に、次段回路２６内において、バイアス回
路で生成されたバイアス電圧を、複数の回路ブロックで
共通使用する構成をとっている場合には、大きな問題と
なる。

また、次段回路２６の同相信号成分に対する入力ダイナ
ミックレンジが小さい場合、次段回路２６内で同相のバ
イアス電圧を所望値に設定してあっても、そのバイアス
電圧が強制的に別の電圧にされてしまうと、その電圧が
次段回路２６の同相信号成分に対する人力ダイナミック
レンジからはずれる恐れもある。

（発明が解決しようとする課題）以上のように、従来の差動出力回路では、次段回路の入
力端の直流レベルを差動出力回路側で設定してしまうた
め、接続にあたっては、次段回路の構成を知り不都合の
生じない接続を行なうようにする必要があり、特にスタ
ンダードセル方式の集積回路製造には適さないという問
題をＨしている。

そこで、この発明は上記事情を考慮してなされたもので
、次段回路の入力端の同相成分の直流レベルに影響を与
えることがなく、しかも差動信号に対しては低出力イン
ピーダンスで駆動することができるようにし、次段回路
をその内部構成にかかわりなく接続することができ、特
にスタンダードセル方式の集積回路製造に好適する極め
て良好な差動出力回路を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明に係る差動出力回路は、人力信号が各ベースに
供給される一対のトランジスタを有する差動増幅器と、
この差動増幅器を構成する一対のトランジスタの各コレ
クタ出力電流がベースにそれぞれ供給されるエミッタフ
ォロワ構成の第１及び第２のトランジスタを有する出力
回路とを備えたものを対象としている。そして、出力回
路を構成する第１及び第２のトランジスタの各コレクタ
電流の和を検出し、この検出出力に基づいて、第１及び
第２のトランジスタの各コレクタ電流の和が、該第１及
び第２のトランジスタのエミッタにそれぞれ接続された
各定電流源の出力電流の和に略等しくなるように、差動
増幅器を帰還制御するように構成したものである。

（作用）上記のような構成によれば、次段回路の入力端に流れ込
む電流のうち、同相信号成分が略零に制御されるため、
差動出力回路の出力は、差動信号成分では出力回路のエ
ミッタフォロワの効果で低インピーダンスとなるが、同
相信号成分に対しては高インピーダンス状態となり、次
段回路の入力端の同相成分の直流レベルに影響を与える
ことがなくなるので、次段回路をその内部構成にかかわ
りなく接続することができ、次段回路との接続に対する
設計上の自由度を高めることができるものである。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第３図と同一部分には同
一記号を付して示している。すなわち、出力バッフ７回
路２５を構成するエミッタフォロワのトランジスタ２１
．２２の各コレクタ電流の和を電流検出回路２８で検出
し、その検出電流値が、トランジスタ２１．２２のエミ
ッタに接続された各定電流源２３．２４の出力電流の和
と略等しい電流値となるように、同相電圧制御回路２つ
を介して差動増幅器２ｏに帰還をかけるようにしたこと
が、従来と異なる部分である。

上記実施例のような構成によれば、次段回路２６の入力
端に流れ込む電流のうち、同相信号成分は略零に制御さ
れる。このため、第１図に示す差動出力回路の出力は、
差動信号成分では出力バッファ回路２５のエミッタフォ
ロワの効果で低インピーダンスとなるが、同相信号成分
に対しては高インピーダンス状態、つまり、フローティ
ング状態となるため、次段回路２６の人力端のＩ、ｉｌ
相成分の直流レベルに影響を与えることがなくなる。

したがって、次段回路２６をその内部構成にかかわりな
く接続することができるので、次段回路２６との接続に
対する設計上の自由度を高めることができ、特にスタン
ダードセル方式の集積回路製造に好適するようになるも
のである。

次に、第２図は、この発明の他の実施例を示すもので、
第１図と同一機能を奏する部分には同一記号を付して示
している。この実施例は、ＰＮＰ型のトランジスタ１３
．１４と抵抗１５〜］８と定電流源１つとよりなる差動
増幅器２０の、共通エミッタ側の電圧を同相電圧制御回
路２つによって制御するようにしたもので、入力端子１
１゜１２に供給される入力信号の同相成分の電圧レベル
が高い場合に有効となる。

なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］以上詳述したようにこの発明によれば、次段回路の入力
端の同相成分の直流レベルに影響を与えることがなく、
しかも差動信号に対しては低出力インピーダンスで駆動
することができるようにし、次段回路をその西部構成に
かかわりなく接続して、次段回路との接続に対する設計
上の自由度を高めることができ、特にスタンダードセル
方式の集積回路製造に好適する極めて良好な差動出力回
路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る差動出力回路の一大施例を示す
ブロック回路構成図、第２図はこの発明の他の実施例を
示すブロック回路構成図、第３図は従来の差動出力回路
を示すブロック回路構成図である。１１．１２・・・入力端子、１３．１４・・・トランジ
スタ、１５〜１８・・・抵抗、１９・・・定電流源、２
０・・・差動増幅器、２１．２２・・・トランジスタ、
２３．２４・・・定電流源、２５・・・出力バッファ回
路、２６・・・次段回路、２７・・・定電圧源、２８・
・・電流検出回路、２つ・・・同相電圧制御回路。ｉ［１図

Claims

【特許請求の範囲】

入力信号が各ベースに供給される一対のトランジスタを
有する差動増幅器と、この差動増幅器を構成する一対の
トランジスタの各コレクタ出力電流がベースにそれぞれ
供給されるエミッタフォロワ構成の第１及び第２のトラ
ンジスタを有する出力回路とを備えた差動出力回路にお
いて、前記出力回路を構成する第１及び第２のトランジ
スタの各コレクタ電流の和を検出し、この検出出力に基
づいて、前記第１及び第２のトランジスタの各コレクタ
電流の和が、該第１及び第２のトランジスタのエミッタ
にそれぞれ接続された各定電流源の出力電流の和に略等
しくなるように、前記差動増幅器を帰還制御するように
構成してなることを特徴とする差動出力回路。