JPH01277019A - シュミット―トリガ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は入力端子における入力信号を変換・して出力端
子に出力信号として出力させるシュミット−トリガ回路
であって、各々がベース、エミッタ及びコレクタを有し
ている第１トランジスタと第２トランジスタとから成る
差動増幅器を具えており、前記第１及び第２トランジス
タのエミッタを第１電流源に結合させ、第１トランジス
タのベースを入力端子に結合させ、第２トランジスタの
コレクタを第１電流ミラーの入力端子に結合させ、第２
トランジスタのベースを第１電流ミラーの出力端子に結
合させたシュミット−トリガ回路に関するものである。

（従来の技術） ２個のエミッタ結合させたトランジスタを具えているシ
ュミット−トリガ回路は特開昭６０−１３６４１３　４
から既知である。この従来回路では入力電圧を一方の第
１トランジスタのベース（第１入力端子）に供給し、第
２トランジスタの第２入力端子、即ちベースを第２電流
ミラーにより前記第２トランジスタのコレクタに接続し
、前記第１及び第２トランジスタのエミッタを電流源に
接続している。

（発明が解決しようとする課題） 上記従来のシュミット−トリガ回路は集積回路技術にて
容易に製造することができない。その理由は、抵抗、特
に抵抗値が高い抵抗は集積化が困難であるからである。

そこで、本発明の目的は抵抗を全く用いないシュミット
−トリガ回路を提供することにある。

（課題を解決するための手段） 本発明は冒頭にて述べた種類のシュミット−トリガ回路
において、前記第２トランジスタのベースを第１結合点
にて第２電流源に結合させ、且つ第２結合点にて半導体
接合を介して前記第１電流ミラーの出力端子に結合させ
ると共に第１ダイオードアレイにも結合させ、該第１ダ
イオードアレイを少なくとも２個のダイオード素子で構
成し、且つ前記第１ダイオードアレイを前記第１電流ミ
ラー及び前記半導体接合に並列に配置したことを特徴と
する。

上記本発明によるシュミット−トリガ回路では、入力信
号が十分に小さい場合に、電流が第１電流ミラーの人力
段及び差動増幅器を経て第１電流源に流れるようになる
。第１電流ミラーにより再生された電流は、この電流ミ
ラーの出力段から半導体接合を経て第２電流源へと流れ
る。この場合に、第１電流ミラーの出力端子と前記半導
体接合との間の電圧は２個のダイオード電圧よりも小さ
いために、第１ダイオードアレイには電流が流れな（な
る。入力信号が十分に大きい場合には、第１電流ミラー
及び半導体接合には電流が流れな（なる。

第２電流源に流れる電流は第１ダイオードアレイにより
供給される。

前記半導体接合をフィードバックトランジスタのベース
−エミッタ接合とし、このトランジスタのベースを第１
電流ミラーの出力端子に結合させると共にエミッタを第
２トランジスタのベースに結合させると、第１電流ミラ
ーの出力端子から第２トランジスタｐベースへの電流利
得が高くなり、これによりトリガ回路は一層迅速に切り
替わるようになる。

出力信号は、例えば第１ダイオードアレイに結合させる
他の電流ミラーによって取出すことができる。出力信号
は第１しきい値で低いレベルから高レベルへと変化し、
これは第１電流ミラーの出力段の電圧と、フィードバッ
クトランジスタのベース−エミッタ電圧とに依存する。

出力信号が高いレベルから低レベルへと変化する第２切
替しきい値は第１ダイオードアレイにおけるダイオード
素子の順方向電圧の和に依存する。

前記第１ダイオードアレイは少なくとも２個直列に接続
したダイオード素子で構成する。これらのダイオード素
子は第２電流源に流れる電流に対して順方向となるよな
極性で接続する。

ヒステリシス幅、即ち２つの切替しきい値開の間隔は第
１ダイオードアレイにおけるダイオード素子の個数によ
って規定される。２つの切替しきい値は、第２ダイオー
ドアレイを第１結合点と第２結合点との間に配置すれば
、これら２つのしきい値の間隔を維持しながら低くする
ことができる。

出力信号は第１ダイオードアレイから電流ミラーによっ
て取出すのが好適である。この場合には第１ダイオード
アレイを第２電流ミラーの人力段の入力電流通路に配置
し、この第２電流ミラーの出力段を出力端子に接続する
。

無電流状態にて温度変動又はクリスタル欠陥が第１電流
ミラーの出力段に漏れ電流を生ぜしめることがある。こ
のような漏れ電流を排流（吸収）させるために、第１ト
ランジスタのコレクタを第３電流ミラーの入力端子に接
続し、この第３電流ミラーの出力端子を第４電流ミラー
の入力端子に結合させ、この第４電流ミラーの出力端子
をフィードバックトランジスタのベースに接続する。こ
の場合には、漏れ電流が第４電流ミラーの出力段によっ
て排流される。この場合にはさらに、ループ利得が増大
し、これにより高い方の切替しきい値での出力信号の縁
部峻度が改善される。

入力電圧が高い場合に差動増幅器の第１トランジスタが
飽和しないようにするために、トリガ回路の入力端子を
入力ダイオードアレイを介して第１トランジスタのベー
スに結合させる。

さらに本発明の他の好適例では、第１電流ミラーの入力
端子に第５電流ミラーの入力段を接続し、この第５電流
ミラーの出力段を第６電流ミラーの入力段に結合させ、
この第６電流ミラーの出力段を前記出力端子に接続する
。この例は無電流状態にて第２電流ミラーの出力段の漏
れ電流を排流するのに用いることができる。なお、この
場合には第２及び第６電流ミラーの出力段を相互接続す
る。

上述した例ではＩ”Ｌ技法の回路に出力信号を供給する
のに用いることもできる。この場合には、第２電流ミラ
ーを省くことができ、第１及び第２電流源の各々が、Ｉ
”Ｌ技法で構成される電流源アレイの出力段を形成し、
この電流源アレイを構成するトランジスタのベースを共
通のインジェクタに接続するようにする。

（実施例） 以下実施例において図面を参照して説明するに、第１図
に単純化して示すシュミット−トリガ回路は２個のＮＰ
Ｎ）ランジスタ２及び３から成る差動増幅器１を具えて
おり、これらトランジスタのエミッタを電流源４に接続
する。この電流源４の他方の端子を電圧源の負の給電端
子５１に接続し、入力端子５２の入力電圧Ｕｅをトラン
ジスタ２のベースに供給する。トランジスタ３のコレク
タを第１電流ミラー５の入力段に接続する。この入力段
はＰＮＰ　）ランジスタロで構成し、このトランジスタ
のエミッタを正の給電端子５０に接続し、このトランジ
スタ６のベース及びコレクタをトランジスタ３のコレク
タに接続する。第１電流ミラー５の出力段はトランジス
タ７で構成し、このトランジスタのベースをトランジス
タ６のベースに接続すると共に、エミッタを正の給電端
子５０に接続する。トランジスタ７のコレクタをＮＰＮ
形のフィードバックトランジスタ８のベースに接続し、
このトランジスタ８のコレクタを正の給電端子５０に接
続すると共に、エミッタを第２電流源９と、トランジス
タ３のベースと、ダイオード素子として接続したＮＰＮ
、トランジスタ１０のエミッタとに接続する。第２電流
源９の他端を負の給電端子５１に接続する。トランジス
タ１０のベース及びコレクタをＰＮＰ　トランジスタ１
１のコレクタ及びベースに接続する。このＰＮＰ　トラ
ンジスタ１１は第２電流ミラー１２の人力段を構成する
。トランジスタ１１のエミッタ並びにＰＮＰ　トランジ
スタ１３のエミッタを正の給電端子５０に接続する。ト
ランジスタ１３のベースをトランジスタ１１のベースに
接続する。トランジスタ１３のコレクタはシュミット−
トリガ回路の出力端子５３を構成する。

シュミット−トリガ回路の作動を第２図に示した伝達特
性によって説明する。

入力信号Ｕｅが負の際にトランジスタ２はカット・オフ
され、トランジスタ３が導通する。これにより、電流が
電流ミラー５のトランジスタ６及びトランジスタ３のコ
レクターエミッタ接合を経て電流源４へと流れる。この
際、導通フィードバックトランジスタ８はほぼ等しい電
流を電流源９に供給する。第１電流ミラー５の出力段に
おけるトランジスタ７は飽和してトランジスタ８が導通
するために、ダイオード素子として接続した２個のトラ
ンジスタ１０及び１１のダイオード接合が短絡される。

この結果、電流ミラー１２は無電流状態となり、出力端
子５３に供給される出力電圧Ｕａ＋ａｉｎは負の給電端
子５１の電圧に対してほぼ０となる。

出力電圧Ｕａは、入力電圧がＵｓｌに等しくなる際に低
レベルＵａ＊（ｎから高レベルＵａ１１．ｘへと変化す
る。この変化時にトランジスタ３がターン・オフされて
、トランジスタ２がターン・オフする。この際、電流ミ
ラー５には電流が流れず、トランジスタ８はカット・オ
フされる。このために電流源９には電流ミラー１２及び
トランジスタ１゜からの電流が流れる。この場合の出力
電圧Ｕａは電流源９からの電流と負荷抵抗（図示せず）
との積に等しくなる。出力電圧Ｕａは切替しきい値Ｕｓ
２で高レベルＵａ、□から低レベルＵａ□０へと変化す
、る。切替しきい値Ｕｓ　　ｌは切替しきい値Ｕｓ２よ
りも高く、切替しきい値Ｕｓｌはトランジスタ７の飽和
電圧及びトランジスタ８のベース−エミッタ電圧により
決定される。切替しきい値Ｕｓｌは次式のように表わす
ことができる。即ち、Ｕｓ　１　＝　ＵｐＵｓａｔｔ　
　Ｕｂａｓここに、Ｕｐは給電端子５０における電圧で
あり、Ｕ、、７はトランジスタ７の飽和電圧であり、Ｕ
ｂ、１１はトランジスタ８のベース−エミッタ電圧であ
る。

切替しきい値Ｕｓ２はトランジスタＩＯ及び１１のベー
ス−エミッタ電圧で表わすことができ、この切替しきい
値Ｕｓ２は次式のように表わされる。

Ｕｓ２　＝Ｕｐ　　Ｕｂ＊＋ｏ　　ＵｂａｚここにＵ　
ｂｓｌ。はトランジスタ１０のベース−エミッタ電圧で
あり、Ｕｏ、はトランジスタ１１のベース−エミッタ電
圧である。

２つの切替しきい値ＵｓｌとＵｓ２との間の間隔は他の
トランジスタをダイオード素子として配置することによ
って大きくすることができる。なお、ダイオード素子と
して配置するこれらのトランジスタはトランジスタ１０
に直列に接続する必要がある。ダイオード素子として接
続する他のトランジスタによって切替ヒステリシスの位
置も変えることができる。この場合には２つの切替しき
い値開の間隔は同じであり、ダイオード素子として接続
するトランジスタは、トランジスタ８及び１０のエミッ
タ接続点と、トランジスタ３のベースと電流源９との接
続点との間に配置する必要がある。

トランジスタ３のオフ状態において、電流ミラー５を無
電流状態とする必要がある際に、クリスタル欠陥又は温
度変化によりトランジスタ７から漏れ電流が生ずること
がある。又、第２電流ミラー１２の出力段も漏れ電流を
発生することがある。

第１図に示した例と比較するに、第３図に示す例は漏れ
電流を吸収する幾つかの追加の電流ミラーを具えている
。この第３図の例では、トランジスタ２のコレクタを第
３電流ミラー１４の入力段に接続し、この電流ミラーの
出力段を第４電流ミラー１５に結合させる。第３電流ミ
ラー１４の入力段はＰＮＰ　）ランジスタ１６で構成し
、このトランジスタのエミッタを正の給電端子５０に接
続し、そのベース及びコレクタをトランジスタ２のコレ
クタに接続する。第３電流ミラー１４の出力段を構成す
るＰＮＰ）ラング・スタ１７のエミッタも正の給電端子
５０に接続し、そのベースをトランジスタ１６のベース
に接続する。第３電流ミラー１４の出力端子を構成する
トランジスタ１７のコレクタを、第４電流ミラー１５の
入力段を構成するＰＮＰトランジスタ１８のベースとコ
レクタとに接続する。トランジスタ１８のエミッタを負
の給電端子に接続する。第４電流ミラー１５の出力段は
ＮＰＮ　）ランジスタ１９で構成し、このトランジスタ
のコレクタをフィードバックトランジスタ８のベース及
びトランジスタ７のコレクタに結合させる。トランジス
タ１９のエミッタを負の給電端子に接続し、このトラン
ジスタのベースをトランジスタ１８のベースに接続する
。

トランジスタ７のコレクタにより供給される漏れ電流は
トランジスタ１９により排流される。さらに、第３及び
第４電流ミラー１４及び１５はループ利得を高め、従っ
て切替しきい値Ｕｓｌにて得られる出力信号の縁部を急
峻にする。

トランジスタ３のコレクタと第１電流ミラー５との間に
は第５電流ミラー２１を配置し、これをＰＮＰ　）ラン
ジスタ２２と２３とで構成する。トランジスタ２２のベ
ース及びトランジスタ２３のベースをトランジスタ３の
コレクタ及びトランジスタ２２のコレクタに接続する。

トランジスタ２２及び２３のエミッタをトランジスタ６
のベースに接続し、トランジスタ２３のコレクタを第６
電流ミラー２４の入力段に接続する。この電流ミラーの
入力段はＮＰＮトランジスタ２５で構成し、このトラン
ジスタのエミッタを負の給電端子に接続し、そのベース
及びコレクタをトランジスタ２３のコレクタに接続する
。

第６電流ミラー２４の出力段はＮＰＮ　）ランジスタ２
６で構成し、このトランジスタ２６のコレクタとトラン
ジスタ１３のコレクタとでシュミット−トリガ回路の出
力端子５３を構成する。トランジスタ２６のエミッタも
負の給電端子５１に接続し、このトランジスタのベース
をトランジスタ２５のベースに接続する。トランジスタ
２６は、電流ミラーが無電流状態にあるべ゛き際にトラ
ンジスタ１３により発生される漏れ電流を排流する。

電流源４及び９を電流源アレイ２８の出力段で形成する
。これらの出力段の各々はＮＰＮ　トランジスタ２９及
び３０でそれぞ°れ構成し、これらのトランジスタのエ
ミッタを負の給電端子５１に接続すると共に、それらの
ベースをＮＰＮ　）ランジスタ３１のベースに接続する
。トランジスタ２９のコレクタをトランジスタ２及び３
のエミッタに接続し、トランジスタ３０のコレクタをト
ランジスタ３のベースに接続する。トランジスタ３１の
エミッタも負の給電端子５１に接続し、このトランジス
タのコレクタをそのベース及び他の電流源２３に接続す
る。この電流源３２の他端は負の給電端子に接続する。

高い入力電圧に対して差動増幅器１のトランジスタ２が
飽和しないようにするため、トランジスタ２のベースに
ダイオード素子として配置されるトランジスタ３３を接
続する。入力信号Ｕｅはトランジスタ３３のベース及び
コレクタに供給され、このトランジスタのエミッタをト
ランジスタ２のベースに接続するため、２つの切替しき
い値Ｕｓｌ及びＵｓ２は常に１ベース−エミッタ電圧骨
だけシフトされる。

シュミット−トリガ回路はＩ”　Ｌ回路に用いることも
できる。第４図はこの目的に好適な一例を示したもので
あり、この例が第３図の例と相違している点は、トラン
ジスタ１３がなく、しかも電流源アレイに供給するベー
ス電流をベース接地形で作動するＰＮＰ）ランジスタ４
０で発生させる点にある。トランジスタ４０のコレクタ
はトランジスタ３１のベースに接続し、エミッタは電流
源３２に接続する。トランジスタ４０のベースは接地す
る。回路の出力端子はトランジスタ２６のコレクタで構
成する。

トランジスタ８のエミッタ接続線とトランジスタ３のベ
ース接続線との間及びトランジスタ８のエミッタ接続線
とトランジスタ１０のエミッタ接続線との間にダイオー
ド接続の他のトランジスタを配置するため、本例におけ
る切替しきい値Ｕｓｌ及びＵｓ２も変化した。ＮＰＮ　
）ランジスタ４１のコレクタ及びベースをトランジスタ
１０のエミッタに接続し、トランジスタ４１のエミッタ
は別のＮＰＮトランジスタ４２のベース及びコレクタに
接続する。トランジスタ４２のエミッタをトランジスタ
８のエミッタと、さらに別のＮＰＮトランジスタ４３の
ベース及びコレクタとに接続する。トランジスタ４３の
エミッタはＮＰＮ　）ランジスタ４４のベース及びコレ
クタに接続する。トランジスタ４４のエミッタをトラン
ジスタ３のベースとトランジスタ３０のコレクタとに接
続する。切替しきい値Ｕｓｌは次式を満足する。即ち、 Ｕｓｌ＝Ｕｐ　　　Ｕｓｍｔ７　Ｕｂ＊４３　　Ｕｂｅ
＜ｎ＋Ｕｂｅｚｉ又、切替しきい値Ｕｓ２は次式を満足
する。即ち、Ｕ　ｓ２　＝Ｕｐ　　Ｕｂｅｔ＋　　Ｕｂ
＊＋ｏ　　Ｕｂ＊４＋　　Ｕｂａ４２Ｕ　ｂ　ａ　４コ
−Ｕｂｍ４ａ＋　Ｕｉ＋ｅｉコここに、Ｕｂａｚ３＋　
　Ｕｂ。４□　Ｕ　ｂ　ｅ　４□ｒ　Ｕｂｅ４３及びＵ
　ｂ　ｍ　４４はトランジスタ３３．４１．４２．４３
及び４４のベース−エミッタ電圧である。

【図面の簡単な説明】

第１図は本発明によるシュミット−トリガ回路の一例を
示す簡単な回路図； 第２図はシュミット−トリガ回路の伝達特性を示す図； 第３及び第４図はそれぞれ本発明によるシュミット−ト
リガ回路の詳細回路図である。 １・・・差動増幅器　　　　２・・・第１トランジスタ
３・・・第２トランジスタ　４・・・第１電流源５・・
・第１電流ミラー ６・・・第１電流ミラーの入力段 ７・・・第１電流ミラーの出力段 ８・・・フィードバックトランジスタ ９・・・第２電流源 （１０，１１）・・・第１ダイオードアレイ１２・・・
第２電流ミラー １３・・・第２ｉｌｔ流ミラーの出力段１４・・・第３
電流ミラー　　１５・・・第４電流ミラー１６・・・第
３電流ミラーの入力段 １７・・・第３電流ミラーの出力段 １８・・・第４電流ミラーの入力段 １９・・・第４電流ミラーの出力段 ２１・・・第５電流ミラー ２２・・・第５電流ミラーの入力段 ２３・・・第５電流ミラーの出力段 ２４・・・第６電流ミラー ２５・・・第６電流ミラーの入力段 ２６・・・第６電流ミラーの出力段 ２８・・・電流源アレイ ２９．３０・・・電流源アレイの出力段３２・・・電流
源 （３２，４０）・・・インジェクタ ３３・・・入力ダイオードアレイ （４３，４４）・・・第２ダイオードアレイ５０・・・
正給電端子　　　　５１・・・負給電端子５２・・・入
力端子　　　　　５３・・・出力端子特許出願人　　　
エヌ・べ−・フィリップス・フルーイランペンファブリ
ケン

Claims (1)

1. 【特許請求の範囲】 １、入力端子（５２）における入力信号（Ｕｅ）を変換
   して出力端子（５３）に出力信号（Ｕａ）として出力さ
   せるシュミット−トリガ回路であって、各々がベース、
   エミッタ及びコレクタを有している第１トランジスタ（
   ２）と第２トランジスタ（３）とから成る差動増幅器を
   具えており、前記第１及び第２トランジスタのエミッタ
   を第１電流源（４）に結合させ、第１トランジスタのベ
   ースを入力端子に結合させ、第２トランジスタのコレク
   タを第１電流ミラー（５）の入力端子に結合させ、第２
   トランジスタのベースを第１電流ミラーの出力端子に結
   合させたシュミット−トリガ回路において、前記第２ト
   ランジスタのベースを第１結合点にて第２電流源（９）
   に結合させ、且つ第２結合点にて半導体接合（８）を介
   して前記第１電流ミラーの出力端子に結合させると共に
   第１ダイオードアレイ（１０、１１）にも結合させ、該
   第１ダイオードアレイを少なくとも２個のダイオード素
   子で構成し、且つ前記第１ダイオードアレイを前記第１
   電流ミラー及び前記半導体接合に並列に配置したことを
   特徴とするシュミット−トリガ回路。 ２、前記半導体接合をフィードバックトランジスタ（８
   ）のベース−エミッタ接合とし、該トランジスタのベー
   スを前記第１電流ミラーの出力端子に結合させ、且つ該
   トランジスタのエミッタを前記第２トランジスタのベー
   スに結合させたことを特徴とする請求項１に記載のシュ
   ミット−トリガ回路。 ３、前記第１結合点と前記第２結合点との間に第２ダイ
   オードアレイ（４３、４４）を配置したことを特徴とす
   る請求項１又は２に記載のシュミット−トリガ回路。 ４、前記第１ダイオードアレイを第２電流ミラー（１２
   ）の入力段における入力電流通路に配置し、前記第２電
   流ミラーの出力段（１３）を前記出力端子（５３）に接
   続したことを特徴とする請求項１、２又は３項のいずれ
   かに記載のシュミット−トリガ回路。 ５、前記第１トランジスタ（２）のコレクタを第３電流
   ミラー（１４）の入力端子に接続し、該第３電流ミラー
   の出力端子を第４電流ミラー （１５）の入力端子に結合させ、該第４電流ミラーの出
   力端子を前記フィードバックトランジスタ（８）のベー
   スに接続したことを特徴とする請求項２、３又は４項の
   いずれかに記載のシュミット−トリガ回路。 ６、前記入力端子（５２）を入力ダイオードアレイ（３
   ３）を介して第１トランジスタ（２）のベースに結合さ
   せたことを特徴とする請求項５に記載のシュミット−ト
   リガ回路。 ７、前記第１電流ミラー（５）の入力端子に第５電流ミ
   ラー（２１）の入力段（２２）を接続し、該第５電流ミ
   ラーの出力段（２３）を第６電流ミラー（２４）の入力
   段（２５）に結合させ、該第６電流ミラーの出力段（２
   ６）を前記出力端子（５３）に接続したことを特徴とす
   る請求項１、２、３、５又は６項のいずれかに記載のシ
   ュミット−トリガ回路。 ８、前記第２及び第６電流ミラーの出力段を相互接続し
   たことを特徴とする請求項６又は７のいずれかに記載の
   シュミット−トリガ回路。 ９、前記第１及び第２電流源（４、９）の各々がＩ＾２
   Ｌ技法で構成される電流源アレイの出力段（２９、３０
   ）を形成し、該電流源アレイを構成するトランジスタの
   ベースを共通のインジェクタ（４０、３２）に接続した
   ことを特徴とする請求項８に記載のシュミット−トリガ
   回路。