JPH06324092A - ヒステリシス回路及びそれを備えた電源供給システム - Google Patents
ヒステリシス回路及びそれを備えた電源供給システムInfo
- Publication number
- JPH06324092A JPH06324092A JP5114856A JP11485693A JPH06324092A JP H06324092 A JPH06324092 A JP H06324092A JP 5114856 A JP5114856 A JP 5114856A JP 11485693 A JP11485693 A JP 11485693A JP H06324092 A JPH06324092 A JP H06324092A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- voltage
- hysteresis
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/32—Compensating for temperature change
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】ヒステリシス幅の温度補償と、その温度補償さ
れたヒステリシス幅の微小な設定が行えるようにしたヒ
ステリシス回路及びそれを備えた電源供給システムを得
る。 【構成】ヒステリシス回路を、基準電圧Vref1を抵抗
分圧してその分圧点の電位をスレッシュホ−ルドレベル
として入力電圧と比較するコンパレ−タ12と、このコ
ンパレ−タ12の出力状態に応じて定電流を分圧点に流
し込むことでスレッシュホ−ルドレベルの設定を異なら
せる設定回路13とで構成する。
れたヒステリシス幅の微小な設定が行えるようにしたヒ
ステリシス回路及びそれを備えた電源供給システムを得
る。 【構成】ヒステリシス回路を、基準電圧Vref1を抵抗
分圧してその分圧点の電位をスレッシュホ−ルドレベル
として入力電圧と比較するコンパレ−タ12と、このコ
ンパレ−タ12の出力状態に応じて定電流を分圧点に流
し込むことでスレッシュホ−ルドレベルの設定を異なら
せる設定回路13とで構成する。
Description
【0001】
【産業上の利用分野】本発明は、出力状態を反転させる
スレッシュホ−ルドレベルを、その出力状態に応じて異
ならせるヒステリシス回路に関するもので、例えば電源
供給状態の判別等に用いて好適なものである。
スレッシュホ−ルドレベルを、その出力状態に応じて異
ならせるヒステリシス回路に関するもので、例えば電源
供給状態の判別等に用いて好適なものである。
【0002】
【従来の技術】従来、このようなヒステリシス回路は図
5に示すように構成されており、1、2、3は温度変化
しない定電圧回路からの基準電圧Vrefを抵抗分圧する
べく直列接続された分圧用の抵抗、4はその抵抗1、2
間の分圧点の電位を基準レベル、即ちスレッシュホ−ル
ドレベルとして入力電圧と比較するコンパレ−タ、5は
コンパレ−タ4の入出力特性にヒステリシスを持たせる
ためにそのスレッシュホ−ルドレベルの設定を異ならせ
るスイッチングトランジスタである。
5に示すように構成されており、1、2、3は温度変化
しない定電圧回路からの基準電圧Vrefを抵抗分圧する
べく直列接続された分圧用の抵抗、4はその抵抗1、2
間の分圧点の電位を基準レベル、即ちスレッシュホ−ル
ドレベルとして入力電圧と比較するコンパレ−タ、5は
コンパレ−タ4の入出力特性にヒステリシスを持たせる
ためにそのスレッシュホ−ルドレベルの設定を異ならせ
るスイッチングトランジスタである。
【0003】ここで、スイッチングトランジスタ5はそ
のコレクタ・エミッタ路が抵抗2、3間の分圧点と接地
間に接続され、フィ−ドバック回路6によりコンパレ−
タ4の出力状態に応じてON・OFFされるようになっ
ている。即ち、スイッチングトランジスタ5はフィ−ド
バック回路6からの出力により、コンパレ−タ4の出力
状態がLの時はOFFにされ、逆にコンパレ−タ4の出
力状態がHの時はONされるようになっている。
のコレクタ・エミッタ路が抵抗2、3間の分圧点と接地
間に接続され、フィ−ドバック回路6によりコンパレ−
タ4の出力状態に応じてON・OFFされるようになっ
ている。即ち、スイッチングトランジスタ5はフィ−ド
バック回路6からの出力により、コンパレ−タ4の出力
状態がLの時はOFFにされ、逆にコンパレ−タ4の出
力状態がHの時はONされるようになっている。
【0004】そのため、スイッチングトランジスタ5の
ON時のスレッシュホ−ルドレベルVp1は、抵抗1、
2、3の抵抗値をR1、R2、R2とし、トランジスタ
5のON状態でのコレクタ・エミッタ間電圧、即ちサチ
ュレ−ション電圧をVsatとすると、
ON時のスレッシュホ−ルドレベルVp1は、抵抗1、
2、3の抵抗値をR1、R2、R2とし、トランジスタ
5のON状態でのコレクタ・エミッタ間電圧、即ちサチ
ュレ−ション電圧をVsatとすると、
【0005】
【数1】
【0006】となる。そして、スイッチングトランジス
タ5のOFF時のスレッシュホ−ルドレベルVp2は、
タ5のOFF時のスレッシュホ−ルドレベルVp2は、
【0007】
【数2】
【0008】となる。従って、コンパレ−タ4の出力が
Hに立ち上がっていない状態では、スイッチングトラン
ジスタ5がOFFとなってそのスレッシュホ−ルドレベ
ルがVp2に設定されることになる。そのため、この状態
でコンパレ−タ4への入力電圧が上昇してVp2を越える
と、コンパレ−タ4の出力がLからHに反転することに
なる。そして、Hに反転した後はスイッチングトランジ
スタ5がONとなって、そのスレッシュホ−ルドレベル
がVp2よりも低いVp1に設定されることになるので、入
力電圧がVp1越えて下降するまで、コンパレ−タ4の出
力がHからLに反転しないことになる(図6参照)。
尚、このようなコンパレ−タ4の入出力特性のヒステリ
シス幅ΔVは、
Hに立ち上がっていない状態では、スイッチングトラン
ジスタ5がOFFとなってそのスレッシュホ−ルドレベ
ルがVp2に設定されることになる。そのため、この状態
でコンパレ−タ4への入力電圧が上昇してVp2を越える
と、コンパレ−タ4の出力がLからHに反転することに
なる。そして、Hに反転した後はスイッチングトランジ
スタ5がONとなって、そのスレッシュホ−ルドレベル
がVp2よりも低いVp1に設定されることになるので、入
力電圧がVp1越えて下降するまで、コンパレ−タ4の出
力がHからLに反転しないことになる(図6参照)。
尚、このようなコンパレ−タ4の入出力特性のヒステリ
シス幅ΔVは、
【0009】
【数3】
【0010】となり、入力電圧に重畳されてくるノイズ
成分によってその出力がバタつかないように設定される
ことになる。
成分によってその出力がバタつかないように設定される
ことになる。
【0011】
【発明が解決しようとする課題】ところが、このような
従来構成のヒステリシス回路では、分圧用の抵抗2、3
間の分圧点をスイッチングトランジスタ5のコレクタ・
エミッタ路を介して接地することで、スレッシュホ−ル
ドレベルを異ならせるようにしているので、そのヒステ
リシス幅ΔVの設定に温度変化するトランジスタ5のサ
チュレ−ション電圧Vsatが含まれることになり、ヒス
テリシス幅ΔVが温度によりバラツクと云った問題を生
じていた。
従来構成のヒステリシス回路では、分圧用の抵抗2、3
間の分圧点をスイッチングトランジスタ5のコレクタ・
エミッタ路を介して接地することで、スレッシュホ−ル
ドレベルを異ならせるようにしているので、そのヒステ
リシス幅ΔVの設定に温度変化するトランジスタ5のサ
チュレ−ション電圧Vsatが含まれることになり、ヒス
テリシス幅ΔVが温度によりバラツクと云った問題を生
じていた。
【0012】また、トランジスタ5のサチュレ−ション
電圧Vsatの制御が難しいため、微小なヒステリシス幅
ΔVの設定が困難であった。本発明はこのような点に鑑
み成されたものであって、ヒステリシス幅の温度補償
と、その温度補償されたヒステリシス幅の微小な設定が
行えるようにしたヒステリシス回路を提供することを目
的とするものである。
電圧Vsatの制御が難しいため、微小なヒステリシス幅
ΔVの設定が困難であった。本発明はこのような点に鑑
み成されたものであって、ヒステリシス幅の温度補償
と、その温度補償されたヒステリシス幅の微小な設定が
行えるようにしたヒステリシス回路を提供することを目
的とするものである。
【0013】
【課題を解決するための手段】上記した目的を達成する
ため本発明では、出力状態を反転させるスレッシュホ−
ルドレベルを、その出力状態に応じて異ならせるヒステ
リシス回路において、基準電圧を抵抗分圧してその分圧
点の電位をスレッシュホ−ルドレベルとして入力電圧と
比較するコンパレ−タと、このコンパレ−タの出力状態
に応じて定電流を分圧点に流し込むか或いは分圧点から
引き込むことでスレッシュホ−ルドレベルの設定を異な
らせる設定回路とを備えているものである。そして、こ
のようなヒステリシス回路を、マイクロコンピュ−タへ
の電源供給を行う電源供給システムに用いて、その電源
供給状態の判別を行わせるようにしたものである。
ため本発明では、出力状態を反転させるスレッシュホ−
ルドレベルを、その出力状態に応じて異ならせるヒステ
リシス回路において、基準電圧を抵抗分圧してその分圧
点の電位をスレッシュホ−ルドレベルとして入力電圧と
比較するコンパレ−タと、このコンパレ−タの出力状態
に応じて定電流を分圧点に流し込むか或いは分圧点から
引き込むことでスレッシュホ−ルドレベルの設定を異な
らせる設定回路とを備えているものである。そして、こ
のようなヒステリシス回路を、マイクロコンピュ−タへ
の電源供給を行う電源供給システムに用いて、その電源
供給状態の判別を行わせるようにしたものである。
【0014】
【作用】このような構成によると、温度補償されたスレ
ッシュホ−ルドレベルの設定が行えることになり、これ
らスレッシュホ−ルドレベルにより決まるヒステリシス
幅も温度補償されたものとなる。そして、制御の容易な
抵抗分圧と定電流とによりスレッシュホ−ルドレベルの
設定が厳密に行えることになるので、ヒステリシス幅も
微小な設定が行えることになる。
ッシュホ−ルドレベルの設定が行えることになり、これ
らスレッシュホ−ルドレベルにより決まるヒステリシス
幅も温度補償されたものとなる。そして、制御の容易な
抵抗分圧と定電流とによりスレッシュホ−ルドレベルの
設定が厳密に行えることになるので、ヒステリシス幅も
微小な設定が行えることになる。
【0015】
【実施例】以下、本発明のヒステリシス回路の一実施例
について図面と共に説明する。図1において、10、1
1は温度変化しない定電圧回路からの基準電圧Vref1
を抵抗分圧するべく直列接続された分圧用の抵抗、12
はその抵抗10、11間の分圧点の電位をスレッシュホ
−ルドレベルとして入力電圧と比較するコンパレ−タ
で、分圧点の電位が印加されるコンパレ−タ12の入力
側インピ−ダンスは大になっている。そして、13はコ
ンパレ−タ12の入出力特性にヒステリシスを持たせる
ためにそのスレッシュホ−ルドレベルの設定を異ならせ
る設定回路で、コンパレ−タ12の出力状態に応じて抵
抗10、11間の分圧点に定電流を流し込むようになっ
ている。
について図面と共に説明する。図1において、10、1
1は温度変化しない定電圧回路からの基準電圧Vref1
を抵抗分圧するべく直列接続された分圧用の抵抗、12
はその抵抗10、11間の分圧点の電位をスレッシュホ
−ルドレベルとして入力電圧と比較するコンパレ−タ
で、分圧点の電位が印加されるコンパレ−タ12の入力
側インピ−ダンスは大になっている。そして、13はコ
ンパレ−タ12の入出力特性にヒステリシスを持たせる
ためにそのスレッシュホ−ルドレベルの設定を異ならせ
る設定回路で、コンパレ−タ12の出力状態に応じて抵
抗10、11間の分圧点に定電流を流し込むようになっ
ている。
【0016】具体的に、設定回路13は定電流回路14
と、コンパレ−タ12の出力状態に応じてON・OFF
されそのON時に定電流回路14からの定電流を分圧点
に流し込むスイッチ回路(例えば、バイポ−ラ素子)1
5とからなっている。即ち、スイッチ回路15はコンパ
レ−タ12の出力状態がLの時にONにされ、逆にコン
パレ−タ12の出力状態がHの時にOFFにされるよう
になっている。
と、コンパレ−タ12の出力状態に応じてON・OFF
されそのON時に定電流回路14からの定電流を分圧点
に流し込むスイッチ回路(例えば、バイポ−ラ素子)1
5とからなっている。即ち、スイッチ回路15はコンパ
レ−タ12の出力状態がLの時にONにされ、逆にコン
パレ−タ12の出力状態がHの時にOFFにされるよう
になっている。
【0017】ここで、16は温度補償された基準電圧V
ref2を出力する基準電圧源(例えば、バンドギャップ
基準電圧源)、17はトランジスタ18のコレクタ側に
流れる電流が一定になるようにするフィ−ドバック付の
コンパレ−タ、19は電流変換用の抵抗、20はカレン
トミラ−回路である。尚、各抵抗10、11、19は互
いに整合がとられており、IC或いはディスクリ−ト構
成において温度変化や製造上における抵抗値のバラツキ
を互いにキャンセルできるようになっている。
ref2を出力する基準電圧源(例えば、バンドギャップ
基準電圧源)、17はトランジスタ18のコレクタ側に
流れる電流が一定になるようにするフィ−ドバック付の
コンパレ−タ、19は電流変換用の抵抗、20はカレン
トミラ−回路である。尚、各抵抗10、11、19は互
いに整合がとられており、IC或いはディスクリ−ト構
成において温度変化や製造上における抵抗値のバラツキ
を互いにキャンセルできるようになっている。
【0018】従って、スイッチ回路15のON時のスレ
ッシュホ−ルドレベルVp’は、抵抗10、11、19
の抵抗値をR1’、R2’、Rxとし、定電流回路14
からの定電流をIとすると、
ッシュホ−ルドレベルVp’は、抵抗10、11、19
の抵抗値をR1’、R2’、Rxとし、定電流回路14
からの定電流をIとすると、
【0019】
【数4】
【0020】となる。そして、スイッチ回路15のOF
F時のスレッシュホ−ルドレベルVp”は、
F時のスレッシュホ−ルドレベルVp”は、
【0021】
【数5】
【0022】となる。従って、コンパレ−タ12の出力
がHに立ち上がっていない状態では、スイッチ回路15
がONとなってそのスレッシュホ−ルドレベルがVp’
(図6のVp2に相当)に設定されることになる。そのた
め、この状態でコンパレ−タ12への入力電圧が上昇し
てVp’を越えると、コンパレ−タ12の出力がLから
Hに反転することになる。そして、Hに反転した後はス
イッチ回路15がOFFとなってそのスレッシュホ−ル
ドレベルがVp’よりも低いVp”(図6のVp1に相当)
に設定されることになるので、入力電圧がVp”を越え
て下降するまで、コンパレ−タ12の出力がHからLに
反転しないことになる。
がHに立ち上がっていない状態では、スイッチ回路15
がONとなってそのスレッシュホ−ルドレベルがVp’
(図6のVp2に相当)に設定されることになる。そのた
め、この状態でコンパレ−タ12への入力電圧が上昇し
てVp’を越えると、コンパレ−タ12の出力がLから
Hに反転することになる。そして、Hに反転した後はス
イッチ回路15がOFFとなってそのスレッシュホ−ル
ドレベルがVp’よりも低いVp”(図6のVp1に相当)
に設定されることになるので、入力電圧がVp”を越え
て下降するまで、コンパレ−タ12の出力がHからLに
反転しないことになる。
【0023】そして、このようなコンパレ−タ12の入
出力特性のヒステリシス幅ΔVp(図6のΔVに相当)
は、
出力特性のヒステリシス幅ΔVp(図6のΔVに相当)
は、
【0024】
【数6】
【0025】となる。ここで、IはI=Vref2/RXで
表されることから、
表されることから、
【0026】
【数7】
【0027】となる。このように、ヒステリシス幅ΔV
は温度補償された基準電圧Vref2と互いに整合のとれ
た抵抗10、11、19とによって設定されることにな
るので、温度変化や抵抗バラツキの影響等を受けること
がなく、またその設定も制御の容易な抵抗10、11、
19により、厳密且つ自由に行うことができることにな
る。
は温度補償された基準電圧Vref2と互いに整合のとれ
た抵抗10、11、19とによって設定されることにな
るので、温度変化や抵抗バラツキの影響等を受けること
がなく、またその設定も制御の容易な抵抗10、11、
19により、厳密且つ自由に行うことができることにな
る。
【0028】次に、図2はこのようなヒステリシス回路
をマイクロコンピュ−タへの電源供給を行う電源供給シ
ステムに用いて、その電源供給状態の判別を行わせるよ
うにした場合の構成例を示し、21は電源スイッチ22
の投入時にマイクロコンピュ−タ23に電源電圧を供給
する定電圧回路で、その電源電圧はヒステリシス回路を
構成するコンパレ−タ12へも入力電圧として供給され
るようになっている。
をマイクロコンピュ−タへの電源供給を行う電源供給シ
ステムに用いて、その電源供給状態の判別を行わせるよ
うにした場合の構成例を示し、21は電源スイッチ22
の投入時にマイクロコンピュ−タ23に電源電圧を供給
する定電圧回路で、その電源電圧はヒステリシス回路を
構成するコンパレ−タ12へも入力電圧として供給され
るようになっている。
【0029】そして、24はコンパレ−タ12の後段に
設けられた後段回路で、コンパレ−タ12の出力状態に
応じてマイクロコンピュ−タ23をリセット状態にする
ようになっていると共に、コンパレ−タ12のスレッシ
ュホ−ルドレベルの設定を異ならせるようになってい
る。即ち、後段回路24はコンパレ−タ12の出力状態
がLの時にマイクロコンピュ−タ23をリセット状態に
すると共に、スイッチ回路15を構成するトランジスタ
25をOFFにして定電流回路14からの定電流を分圧
点に流し込むことで、スレッシュホ−ルドレベルを
Vp”よりも大きなVp’に設定するようになっている。
尚、26はトランジスタ25のON時にその影響が分圧
点側に及ばないようにするダイオ−ド接続トランジスタ
である。
設けられた後段回路で、コンパレ−タ12の出力状態に
応じてマイクロコンピュ−タ23をリセット状態にする
ようになっていると共に、コンパレ−タ12のスレッシ
ュホ−ルドレベルの設定を異ならせるようになってい
る。即ち、後段回路24はコンパレ−タ12の出力状態
がLの時にマイクロコンピュ−タ23をリセット状態に
すると共に、スイッチ回路15を構成するトランジスタ
25をOFFにして定電流回路14からの定電流を分圧
点に流し込むことで、スレッシュホ−ルドレベルを
Vp”よりも大きなVp’に設定するようになっている。
尚、26はトランジスタ25のON時にその影響が分圧
点側に及ばないようにするダイオ−ド接続トランジスタ
である。
【0030】従って、今電源スイッチ22が投入されて
マイクロコンピュ−タ23への電源供給が開始される
と、それによりコンパレ−タ12への入力電圧も上昇し
てVp’を越えた時点で、コンパレ−タ12の出力がL
からHに反転することになる。これを受けて、後段回路
24はマイクロコンピュ−タ23を作動させると共に、
トランジスタ25をONさせてスレッシュホ−ルドレベ
ルをVp’よりも小さなVp”に設定することになる。そ
して、この状態で例えば故障等によりマイクロコンピュ
−タ23に供給されている電源電圧が低下してVp”以
下になると、再びコンパレ−タ12の出力がHからLに
反転して、後段回路24は正常な電源供給が行われてい
ないとしてマイクロコンピュ−タ23をリセット状態に
することになる。
マイクロコンピュ−タ23への電源供給が開始される
と、それによりコンパレ−タ12への入力電圧も上昇し
てVp’を越えた時点で、コンパレ−タ12の出力がL
からHに反転することになる。これを受けて、後段回路
24はマイクロコンピュ−タ23を作動させると共に、
トランジスタ25をONさせてスレッシュホ−ルドレベ
ルをVp’よりも小さなVp”に設定することになる。そ
して、この状態で例えば故障等によりマイクロコンピュ
−タ23に供給されている電源電圧が低下してVp”以
下になると、再びコンパレ−タ12の出力がHからLに
反転して、後段回路24は正常な電源供給が行われてい
ないとしてマイクロコンピュ−タ23をリセット状態に
することになる。
【0031】以上、図1、図2ではコンパレ−タ12の
出力状態に応じて定電流を分圧点に流し込むことでスレ
ッシュホ−ルドレベルの設定を異ならせるようにした
が、図3に示すような定電流回路14’を備えた設定回
路13’を設けて、その分圧点から定電流を引き込むこ
とでスレッシュホ−ルドレベルの設定を異ならせるよう
にしても良い。この場合、スイッチ回路15のON時の
スレッシュホ−ルドレベルの方がそのOFF時のスレッ
シュホ−ルドレベルよりも低くなり、コンパレ−タ12
の出力がLからHに反転されるとスイッチ回路15がO
Nとなることになる。
出力状態に応じて定電流を分圧点に流し込むことでスレ
ッシュホ−ルドレベルの設定を異ならせるようにした
が、図3に示すような定電流回路14’を備えた設定回
路13’を設けて、その分圧点から定電流を引き込むこ
とでスレッシュホ−ルドレベルの設定を異ならせるよう
にしても良い。この場合、スイッチ回路15のON時の
スレッシュホ−ルドレベルの方がそのOFF時のスレッ
シュホ−ルドレベルよりも低くなり、コンパレ−タ12
の出力がLからHに反転されるとスイッチ回路15がO
Nとなることになる。
【0032】また、図4に示すように複数の定電流回路
14A、14B、14Cとスイッチ回路15A、15
B、15Cを設けて、何れの定電流I1、I2、I3を
コンパレ−タ12の出力状態に応じて分圧点に流し込む
ようにするかを選択するようにしても良く、このように
すると複数種類のヒステリシス幅の選択設定が可能とな
る。尚、分圧用の抵抗を複数種類設けて選択切換するこ
とで、複数種類のヒステリシス幅の選択設定が行えるよ
うにしても良い。これは、分圧点から定電流を引き込む
ようにした場合についても同様である。
14A、14B、14Cとスイッチ回路15A、15
B、15Cを設けて、何れの定電流I1、I2、I3を
コンパレ−タ12の出力状態に応じて分圧点に流し込む
ようにするかを選択するようにしても良く、このように
すると複数種類のヒステリシス幅の選択設定が可能とな
る。尚、分圧用の抵抗を複数種類設けて選択切換するこ
とで、複数種類のヒステリシス幅の選択設定が行えるよ
うにしても良い。これは、分圧点から定電流を引き込む
ようにした場合についても同様である。
【0033】
【発明の効果】上述した如く本発明のヒステリシス回路
によれば、温度補償されたスレッシュホ−ルドレベルの
設定が、制御の容易な抵抗分圧と定電流とにより厳密に
行えることになるので、それらスレッシュホ−ルドレベ
ルにより決定されるヒステリシス幅も温度補償された微
小な設定ができることになる。そのため、このようなヒ
ステリシス回路を、例えばマイクロコンピュ−タへの電
源供給を行う電源供給システムに用いてその電源供給状
態の判別を行わせるようにした場合、マイクロコンピュ
−タ夫々の電源電圧仕様に応じた細かな判別設定を、温
度変化等の影響を受けることなく行わせることができ
る。
によれば、温度補償されたスレッシュホ−ルドレベルの
設定が、制御の容易な抵抗分圧と定電流とにより厳密に
行えることになるので、それらスレッシュホ−ルドレベ
ルにより決定されるヒステリシス幅も温度補償された微
小な設定ができることになる。そのため、このようなヒ
ステリシス回路を、例えばマイクロコンピュ−タへの電
源供給を行う電源供給システムに用いてその電源供給状
態の判別を行わせるようにした場合、マイクロコンピュ
−タ夫々の電源電圧仕様に応じた細かな判別設定を、温
度変化等の影響を受けることなく行わせることができ
る。
【図1】本発明のヒステリシス回路の一実施例を示す
図。
図。
【図2】それを用いた電源供給システムの構成例を示す
図。
図。
【図3】その他の実施例を示す図。
【図4】その他の実施例を示す図。
【図5】従来のヒステリシス回路の構成例を示す図。
【図6】その出力特性を示す図。
10、11 分圧用の抵抗 12 コンパレ−タ 13 設定回路 14 定電流回路 15 スイッチ回路 22 電源スイッチ 23 マイクロコンピュ−タ
Claims (2)
- 【請求項1】出力状態を反転させるスレッシュホ−ルド
レベルを、その出力状態に応じて異ならせるヒステリシ
ス回路において、基準電圧を抵抗分圧してその分圧点の
電位をスレッシュホ−ルドレベルとして入力電圧と比較
するコンパレ−タと、このコンパレ−タの出力状態に応
じて定電流を分圧点に流し込むか或いは分圧点から引き
込むことでスレッシュホ−ルドレベルの設定を異ならせ
る設定回路とを備えていることを特徴とするヒステリシ
ス回路。 - 【請求項2】請求項1に記載のヒステリシス回路を備
え、このヒステリシス回路を用いてマイクロコンピュ−
タへの電源供給状態の判別を行わせるようにした電源供
給システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5114856A JPH06324092A (ja) | 1993-05-17 | 1993-05-17 | ヒステリシス回路及びそれを備えた電源供給システム |
US08/242,881 US6249162B1 (en) | 1993-05-17 | 1994-05-16 | Hysteresis circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5114856A JPH06324092A (ja) | 1993-05-17 | 1993-05-17 | ヒステリシス回路及びそれを備えた電源供給システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06324092A true JPH06324092A (ja) | 1994-11-25 |
Family
ID=14648417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5114856A Pending JPH06324092A (ja) | 1993-05-17 | 1993-05-17 | ヒステリシス回路及びそれを備えた電源供給システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6249162B1 (ja) |
JP (1) | JPH06324092A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
JP2006238331A (ja) * | 2005-02-28 | 2006-09-07 | Rohm Co Ltd | 電圧比較器、それを用いた過電流検出回路ならびに半導体装置 |
JP2006279765A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Microelectronics Corp | ヒステリシスコンパレータ |
JP2009239436A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Npc Corp | ヒステリシスコンパレータ |
JP2011147285A (ja) * | 2010-01-15 | 2011-07-28 | Oki Electric Industry Co Ltd | 電源装置及び電源システム |
US9428823B2 (en) | 2011-03-29 | 2016-08-30 | Nippon Steel & Sumitomo Metal Corporation | Surface-treated steel sheet and method of manufacturing the same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642764B2 (en) * | 2000-12-11 | 2003-11-04 | Acuid Corporation (Guernsey) Limited | High precision receiver with skew compensation |
US6992518B2 (en) * | 2003-04-28 | 2006-01-31 | Via Technologies, Inc. | Input receiver with hysteresis |
US7133269B2 (en) * | 2004-03-04 | 2006-11-07 | Via Technologies, Inc. | Overvoltage protection apparatus |
TWI238599B (en) * | 2004-04-28 | 2005-08-21 | Via Tech Inc | Input receiver having the sluggish value |
US7378895B2 (en) * | 2004-11-23 | 2008-05-27 | International Business Machines Corporation | On-chip electrically alterable resistor |
JP2007027895A (ja) * | 2005-07-12 | 2007-02-01 | Rohm Co Ltd | 電流電圧変換回路、それを用いた消費電力検出回路および電子機器 |
EP1811667A1 (fr) * | 2006-01-18 | 2007-07-25 | Stmicroelectronics Sa | Etage d'entrée de circuit intégré |
JP2009281825A (ja) * | 2008-05-21 | 2009-12-03 | Sony Corp | 電圧検出回路及び電圧検出方法 |
US8203370B2 (en) * | 2009-06-30 | 2012-06-19 | Silicon Laboratories Inc. | Schmitt trigger with gated transition level control |
CN103033669B (zh) * | 2012-12-27 | 2015-04-15 | 杭州士兰微电子股份有限公司 | 开关电源的极限峰值电流检测电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2912492A1 (de) * | 1979-03-29 | 1980-10-09 | Siemens Ag | Monolithisch integrierbarer rechteckimpulsgenerator |
US4751405A (en) * | 1985-08-26 | 1988-06-14 | Gould Inc. | Externally programmable, process and temperature insensitive threshold receiver circuit |
JPH01173913A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | ヒステリシス付き電圧比較回路 |
DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
GB8924203D0 (en) * | 1989-10-27 | 1989-12-13 | Ncr Co | Delay measuring circuit |
US5122680A (en) * | 1990-10-29 | 1992-06-16 | International Business Machines Corporation | Precision hysteresis circuit |
IT1241394B (it) * | 1990-12-31 | 1994-01-10 | Sgs Thomson Microelectronics | Circuito comparatore con isteresi di precisione ed alta impedenza di ingresso |
KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
US5231316A (en) * | 1991-10-29 | 1993-07-27 | Lattice Semiconductor Corporation | Temperature compensated cmos voltage to current converter |
US5369319A (en) * | 1992-12-21 | 1994-11-29 | Delco Electronics Corporation | Comparator having temperature and process compensated hysteresis characteristic |
-
1993
- 1993-05-17 JP JP5114856A patent/JPH06324092A/ja active Pending
-
1994
- 1994-05-16 US US08/242,881 patent/US6249162B1/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1235348A1 (en) * | 2001-02-14 | 2002-08-28 | Siemens Aktiengesellschaft | Hysteresis circuit |
JP2006238331A (ja) * | 2005-02-28 | 2006-09-07 | Rohm Co Ltd | 電圧比較器、それを用いた過電流検出回路ならびに半導体装置 |
JP4530878B2 (ja) * | 2005-02-28 | 2010-08-25 | ローム株式会社 | 電圧比較器、それを用いた過電流検出回路ならびに半導体装置 |
JP2006279765A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Microelectronics Corp | ヒステリシスコンパレータ |
JP2009239436A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Npc Corp | ヒステリシスコンパレータ |
JP2011147285A (ja) * | 2010-01-15 | 2011-07-28 | Oki Electric Industry Co Ltd | 電源装置及び電源システム |
US9428823B2 (en) | 2011-03-29 | 2016-08-30 | Nippon Steel & Sumitomo Metal Corporation | Surface-treated steel sheet and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US6249162B1 (en) | 2001-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4779037A (en) | Dual input low dropout voltage regulator | |
JPH06324092A (ja) | ヒステリシス回路及びそれを備えた電源供給システム | |
US7550958B2 (en) | Bandgap voltage generating circuit and relevant device using the same | |
US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
JP6638423B2 (ja) | レギュレータ用半導体集積回路 | |
US9952610B1 (en) | Clamp circuit to suppress reference voltage variation in a voltage regulator | |
JP2002199702A (ja) | 出力電圧調整自在の電源コンバータ | |
KR960011540B1 (ko) | 온도계수를 갖는 전원장치 | |
JPS59195718A (ja) | 電流安定化回路 | |
JPH07182055A (ja) | 安定化電源回路 | |
US5883504A (en) | Power supply unit | |
JPS6223494B2 (ja) | ||
JPH08263152A (ja) | 安定化電源回路 | |
JP7364355B2 (ja) | 電圧検出回路 | |
US6975163B2 (en) | Precision margining circuitry | |
JPH10105262A (ja) | 温度変動に対する減少された感度を有する電圧制御手段 | |
JP2885848B2 (ja) | ヒステリシス回路 | |
JP3751822B2 (ja) | 電源装置 | |
JP4008674B2 (ja) | 半導体装置 | |
JPH0113452Y2 (ja) | ||
JPH0612499B2 (ja) | 電圧リミット付定電流回路 | |
JPH10200345A (ja) | 比較装置 | |
JPH05333950A (ja) | 定電流回路 | |
JPH0576044B2 (ja) | ||
KR100218343B1 (ko) | 정전류 보상회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |