JPS5927616A - ヒステリシス・コンパレ−タ回路 - Google Patents
ヒステリシス・コンパレ−タ回路Info
- Publication number
- JPS5927616A JPS5927616A JP57136506A JP13650682A JPS5927616A JP S5927616 A JPS5927616 A JP S5927616A JP 57136506 A JP57136506 A JP 57136506A JP 13650682 A JP13650682 A JP 13650682A JP S5927616 A JPS5927616 A JP S5927616A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential amplifier
- resistor
- comparator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の分野〕
ＩＣ化に適した、ヒステリシス特性を有するコンパレー
タ回路に関する。
タ回路に関する。
差動増幅器を利用したヒステリシス特性を有。
するコンパレータ回路は既に知られている。しかしなが
ら、従来の回路は必ずしも構成が簡単では々かりた。
ら、従来の回路は必ずしも構成が簡単では々かりた。
構成を簡単化し、且つ所望のヒステリシス特性の設定が
容易なコンパレータ回路を提案するものである。
容易なコンパレータ回路を提案するものである。
先づ、第１図を砂原して差動増幅器を利用したコンパレ
ータ回路について説明する。
ータ回路について説明する。
トランジスタ（Ｑｌ、Ｑ２）は差動増幅器を構成して２
シ、コレクタは抵抗（ｒ）を介して電源（＋Ｖｃｃ）ｖ
ｃ接続されておシエミツタは共通の定電流源（工０）に
接続されている。またトランジスタ（Ｑ２）のベースは
定電圧源（ＶＯ）に接続されている。
シ、コレクタは抵抗（ｒ）を介して電源（＋Ｖｃｃ）ｖ
ｃ接続されておシエミツタは共通の定電流源（工０）に
接続されている。またトランジスタ（Ｑ２）のベースは
定電圧源（ＶＯ）に接続されている。
さて、周知の通り、トランジスタ（Ｑｌ）のべ−ｘ電位
（Ｖｂｌ）、コレクタ？［ｉ（Ｉｃ １）、トランジス
タ（Ｑ２）のベース電位（Ｖｂ ２ ）、コレクタ電流
（ＩＯ２）の間には下記の関係が成立する。
（Ｖｂｌ）、コレクタ？［ｉ（Ｉｃ １）、トランジス
タ（Ｑ２）のベース電位（Ｖｂ ２ ）、コレクタ電流
（ＩＯ２）の間には下記の関係が成立する。
α工０
但し、αは電流増幅率（エミッタから出た電子のうちコ
レクタに達するものの割合で略１である）、ｑは電子の
電荷、ｋはボルツマン定数、Ｔは絶対温度である。
レクタに達するものの割合で略１である）、ｑは電子の
電荷、ｋはボルツマン定数、Ｔは絶対温度である。
（１）（２）式を％ （ｖｋｌ−Ｖｂｚ）をｆｉｆｆ、
！：ｔ、て”ラフに書くと、第２図の通りとなる。第２
図ＶＣ於いて、縦軸は（αＩｏ）を１単位としており、
横軸は（ｋｒ／ｑ）を１単位としている。第２図より分
るようにＩｖｂｌ−ｖｂ２Ｉが４に？／ｑ（室温で約２
ＱＱｍＶ）以上あるときは、ＩＣ２はαＩＯ（中Ｉｏ）
か０とみなせる値となる。即ち、第１図図示の回路はｖ
ｂｌを入力とし、スレショールド電圧値が略ｖＯ（〜Ｖ
ｂ２）のコンパレータとして使用することができる。
！：ｔ、て”ラフに書くと、第２図の通りとなる。第２
図ＶＣ於いて、縦軸は（αＩｏ）を１単位としており、
横軸は（ｋｒ／ｑ）を１単位としている。第２図より分
るようにＩｖｂｌ−ｖｂ２Ｉが４に？／ｑ（室温で約２
ＱＱｍＶ）以上あるときは、ＩＣ２はαＩＯ（中Ｉｏ）
か０とみなせる値となる。即ち、第１図図示の回路はｖ
ｂｌを入力とし、スレショールド電圧値が略ｖＯ（〜Ｖ
ｂ２）のコンパレータとして使用することができる。
さて、本発明は、スレショールド電圧にヒステリシス特
性を持たせ、且つこの特性の所望の値に容易に設定でき
るように構成したものである。
性を持たせ、且つこの特性の所望の値に容易に設定でき
るように構成したものである。
第６図は本発明の一実施例を示すものであ夛、トランジ
スタ（Ｑ２）のコレクタに対して電流反転回路（カレン
ト・ミラー回路）（Ｑ３ 、Ｑ４）を設け、この電流反
転回路を介して取出した出力電流をトランジスタ（Ｑ２
）のベースと基準電圧源（ｖＯ）に接続された抵抗（ハ
）に帰還するものである。
スタ（Ｑ２）のコレクタに対して電流反転回路（カレン
ト・ミラー回路）（Ｑ３ 、Ｑ４）を設け、この電流反
転回路を介して取出した出力電流をトランジスタ（Ｑ２
）のベースと基準電圧源（ｖＯ）に接続された抵抗（ハ
）に帰還するものである。
今、トランジスタ（Ｑ！５．Ｑ４）のコレクタ電流な（
ＩＣ３，ＩＣ４）とし、カレント・ミラー関係によ？）
、Ｉｃ ４ｍｎＩｃ ｓの関係があるものとする。
ＩＣ３，ＩＣ４）とし、カレント・ミラー関係によ？）
、Ｉｃ ４ｍｎＩｃ ｓの関係があるものとする。
■ｂ１〈Ｖｂｚ−４ｋＴ／ｑ のとき、第２１１７分る
ように、Ｉｃ１中０．Ｉ０２中ＩＯとみなせるので、ｌ
０４−ｎＩｃｓ＝−ｒｎＩｃ２−ｎＩｏとなる。トラン
ジスタ（Ｑ２）のペース電流はコレクタ電流ＩＣ２に比
べて十分小ざいとみなせるので、抵抗０に流れる電流（
ＩＲ）はＩＲ中ｌ０４−ｎ Ｉ ｏトｆｘルｏ 従−ｐ
−ｃ、ＶｂｚはＶｂｚ−Ｖ。
ように、Ｉｃ１中０．Ｉ０２中ＩＯとみなせるので、ｌ
０４−ｎＩｃｓ＝−ｒｎＩｃ２−ｎＩｏとなる。トラン
ジスタ（Ｑ２）のペース電流はコレクタ電流ＩＣ２に比
べて十分小ざいとみなせるので、抵抗０に流れる電流（
ＩＲ）はＩＲ中ｌ０４−ｎ Ｉ ｏトｆｘルｏ 従−ｐ
−ｃ、ＶｂｚはＶｂｚ−Ｖ。
＋ｎ Ｉ ｏＲとなっている。即ち、ｖｂｌ〈■ｏ＋ｎ
ＩｏＲ−４ｋＴ／ｑのとき、Ｉｃｔ中ｏ、Ｉｃ２中工０
となりている。
ＩｏＲ−４ｋＴ／ｑのとき、Ｉｃｔ中ｏ、Ｉｃ２中工０
となりている。
さて、ｖｂｌがＶｏ＋ｎＩｏＲ−４ｋＴ／ｑよシ大きく
なり始めると、第２図の特性図より分るようｖＣＩｃｚ
が減少し始め、Ｖｂｚ−Ｖｏ＋ｎＩｃ２Ｒもこれに応答
して減少する。即ち、（Ｖｌ：ｚ−Ｖｂｚ）の値が増大
する。従って、コレクタ電流（ＩＯ２）の減少が加速さ
れ、ついにＩｃ１＊Ｉ Ｏ、Ｉ Ｃ２中Ｏｅ Ｎ’ ｂ
２ 中Ｖ Ｏトナル。
なり始めると、第２図の特性図より分るようｖＣＩｃｚ
が減少し始め、Ｖｂｚ−Ｖｏ＋ｎＩｃ２Ｒもこれに応答
して減少する。即ち、（Ｖｌ：ｚ−Ｖｂｚ）の値が増大
する。従って、コレクタ電流（ＩＯ２）の減少が加速さ
れ、ついにＩｃ１＊Ｉ Ｏ、Ｉ Ｃ２中Ｏｅ Ｎ’ ｂ
２ 中Ｖ Ｏトナル。
以上の説明から、Ｖｂｌが小さい値から大きくな；６Ｓ
合ＶＣは、Ｖｂｌ−ａ−Ｖｏ＋ｎＩｏＲ−’ｋＴ／ｑが
スレショールド電圧餡となっていることが分る（第４図
参照）。
合ＶＣは、Ｖｂｌ−ａ−Ｖｏ＋ｎＩｏＲ−’ｋＴ／ｑが
スレショールド電圧餡となっていることが分る（第４図
参照）。
次に、ｖｂｌが大きい６ａから低下して行く場合につい
て考察する。ｖｂｌが十分大きい端である２＋’ｋＴ／
−ＶＯ＋４ｋＴ／ｑ（Ｉｃ ２．：０で、ｔ）るか
ら、ＩＲも０であシ、従ってＶｂｚ−Ｖｏとなっている
〕まで低下すると、Ｉｃ１が減少し始め、ＩＣ２が流れ
始める（第２図参照〕。すると、ＩＲも流れ始め、Ｖｂ
ｚが増大する。即ち、（Ｖｂｌ−Ｖｂｚ）の値が減少す
る。従って、工Ｃ１の減少が加速され、ついに工Ｃ１キ
Ｏ，ＩＯ２字ＩＯ，■ｂ２中Ｖｏ＋ｎＩｏＲと＆る。
て考察する。ｖｂｌが十分大きい端である２＋’ｋＴ／
−ＶＯ＋４ｋＴ／ｑ（Ｉｃ ２．：０で、ｔ）るか
ら、ＩＲも０であシ、従ってＶｂｚ−Ｖｏとなっている
〕まで低下すると、Ｉｃ１が減少し始め、ＩＣ２が流れ
始める（第２図参照〕。すると、ＩＲも流れ始め、Ｖｂ
ｚが増大する。即ち、（Ｖｂｌ−Ｖｂｚ）の値が減少す
る。従って、工Ｃ１の減少が加速され、ついに工Ｃ１キ
Ｏ，ＩＯ２字ＩＯ，■ｂ２中Ｖｏ＋ｎＩｏＲと＆る。
以上の説明から、■ｂ１が大きい値から低下すル”ｊｈ
台Ｋ ハ、■ｂ１；ｖＯ＋４ｋＴ／ｑがスレショール
ド電圧値となっていることが分る（第４図参照〕。
台Ｋ ハ、■ｂ１；ｖＯ＋４ｋＴ／ｑがスレショール
ド電圧値となっていることが分る（第４図参照〕。
従って、第６図図示の回路は、スレショールド紙圧が（
Ｖｏ＋”／ 、Ｖｏ＋ｎＩｏＲ−Ｌ４ｋＴ／Ｑ）のヒ
ステリシス特性を有゛するコンパレータ回となっており
、且つ、Ｖｏ、Ｒｆｒ：変えることによシ、スレＶヨー
ルド竜圧ｆ直及びヒステリシス中を容易に可変し得るこ
とが分る。
Ｖｏ＋”／ 、Ｖｏ＋ｎＩｏＲ−Ｌ４ｋＴ／Ｑ）のヒ
ステリシス特性を有゛するコンパレータ回となっており
、且つ、Ｖｏ、Ｒｆｒ：変えることによシ、スレＶヨー
ルド竜圧ｆ直及びヒステリシス中を容易に可変し得るこ
とが分る。
尚、第５図の回路に於いて、トランジスタ（Ｑ３）に対
してトランジスタ（Ｑ６）’ｆカレント・ミラー接続し
、以って出力電流を取出す構成としている。また、図示
していないが、［ランジスタ（Ｑｌ）のコレクタと電源
＋Ｖｃｃ間に直列に負荷抵抗を接続して取出すようにし
ても良い。
してトランジスタ（Ｑ６）’ｆカレント・ミラー接続し
、以って出力電流を取出す構成としている。また、図示
していないが、［ランジスタ（Ｑｌ）のコレクタと電源
＋Ｖｃｃ間に直列に負荷抵抗を接続して取出すようにし
ても良い。
第５図は他の実施例を示すものであり、トランジスタ（
Ｑｌ）のコレクタ（１１に対しても、カレント・ミラー
回ＷＩ（Ｑ６＋Ｑ７）を接続し、トランジスタ（Ｑｌ）
からも出力を取出すことができるように構成したもので
ある。この場合には反対極性の出力電流を取出すことが
できる。
Ｑｌ）のコレクタ（１１に対しても、カレント・ミラー
回ＷＩ（Ｑ６＋Ｑ７）を接続し、トランジスタ（Ｑｌ）
からも出力を取出すことができるように構成したもので
ある。この場合には反対極性の出力電流を取出すことが
できる。
構成が簡単であり、ＶｏとＨの値を賛えるだけで、簡単
にスレシヨールド電圧及びヒステレリス中を可変し得る
。
にスレシヨールド電圧及びヒステレリス中を可変し得る
。
ｆＸＳ１図は差動増幅器を利用したコンパレータ回路を
示す図、第２図＃まその特性図、第３図は本発明に係る
コンパレータ回路を示す図、第４因はその特性図、第５
因は本発明の他の実施例を示す因である。 （Ｑｌ 、Ｑ２）は差ａＩＩ増幅器を構成するトランジ
スタ、（Ｑ５．Ｑ４）はカレント・ミラー１川に各を構
成するトランジスタ、（Ｖｏ）はへ卓ｉ毘圧源）、（ト
）は抵抗。 第１図 第２図 （Ｖｂｌ−Ｖｂ２） ［ＫＴ／９４’位］第６図
示す図、第２図＃まその特性図、第３図は本発明に係る
コンパレータ回路を示す図、第４因はその特性図、第５
因は本発明の他の実施例を示す因である。 （Ｑｌ 、Ｑ２）は差ａＩＩ増幅器を構成するトランジ
スタ、（Ｑ５．Ｑ４）はカレント・ミラー１川に各を構
成するトランジスタ、（Ｖｏ）はへ卓ｉ毘圧源）、（ト
）は抵抗。 第１図 第２図 （Ｖｂｌ−Ｖｂ２） ［ＫＴ／９４’位］第６図
Claims (1)
- （１）差動増幅器を構成する一対のトランジスターの一
方のトランジスタスペースに入力信号を人力すると共に
他方のトランジスタのベースに抵抗を介して基準電圧源
を接続し、更に前記基準電源が接続される側のトランジ
スタのコレクタ電流をカレント・ミラー回路を介して取
出して前記抵抗に帰還し、以って前記差動増幅器を構成
するトランジスタの＝ルクタ電流から出力を取出すこと
を特徴とするヒステリシス・コンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136506A JPS5927616A (ja) | 1982-08-04 | 1982-08-04 | ヒステリシス・コンパレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136506A JPS5927616A (ja) | 1982-08-04 | 1982-08-04 | ヒステリシス・コンパレ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927616A true JPS5927616A (ja) | 1984-02-14 |
Family
ID=15176751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136506A Pending JPS5927616A (ja) | 1982-08-04 | 1982-08-04 | ヒステリシス・コンパレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210024A (ja) * | 1984-04-02 | 1985-10-22 | Sanyo Electric Co Ltd | ヒステリシス回路 |
| EP0334447A2 (de) * | 1988-03-25 | 1989-09-27 | Philips Patentverwaltung GmbH | Schmitt-Trigger-Schaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988455A (ja) * | 1972-12-25 | 1974-08-23 |
-
1982
- 1982-08-04 JP JP57136506A patent/JPS5927616A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988455A (ja) * | 1972-12-25 | 1974-08-23 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210024A (ja) * | 1984-04-02 | 1985-10-22 | Sanyo Electric Co Ltd | ヒステリシス回路 |
| EP0334447A2 (de) * | 1988-03-25 | 1989-09-27 | Philips Patentverwaltung GmbH | Schmitt-Trigger-Schaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
| JPS5927616A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPS5843837B2 (ja) | 差動増幅回路 | |
| JPH07120905B2 (ja) | バイアス電圧発生器 | |
| JPS6213844B2 (ja) | ||
| JPS6077506A (ja) | 電圧発生回路 | |
| JPH0444407A (ja) | 利得制御回路 | |
| JPS6259926B2 (ja) | ||
| JPS61146005A (ja) | 差動増幅回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPH0430612A (ja) | 利得制御増幅回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPH03214912A (ja) | 自動利得制御回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPS6074806A (ja) | 定電流バイアス発生回路 | |
| JPH07202598A (ja) | 電圧制御増幅器 | |
| JPH01179507A (ja) | 利得安定化差動増幅器 | |
| JPS6093533A (ja) | 基準電圧回路 | |
| JPS6338315A (ja) | 利得制御回路 | |
| JPS6093532A (ja) | 基準電圧回路 | |
| JPS5899014A (ja) | 利得調整回路 | |
| JPS63296514A (ja) | ヒステリシスコンパレ−タ | |
| JPS60158315U (ja) | 低電圧用増幅回路 | |
| JPS6229311A (ja) | シユミツト回路 | |
| JPH02159106A (ja) | 利得安定化増幅器 |