JPS61146005A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、オフセット電圧を有する差動増幅回路に関す
るもので、特に安定なオフセット電圧を得ることが出来
、ＩＣ（集積回路］化に適した差動増幅回路に関するも
のである。

（ロ）従来の技術 増幅器の入力段として差動増幅回路を用い、オフセット
電圧の小なる増幅器を作成する技術が特公昭５８−３８
９６８号公報に開示されている。

前記公報の場合、第１及び第２トランジスタ（Ｑｌ）及
び（Ｑ、）を差動接続し、前記第１トランジスタ（Ｑ、
）のベースに印加される基準電圧を零に設定するととも
に、直流帰還により出力端子ＣＴＳ）ＶＣ得られる出力
電圧を零に設定している。前記第１及び第２トランジス
タ（Ｑ、）及び（Ｑ、）の電流増幅率（ｈｙｇ）を大と
し、入力電流によるオフセット電圧が無視出来るものと
すれば、前記出力電圧は零になる。

電源電圧が十分に高い場合、上述の如く、基準電圧及び
出力電圧を零（電源電圧の丁）にすれば、十分なダイナ
ミックレンジが確保出来問題が生じない。−万、例えば
乾電池１本（１，５Ｖ）で動作する一電源で低電源電圧
の増幅器の場合、減電圧特性として０．９Ｖ程度まで正
常動作することが要求される。しかして、前記公報の如
く、基準電圧及び出力電圧を電源電圧の丁に設定すると
、前記基準電圧が０．４５Ｖになり、差動増幅回路を構
成する第１及び第２トランジスタ（Ｑｌ）及び（Ｑ２）
の動作が停止してしまう。また、前記第１及び第２トラ
ンジスタ（Ｑ、）及び（Ｑ２〕を動作させる為、前記基
準電圧を０．７Ｖ位に上げると、それに応じて出力電圧
も上昇し、電源電圧の了にならなくなる。

その為、第２図に示す如く、第１トランジスタ（１）の
エミッタに抵抗（２）を挿入し、前記第１トランジスタ
（１１のベース電圧を第２トランジスタ（３）のベース
電圧よりも高くして基準電圧と出力電圧との間にオフセ
ット電圧を発生させ、前記第１トランジスタ（１１の飽
和を防止するとともに、前記第２トランジスタ（３）の
ダイナミックレンジを確保し、かつ出力電圧を丁■ｃｃ
Ｋする方法が考えられる。

ビ→　発明が解決しようとする問題点 しかしながら、第２図の如き回路構成にすると。

第１及び第２トランジスタ（１１及び（３）の共通エミ
ッタに接続される定電流源（４）に流れる電流を高精度
に安定化しなげればならず、かつ抵抗（２）の精度も上
げなければならないので、ＩＣ化に際し、歩留まりの低
下等を招き好ましくない。

に）間勉点を解決するための手段 不発明は、上述の点に鑑み成されたもので、差動接続さ
れる第１及び第２トランジスタの電流密度を異にすると
ともに、前記第１及び第２トランジスタのベース間に第
１抵抗を、前記第２トランジスタのベースと出力端子と
の間ＫＭ２抵抗をそれぞれ挿入した点を特徴とする。

（ホ）作用 本発明に依れば、ベースが入力端子に接続された第１ト
ランジスタのベース電圧を、出力電圧と別個に設定する
ことが出来るので、低電源電圧においても第１トランジ
スタの飽和を防止出来、かつ出力ダイナミックレンジを
十分に確保出来る。

（へ）実施例 第１図は、本発明の一実施例を示すもので、（５＋はベ
ースか入力端子（６）に接続された第１トランジスタ、
（７）はエミッタが前記第１トランジスタ（５）のエミ
ッタと共通接続された第２トランジスタ、（８）は前記
第１及び第２トランジスタ（５）及び（７）の共通エミ
ッタに接続された定電流源、（９）は前記第１及び第２
トランジスタ（５）及び（７）のベース間に挿入された
第１抵抗、■はダイオード接続型の第３トランジスタα
υとベース及びエミッタが前記第３トランジスタαＤの
ベース及びエミッタとそれぞれ共通接続された第４トラ
ンジスタＱ２１とによって構成され、入力端が前記第１
トランジスタ（５１のコレクタに、出力端が前記第２ト
ランジスタ（７）のコレクタに接続された電流反転回路
、αＪは入力端が前記第２トランジスタ（７）のコレク
タに、出力端が出力端子Ｉに接続されたバッファ増幅回
路、及び（１５１は前記第２トランジスタ（７）のベー
スと前記出力端子α４との間に接続された第２抵抗であ
る。しかして、入力端子（６）には、基準電圧Ｖｒｅ　
ｆが印加されており、第１及び第２トランジスタ（５）
及び（７）は、そのエミッタ面積が互いに異なる様に作
成されているので、前記第１及び第２トランジスタ（５
）及び（７）の電流密度が異なっている。

いま、電流源（８）に流れる電流を工０とすると。

電流反転回路四の作用により、第１及び第２トランジス
タ（５１及び（７）のコレクタ電流が等しく狂になる。

その時、前記第１トランジスタ（５）のベース・エミッ
タ間電圧Ｖ、ヨ、は、 となり、前記第２トランジスタ（７）のベース・エミッ
タ間電圧Ｖ１．．は、 （ただし、■、、は第２トランジスタ（７）の飽和電流
〕 となり、前記第１トランジスタ（５１の電流密度を前記
第２トランジスタ（７）の電流密度より犬に設定すれは
、Ｌ＋＜　Ｌｔとなるので、Ｖ、、、　＞　Ｖ、、、　
Ｋなる。その為、第１トランジスタ（５）のベース電圧
が第２トランジスタ（７）のベース電圧よりも高くなり
、第１抵抗（９１にＩｆの電流が流れる。前記電流Ｉｔ
の値は、 １１＝（Ｖ１ｍ＋　　Ｖａｓｔ）／Ｒｔ　　　＋・＋＋
＋＋＋＋＋１ｊｌｌ＋＋（３１（ただし、Ｒ１は第１抵
抗（９１の抵抗値）となり、前記電流Ｉｆ　　は、第２
抵抗α９を介して出力端子α滲に流れるから、結局、入
力端子（６）と出力端子α４との間にΔｖ０のオフセッ
ト電圧が発生し、該オフセット電圧Δｖ０は、 Δｖ、＝　（Ｒ，＋Ｒｔ）　Ｉｔ　　　　　・・・・・
・・・・・・・・・・（４）（ただし、Ｒ７は第２抵抗
α９の抵抗値）となる。従って、前記第１１１乃至第（
４１式より、オフセット電圧ΔＶｏは、 Δ■。工１ｊＬ、旺ｌ。１山　０８９０１００９３００
．（５）ＲｌＱ　　　Ｉｓ＋ となり、第１及び第２抵抗（９）及びα９の値Ｒ１及び
Ｒ１と、第１及び第２トランジスタ＋５１及び（７）の
飽和電流工□及びＩ□に厄じたものとなる。前記第（５
１式から明らかな如く、前記オフセット電圧Δ鳩は電流
源（８）に流れる電流ＩＯと全く無関係になる。

その為、前記オフセット電圧ΔＶｏを定める為に、前記
電流工。を厳密に設定する必要が無い。また。

飽和電流工□及び１．の比により前記オフセット電圧Δ
ｖ０が設定される為、第１及び第２トランジスタ（５１
及び（７）の電流増幅率のバラツキが打消され、前記オ
フセット電圧Δｖ０に悪影響を及ぼさない。

第３図は、本発明を交流増幅器に応用した例を示す回路
図で、第３及び第４抵抗αｅ及びａＤとダイオードａす
とコンデンサ俣９とによって基準電圧を作成し、抵抗■
を介して第１トランジスタ（５）のベースに前記基準電
圧を印加する様にした点、前記第１トランジスタ（５）
のベースにコンデンサＱυを介して入力端子＠を接続し
、該入力端子−に交流入力信号を印加する様にした点、
電流反転回路■の入力端を第２トランジスタ（７）のコ
レクタＫ、出力端を第１トランジスタ（５）のコレクタ
に接続するとともに、前記第１トランジスタ（５）のコ
レクタに得られる信号を出力端チェに伝送する伝送路と
して第５トランジスタのから成る反転増幅器を用いた点
を特徴とする。尚、第３図において、第１図と同一の回
路素子には同一の図番を付し、説明を省略する。

いま、電源電圧をＩＶとし、前記第３及び第４抵抗（１
６１及び（１７１の値を等しく設定すれば、第１トラン
ジスタ（５）のベースに印加される基準電圧は０．８■
になる。また、第１及び第２トランジスタ（５）及び（
７）のエミッタ面積を適切に設定すれば、出力端子α４
に得られる出力電圧を０．５ＶＣ電源電圧のＴ）にする
ことが出来る。そして、第３図の増幅器の電圧利得Ｇは
、 Ｇ＝Ｊヱｋ　　　　・・・・・・・・・・・・・・・・
・・・・・・・・（６）となるので、第３図の増幅器は
、低電源電圧で低利得の増幅器として利用し得る。尚、
第１及び第２抵抗（９）及びα９の接続点とアースとの
間にコンデンサと抵抗との直列回路を接続すれば、交流
電圧利得を高めることが出来るので、第３図の増幅器は
、低電源電圧で高利得の交流増幅器として使用すること
も出来る。

（ト）発明の効果 以上述べた如（、本発明に依れば、入力端子の直流電圧
と出力端子の直流電圧との値を異ならしめ、オフセット
電圧を持たせることが出来るので。

入力側のダイナミックレンジを十分に得て飽和を防止出
来るとともに、出力側のダイナミックレンジを十分に得
て非対称クリップを防止することが出来る。また、本発
明に依れば、差動接続される第１及び第２トランジスタ
の電流密度を変えることにより、オフセット電圧を得る
様にしているので、設計が仕易すく、ＩＣ化が容易な差
動増幅回路を提供出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来の差動増幅回路を示す回路図、及び第３図は本発明の
別の実施例を示す回路図である。 主な図番の説明 ＋５１・・・第１トランジスタ、（７）・・・第２トラ
ンジスタ、　（９；・・・第１抵抗、　α９・・・第２
抵抗、　卸・・・電流民転回路。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　夫 第２図

Claims (1)

【特許請求の範囲】
1. （１）ベースに基準電圧が印加される第１トランジスタ
   と、エミッタが前記第１トランジスタのエミッタととも
   に電流源に接続された第２トランジスタと、前記第１及
   び第２トランジスタのベース間に接続された第１抵抗と
   、前記第２トランジスタのベースと出力端子との間に接
   続された第２抵抗と、前記第１及び第２トランジスタに
   よつて差動増幅された信号を前記出力端子に伝送する伝
   送路とから成り、前記第１及び第２トランジスタの電流
   密度を異にすることにより前記第１トランジスタのベー
   スと前記出力端子との間にオフセット電圧を発生させる
   ことを特徴とする差動増幅回路。