JPS6213844B2 - - Google Patents
Info
- Publication number
- JPS6213844B2 JPS6213844B2 JP12186679A JP12186679A JPS6213844B2 JP S6213844 B2 JPS6213844 B2 JP S6213844B2 JP 12186679 A JP12186679 A JP 12186679A JP 12186679 A JP12186679 A JP 12186679A JP S6213844 B2 JPS6213844 B2 JP S6213844B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- circuit
- increases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は、IC化に適した可変利得増幅器に
関する。
関する。
従来、比較的広範囲の利得変化を必要とする可
変利得増幅器としては、第１図あるいは第２図に
示す構成のものが用いられている。
変利得増幅器としては、第１図あるいは第２図に
示す構成のものが用いられている。
第１図において、入力端子T1への入力信号電
圧Vinは抵抗R1で電流に変換されて増幅回路A1の
反転入力端子に加えられる。増幅回路A1の出力
側にはNPNトランジスタQ1，Q2からなる差動ト
ランジスタ対とPNPトランジスタQ3，Q4からな
る差動トランジスタ対が設けられており、Vinが
正の場合はQ1，Vinが負の場合はQ3をそれぞれ介
して負帰還が施されるようになつている。Q1，
Q2およびQ3，Q4の各ベース間には利得制御電圧
Vcが印加されており、Q2，Q4にはそれぞれR1，
Q1およびR1，Q3を流れる入力電流と相似の波形
で大きさがVcに応じて変化する電流が流れる。
そこでQ2，Q4のコレクタ電流を合成し、増幅回
路A2と抵抗R2からなる電流−電圧変換回路で電
圧に変換して出力端子T2に出力信号電圧Ｖputと
して取出せば、Vcに応じて利得の変化する可変
利得増幅器が得られる。
圧Vinは抵抗R1で電流に変換されて増幅回路A1の
反転入力端子に加えられる。増幅回路A1の出力
側にはNPNトランジスタQ1，Q2からなる差動ト
ランジスタ対とPNPトランジスタQ3，Q4からな
る差動トランジスタ対が設けられており、Vinが
正の場合はQ1，Vinが負の場合はQ3をそれぞれ介
して負帰還が施されるようになつている。Q1，
Q2およびQ3，Q4の各ベース間には利得制御電圧
Vcが印加されており、Q2，Q4にはそれぞれR1，
Q1およびR1，Q3を流れる入力電流と相似の波形
で大きさがVcに応じて変化する電流が流れる。
そこでQ2，Q4のコレクタ電流を合成し、増幅回
路A2と抵抗R2からなる電流−電圧変換回路で電
圧に変換して出力端子T2に出力信号電圧Ｖputと
して取出せば、Vcに応じて利得の変化する可変
利得増幅器が得られる。
この第１図の増幅器はＳ／Ｎが良好であるとい
う利点を有するが、利得制御素子の一部にPNPト
ランジスタQ3，Q4を必要とするため、IC化が困
難であるという欠点がある。すなわち、トランジ
スタQ1〜Q4としては特性の良く揃つたものが必
要であり、IC内においては同一基板上に構成さ
れたトランジスタの特性が良く一致するのでIC
化が望まれるが、IC内のPNPトランジスタは周
波数特性の良好なものが実現困難なため、PNPト
ランジスタを利得制御素子の一部に用いた第１図
の構成では増幅器全体の特性が悪化する。
う利点を有するが、利得制御素子の一部にPNPト
ランジスタQ3，Q4を必要とするため、IC化が困
難であるという欠点がある。すなわち、トランジ
スタQ1〜Q4としては特性の良く揃つたものが必
要であり、IC内においては同一基板上に構成さ
れたトランジスタの特性が良く一致するのでIC
化が望まれるが、IC内のPNPトランジスタは周
波数特性の良好なものが実現困難なため、PNPト
ランジスタを利得制御素子の一部に用いた第１図
の構成では増幅器全体の特性が悪化する。
第２図の可変利得増幅器はこの点を改良したも
ので、増幅回路A1の出力側に差動入力、差動出
力形の電圧−電流変換回路１０を設け、この変換
回路１０の各出力端子の電流を、利得制御電圧
Vcによつて分割比の変化する電流分割回路を構
成する差動トランジスタ対２０，３０によつてそ
れぞれ２径路に分割し、その各一方の分割電流を
増幅回路A1の入力側に帰還させ、各他方の分割
電流を合成した後増幅回路A2と抵抗R2からなる
電流−電圧変換回路を介して出力端子T2に出力
信号電圧Ｖputとして取出すものであり、利得と
利得制御電圧との関係は第１図と同じである。こ
の場合、差動トランジスタ対３０の出力電流は電
流反転回路４０，５０で反転されてから、差動ト
ランジスタ２０の出力電流と合成される。
ので、増幅回路A1の出力側に差動入力、差動出
力形の電圧−電流変換回路１０を設け、この変換
回路１０の各出力端子の電流を、利得制御電圧
Vcによつて分割比の変化する電流分割回路を構
成する差動トランジスタ対２０，３０によつてそ
れぞれ２径路に分割し、その各一方の分割電流を
増幅回路A1の入力側に帰還させ、各他方の分割
電流を合成した後増幅回路A2と抵抗R2からなる
電流−電圧変換回路を介して出力端子T2に出力
信号電圧Ｖputとして取出すものであり、利得と
利得制御電圧との関係は第１図と同じである。こ
の場合、差動トランジスタ対３０の出力電流は電
流反転回路４０，５０で反転されてから、差動ト
ランジスタ２０の出力電流と合成される。
しかしながらこの構成によると、電圧−電流変
換回路１０においては２つの出力端子の電流の差
のみが増幅回路A1の出力信号電圧の大きさに応
じて変化し、その電流の合計値は定電流源１２の
電流値と等しいため、抵抗R1を流れる入力電流
はトランジスタQ21，Q31のコレクタ電流の最大
値、つまり定電流源１２の電流値を越えられな
い。すなわち、各トランジスタの直流バイアス電
流は常に信号電流の最大値より大きくなつて、ト
ランジスタの電流性シヨツト雑音が増加し、特に
入力信号電圧が小さいときのＳ／Ｎが劣化する欠
点がある。
換回路１０においては２つの出力端子の電流の差
のみが増幅回路A1の出力信号電圧の大きさに応
じて変化し、その電流の合計値は定電流源１２の
電流値と等しいため、抵抗R1を流れる入力電流
はトランジスタQ21，Q31のコレクタ電流の最大
値、つまり定電流源１２の電流値を越えられな
い。すなわち、各トランジスタの直流バイアス電
流は常に信号電流の最大値より大きくなつて、ト
ランジスタの電流性シヨツト雑音が増加し、特に
入力信号電圧が小さいときのＳ／Ｎが劣化する欠
点がある。
また、帰還電流は入力信号電圧Vinが正方向に
増大するときはトランジスタQ12，Q32を流れる
が、Vinが負方向に増大するときはトランジスタ
Q11，Q21，Q41，Q42を流れ、電流反転回路４０
におけるPNPトランジスタQ41，Q42を帰還電流が
経由する。このため、IC化した場合にはQ41，
Q42の周波数特性の悪いことが原因となつて、負
帰還回路が不安定となるおそれがある。
増大するときはトランジスタQ12，Q32を流れる
が、Vinが負方向に増大するときはトランジスタ
Q11，Q21，Q41，Q42を流れ、電流反転回路４０
におけるPNPトランジスタQ41，Q42を帰還電流が
経由する。このため、IC化した場合にはQ41，
Q42の周波数特性の悪いことが原因となつて、負
帰還回路が不安定となるおそれがある。
この発明の目的はＳ／Ｎが良好で、直流オフセ
ツト電流も小さく、さらにIC化した場合におい
ても周波数特性が良好であつて動作が安定な可変
利得増幅器を提供することにある。
ツト電流も小さく、さらにIC化した場合におい
ても周波数特性が良好であつて動作が安定な可変
利得増幅器を提供することにある。
この発明の入力信号電圧を増幅する増幅回路の
出力側に設けられる電圧−電流変換回路を、特に
第１および第２の出力電流が増幅回路の出力信号
電圧の増大に対し共に増大する形でその電流の差
が増大するように構成したことを特徴とする。
出力側に設けられる電圧−電流変換回路を、特に
第１および第２の出力電流が増幅回路の出力信号
電圧の増大に対し共に増大する形でその電流の差
が増大するように構成したことを特徴とする。
以下この発明の実施例を説明する。
第３図はこの発明の一実施例に係る可変利得増
幅器の回路図である。まず、入力端子T1に印加
される入力信号電圧Vinは、抵抗R1により電流に
変換され、増幅回路A1を介して電圧−電流変換
回路１０′の一方の入力端子T11に加えられる。
変換回路１０′の他方の入力端子T12には、基準
電圧ＶRが加えられている。
幅器の回路図である。まず、入力端子T1に印加
される入力信号電圧Vinは、抵抗R1により電流に
変換され、増幅回路A1を介して電圧−電流変換
回路１０′の一方の入力端子T11に加えられる。
変換回路１０′の他方の入力端子T12には、基準
電圧ＶRが加えられている。
この変換回路１０′は増幅回路A1の出力信号電
圧V0と基準電圧ＶRとの差ＶHに対応した電流ＩH
１，ＩH2を第１および第２の出力端子T13，T14よ
り出力するものであるが、第２図における変換回
路１０とは異なり、V0（ＶH）が正方向に増大す
るときは（ＩH1−ＩH2）は正方向に増大、つまり
ＩH1がＩH2に比較してより大きく増大し、V0（Ｖ
H）が負方向に増大するときは（ＩH1−ＩH2）は
負方向に増大、つまりＩH2がＩH1に比較してより
大きく増大するように構成されている。この例で
は変換回路１０′は、トランジスタQ11，Q12から
なる差動トランジスタ対１１と、トランジスタ
Q13とQ14，Q15とQ16，Q17とQ18からなる電流反
転回路１２，１３，１４と、電流源１５，１６と
から構成されている。
圧V0と基準電圧ＶRとの差ＶHに対応した電流ＩH
１，ＩH2を第１および第２の出力端子T13，T14よ
り出力するものであるが、第２図における変換回
路１０とは異なり、V0（ＶH）が正方向に増大す
るときは（ＩH1−ＩH2）は正方向に増大、つまり
ＩH1がＩH2に比較してより大きく増大し、V0（Ｖ
H）が負方向に増大するときは（ＩH1−ＩH2）は
負方向に増大、つまりＩH2がＩH1に比較してより
大きく増大するように構成されている。この例で
は変換回路１０′は、トランジスタQ11，Q12から
なる差動トランジスタ対１１と、トランジスタ
Q13とQ14，Q15とQ16，Q17とQ18からなる電流反
転回路１２，１３，１４と、電流源１５，１６と
から構成されている。
今、電流源１５，１６の電流値をＩAとする
と、差動トランジスタ対１１のエミツタ共通接続
点に接続されたトランジスタQ17のコレクタ電流
I17は、 I17＝ＩAexp（ＶH／ＶT） ＋ＩAexp（−ＶH／ＶT） …(1) となつてＶHに応じて変化する。ここで、 ＶT＝ｋＴ／ｑ，ｋ：ボルツマン定数、Ｔ：絶対温度、 ｑ：電子電荷である。
と、差動トランジスタ対１１のエミツタ共通接続
点に接続されたトランジスタQ17のコレクタ電流
I17は、 I17＝ＩAexp（ＶH／ＶT） ＋ＩAexp（−ＶH／ＶT） …(1) となつてＶHに応じて変化する。ここで、 ＶT＝ｋＴ／ｑ，ｋ：ボルツマン定数、Ｔ：絶対温度、 ｑ：電子電荷である。
このとき変換回路１０′の第１および第２の出
力端子T13，T14の電流ＩH1，ＩH2（Q11，Q12のコ
レクタ電流）は、 ＩH1＝ｅｘｐ（ＶＨ／ＶＴ）／１＋ｅｘｐ（ＶＨ／Ｖ
Ｔ）・I17…(2) ＩH2＝１／１＋ｅｘｐ（ＶＨ／ＶＴ）・I17 …(3) となる。(1)〜(3)式よりＶHが正方向に増大すると
きは、ＩH1は（ＩH1−ＩH2）が正方向に増大する
ように増大し、ＶHが負方向に増大するときは、
ＩH2は（ＩH1−ＩH2）が負方向に増大するように
増大することが分る。
力端子T13，T14の電流ＩH1，ＩH2（Q11，Q12のコ
レクタ電流）は、 ＩH1＝ｅｘｐ（ＶＨ／ＶＴ）／１＋ｅｘｐ（ＶＨ／Ｖ
Ｔ）・I17…(2) ＩH2＝１／１＋ｅｘｐ（ＶＨ／ＶＴ）・I17 …(3) となる。(1)〜(3)式よりＶHが正方向に増大すると
きは、ＩH1は（ＩH1−ＩH2）が正方向に増大する
ように増大し、ＶHが負方向に増大するときは、
ＩH2は（ＩH1−ＩH2）が負方向に増大するように
増大することが分る。
上記変換回路１０′の第１および第２の出力端
子T13，T14は、トランジスタQ21，Q22および
Q31，Q32で構成された第１および第２の差動ト
ランジスタ対２０，３０のそれぞれのエミツタ共
通接続点に接続されている。トランジスタQ21，
Q22のベース間およびQ31，Q32のベース間には利
得制御電圧Vcが印加されており、第１および第
２の差動トランジスタ対２０，３０は、変換回路
１０′の第１および第２の出力端子T13，T14の電
流をこの利得制御電圧Vcに応じた分割比（Ｇと
する）で２つに分割する。また、第１の差動トラ
ンジスタ対２０を構成するトランジスタQ21，
Q22のコレクタは、トランジスタQ41，Q42および
Q51，Q52で構成された第１および第２の電流反
転回路４０，５０の各入力端子にそれぞれ接続さ
れている。
子T13，T14は、トランジスタQ21，Q22および
Q31，Q32で構成された第１および第２の差動ト
ランジスタ対２０，３０のそれぞれのエミツタ共
通接続点に接続されている。トランジスタQ21，
Q22のベース間およびQ31，Q32のベース間には利
得制御電圧Vcが印加されており、第１および第
２の差動トランジスタ対２０，３０は、変換回路
１０′の第１および第２の出力端子T13，T14の電
流をこの利得制御電圧Vcに応じた分割比（Ｇと
する）で２つに分割する。また、第１の差動トラ
ンジスタ対２０を構成するトランジスタQ21，
Q22のコレクタは、トランジスタQ41，Q42および
Q51，Q52で構成された第１および第２の電流反
転回路４０，５０の各入力端子にそれぞれ接続さ
れている。
そして、第２の差動トランジスタ対３０の一方
のトランジスタQ32のコレクタおよび第１の電流
反転回路４０の出力端子から、前記増幅回路A1
の反転入力端子へ負帰還が施され、また第２の差
動トランジスタ対３０の他方のトランジスタQ31
のコレクタおよび第２の電流反転回路５０の出力
端子から、増幅回路A2および抵抗R1からなる電
流−電圧変換回路を介して出力端子T2に出力信
号電圧Ｖputが取出されるようになつている。
のトランジスタQ32のコレクタおよび第１の電流
反転回路４０の出力端子から、前記増幅回路A1
の反転入力端子へ負帰還が施され、また第２の差
動トランジスタ対３０の他方のトランジスタQ31
のコレクタおよび第２の電流反転回路５０の出力
端子から、増幅回路A2および抵抗R1からなる電
流−電圧変換回路を介して出力端子T2に出力信
号電圧Ｖputが取出されるようになつている。
上記構成において、トランジスタQ21，Q22，
Q31，Q32の各コレクタ電流をIc21，Ic22，Ic31，
Ic32とすると、Q21のコレクタおよび第１の電流
反転回路４０の出力端子から得られる帰還電流
I01は、 I01＝Ic32−Ic21 ＝Ｇ ＩH2−Ｇ ＩH1 ＝Ｇ（ＩH2−ＩH1） …(4) となる。一方、Q22のコレクタおよび第２の電流
反転回路５０の出力端子から取出される出力電流
I02は、 I02＝Ic31−Ic22 ＝（１−Ｇ）ＩH2−（１−Ｇ）ＩH1 ＝（１−Ｇ）（ＩH2−ＩH1） …(5) となる。
Q31，Q32の各コレクタ電流をIc21，Ic22，Ic31，
Ic32とすると、Q21のコレクタおよび第１の電流
反転回路４０の出力端子から得られる帰還電流
I01は、 I01＝Ic32−Ic21 ＝Ｇ ＩH2−Ｇ ＩH1 ＝Ｇ（ＩH2−ＩH1） …(4) となる。一方、Q22のコレクタおよび第２の電流
反転回路５０の出力端子から取出される出力電流
I02は、 I02＝Ic31−Ic22 ＝（１−Ｇ）ＩH2−（１−Ｇ）ＩH1 ＝（１−Ｇ）（ＩH2−ＩH1） …(5) となる。
ここで帰還ループの利得を十分大きくすると、
結果的に帰還電流I01と抵抗R1を流れる入力電流Ii
とが等しくなるように動作する。このため、この
可変利得増幅器全体の利得ＧTは、次式の如くI01
とI02の比にほぼ等しくなる。
結果的に帰還電流I01と抵抗R1を流れる入力電流Ii
とが等しくなるように動作する。このため、この
可変利得増幅器全体の利得ＧTは、次式の如くI01
とI02の比にほぼ等しくなる。
ＧT＝I02／I01
＝（１−Ｇ）／Ｇ …(6)
Ｇは第１および第２の差動トランジスタ２０，
３０における電流分割比であり、利得制御電圧
Vcに対して次式で与えられる。
３０における電流分割比であり、利得制御電圧
Vcに対して次式で与えられる。
Ｇ＝１／１＋ｅｘｐ（Ｖｃ／ＶＴ） …(7)
(6)，(7)式からＧTは
ＧT＝exp（Vc／ＶT） …(8)
となる。すなわち利得制御電圧Vcのエクスポネ
ンシヤルに比例した利得制御特性が得られる。
ンシヤルに比例した利得制御特性が得られる。
以上のように構成されたこの発明による可変利
得増幅器では、電圧−電流変換回路１０′が前述
の如く増幅回路A1の出力信号電圧V0の増大に対
し第１および第２の出力端子の電流が共に増大す
るように構成されているため、入力信号電圧Vin
が小さくなると、それに伴い各トランジスタに流
れる電流も全て小さくなる。従つて、トランジス
タの電流に比例するところのシヨツト雑音は入力
信号電圧Vinが小さい程小さくなるので、Ｓ／Ｎ
が向上し、ダイナミツクレンジも広くとることが
できる。また、トランジスタの直流オフセツト電
流も低減される。
得増幅器では、電圧−電流変換回路１０′が前述
の如く増幅回路A1の出力信号電圧V0の増大に対
し第１および第２の出力端子の電流が共に増大す
るように構成されているため、入力信号電圧Vin
が小さくなると、それに伴い各トランジスタに流
れる電流も全て小さくなる。従つて、トランジス
タの電流に比例するところのシヨツト雑音は入力
信号電圧Vinが小さい程小さくなるので、Ｓ／Ｎ
が向上し、ダイナミツクレンジも広くとることが
できる。また、トランジスタの直流オフセツト電
流も低減される。
さらに帰還電流は入力信号電圧Vinが正方向に
増大するとき、つまり増幅回路A1の出力信号電
圧V0が負方向に増大するときでも、IC化した場
合に周波数特性の悪い電流反転回路４０における
PNPトランジスタQ41，Q42を含むトランジスタ
Q11，Q21，Q41，Q42の経路のほか、周波数特性
の良いNPNトランジスタQ12，Q31のみの経路を
も流れる。すなわち、入力信号電圧Vinが正、負
いずれの方向に変化するときでも、負帰還回路内
にはNPNトランジスタのみを経由する信号経路
が常に存在する。このため、可変利得増幅器全体
の周波数特性が向上するとともに、負帰還回路の
安定化が図れる。特にIC化した場合は各トラン
ジスタの特性が良く一致するので、より高い安定
性と低歪率が達成できる。
増大するとき、つまり増幅回路A1の出力信号電
圧V0が負方向に増大するときでも、IC化した場
合に周波数特性の悪い電流反転回路４０における
PNPトランジスタQ41，Q42を含むトランジスタ
Q11，Q21，Q41，Q42の経路のほか、周波数特性
の良いNPNトランジスタQ12，Q31のみの経路を
も流れる。すなわち、入力信号電圧Vinが正、負
いずれの方向に変化するときでも、負帰還回路内
にはNPNトランジスタのみを経由する信号経路
が常に存在する。このため、可変利得増幅器全体
の周波数特性が向上するとともに、負帰還回路の
安定化が図れる。特にIC化した場合は各トラン
ジスタの特性が良く一致するので、より高い安定
性と低歪率が達成できる。
第１図および第２図は従来の可変利得増幅器の
回路図、第３図はこの発明の一実施例に係る可変
利得増幅器の回路図である。 A1，A2……増幅回路、１０′……電圧−電流変
換回路、２０，３０……第１および第２の差動ト
ランジスタ対、４０，５０……第１および第２の
電流反転回路。
回路図、第３図はこの発明の一実施例に係る可変
利得増幅器の回路図である。 A1，A2……増幅回路、１０′……電圧−電流変
換回路、２０，３０……第１および第２の差動ト
ランジスタ対、４０，５０……第１および第２の
電流反転回路。
Claims (1)
- １ 入力信号が供給される増幅回路と、この増幅
回路の出力信号電圧に対応した電流を第１および
第２の出力端子より出力する電圧−電流変換回路
と、この変換回路の第１および第２の出力端子に
それぞれのエミツタ共通接続点が接続され、それ
ぞれのベース間に利得制御電圧が印加される第１
および第２の差動トランジスタ対と、第１の差動
トランジスタ対の各コレクタにそれぞれの入力端
子が接続された第１および第２の電流反転回路と
を備え、第２の差動トランジスタ対の一方のコレ
クタおよび第１の電流反転回路の出力端子から前
記増幅回路の入力側へ負帰還を施し、第２の差動
トランジスタ対の他方のコレクタおよび第２の電
流反転回路の出力端子から出力信号を取出すよう
にした可変利得増幅器において、前記電圧−電流
変換回路は、一方のベースに前記増幅回路の出力
信号電圧が印加され、他方のベースに基準電圧が
印加され、各コレクタが第１および第２の出力端
子に接続された差動トランジスタ対と、この差動
トランジスタ対のエミツタ共通接続点に流れる電
流を前記出力信号電圧と基準電圧との差に応じて
制御する手段とを有し、前記出力信号電圧が正方
向に増大するときは第１の出力端子の電流が第２
の出力端子の電流に比較してより大きく増大し、
前記出力信号電圧が負方向に増大するときは第２
の出力端子の電流が第１の出力端子の電流に比較
してより大きく増大することを特徴とする可変利
得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12186679A JPS5646313A (en) | 1979-09-21 | 1979-09-21 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12186679A JPS5646313A (en) | 1979-09-21 | 1979-09-21 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5646313A JPS5646313A (en) | 1981-04-27 |
| JPS6213844B2 true JPS6213844B2 (ja) | 1987-03-30 |
Family
ID=14821856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12186679A Granted JPS5646313A (en) | 1979-09-21 | 1979-09-21 | Variable gain amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5646313A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454119Y2 (ja) * | 1987-11-20 | 1992-12-18 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857807A (ja) * | 1981-10-02 | 1983-04-06 | Sony Corp | 電圧制御可変利得回路 |
| JPS6251813U (ja) * | 1985-09-19 | 1987-03-31 | ||
| JPH0250607A (ja) * | 1988-08-12 | 1990-02-20 | Sanyo Electric Co Ltd | 利得制御増幅回路 |
| JPH06338934A (ja) * | 1993-05-25 | 1994-12-06 | Exar Corp | 事象駆動型制御回路を有するスピーカーホーン |
| US5319704A (en) * | 1993-06-17 | 1994-06-07 | Exar Corporation | Control circuit for voltage controlled attenuator for speakerphones |
-
1979
- 1979-09-21 JP JP12186679A patent/JPS5646313A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454119Y2 (ja) * | 1987-11-20 | 1992-12-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5646313A (en) | 1981-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPH0121642B2 (ja) | ||
| KR940007974B1 (ko) | 전자회로 | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPH0322723B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JPS5820482B2 (ja) | 増巾器 | |
| JPS6213844B2 (ja) | ||
| JPH0954149A (ja) | 半導体磁電変換装置 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPS6112110A (ja) | 差動増幅器 | |
| JPS643371B2 (ja) | ||
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0513051Y2 (ja) | ||
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JPH0330828B2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPS6222284B2 (ja) | ||
| JPH0697744A (ja) | 電圧／電流変換回路 | |
| JPH0363847B2 (ja) | ||
| JPS6133007A (ja) | 利得制御回路 |