JP3282039B2 - 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 - Google Patents
自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路Info
- Publication number
- JP3282039B2 JP3282039B2 JP26554291A JP26554291A JP3282039B2 JP 3282039 B2 JP3282039 B2 JP 3282039B2 JP 26554291 A JP26554291 A JP 26554291A JP 26554291 A JP26554291 A JP 26554291A JP 3282039 B2 JP3282039 B2 JP 3282039B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- circuit
- coupled
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、指数利得特性を維持し
つつ、自動利得制御増幅器の固有の温度依存性を補償す
る分野に関するものである。
つつ、自動利得制御増幅器の固有の温度依存性を補償す
る分野に関するものである。
【０００２】
【従来の技術】典型的な自動利得制御（ＡＧＣ）増幅器
の利得対入力制御電圧は通常は指数関数である。その結
果として、入力信号の振幅とは独立である一定の制御利
得が得られることになる。一定の利得特性によって、Ａ
ＧＣ帰還ループ周波数補償を最短の過渡安定時間で最適
にできる。
の利得対入力制御電圧は通常は指数関数である。その結
果として、入力信号の振幅とは独立である一定の制御利
得が得られることになる。一定の利得特性によって、Ａ
ＧＣ帰還ループ周波数補償を最短の過渡安定時間で最適
にできる。
【０００３】従来のＡＧＣ増幅器技術はギルバート乗算
器のような構成の、ダイオードを有するエミッタ結合対
を通常用いる。しかし、指数関数は温度に依存するから
それらの回路の性能には問題がある。従来の指数利得制
御電圧を有するＡＧＣ増幅器の基本的な式は次の通りで
ある。
器のような構成の、ダイオードを有するエミッタ結合対
を通常用いる。しかし、指数関数は温度に依存するから
それらの回路の性能には問題がある。従来の指数利得制
御電圧を有するＡＧＣ増幅器の基本的な式は次の通りで
ある。
【０００４】 ＶO−ＶO *＝（ＶI−ＶI *）（ＲL／ＲE）ｅｘｐ〔（ｑ／ＫＴ）（ＶC *−ＶC）〕 （ＶO−ＶO *） ＝差出力電圧 （ＶI−ＶI *） ＝差入力電圧 （ＶC−ＶC *） ＝差制御電圧 ＲL ＝負荷抵抗値 ＲE ＝エミッタ抵抗値 Ｋ＝ボルツマンの定数 Ｔ＝絶対温度 ｑ＝電荷
【０００５】この式で温度に対する利得の固有の依存性
（ｑ／ＫＴ）を見ることができる。２５ｄＢ範囲ＡＧＣ
の利得（ＶO−ＶO *）対（ＶC−ＶC *）がプロットされる
と、温度変化による利得範囲変化がセ氏０〜１２７度の
温度変化に対して８．４ｄＢである。
（ｑ／ＫＴ）を見ることができる。２５ｄＢ範囲ＡＧＣ
の利得（ＶO−ＶO *）対（ＶC−ＶC *）がプロットされる
と、温度変化による利得範囲変化がセ氏０〜１２７度の
温度変化に対して８．４ｄＢである。
【０００６】この利得変化を零にするために、サーミス
タ回路網を用いて温度補償対数−逆対数指数関数増幅器
が構成された。サーミスタは温度に敏感な抵抗であっ
て、適切な温度補償を行うためには特性を調整せねばな
らず、かつ集積回路の外部に設けねばならない。
タ回路網を用いて温度補償対数−逆対数指数関数増幅器
が構成された。サーミスタは温度に敏感な抵抗であっ
て、適切な温度補償を行うためには特性を調整せねばな
らず、かつ集積回路の外部に設けねばならない。
【０００７】従来の別の温度補償手段は、差制御電圧
（ＶC−ＶC *）をｋＴ／ｑに比例させることにより得ら
れる。しかし、実際には、この回路はバイポーラ接合ト
ランジスタにおけるオフセット電圧に敏感である。この
回路は負荷抵抗値ＲL のマッチングにも敏感である。と
いうのは、負荷抵抗の電圧降下距離が制御電圧差として
見えるからである。更に、この回路には、ＰＴＡＴ（絶
対温度に比例）電流源を必要とするという欠点もある。
（ＶC−ＶC *）をｋＴ／ｑに比例させることにより得ら
れる。しかし、実際には、この回路はバイポーラ接合ト
ランジスタにおけるオフセット電圧に敏感である。この
回路は負荷抵抗値ＲL のマッチングにも敏感である。と
いうのは、負荷抵抗の電圧降下距離が制御電圧差として
見えるからである。更に、この回路には、ＰＴＡＴ（絶
対温度に比例）電流源を必要とするという欠点もある。
【０００８】この明細書においては温度補償制御回路に
ついて説明する。本発明を完全に理解できるようにする
ために、以下の説明においては、電圧、導電形等のよう
な特定の事項の詳細について数多く述べてある。しか
し、そのような特定の詳細事項なしに本発明を実施でき
ることが当業者には明らかであろう。その他の場合に
は、本発明を不必要に詳しく説明して本発明をあいまい
にしないようにするために、周知の構成は説明しない。
ついて説明する。本発明を完全に理解できるようにする
ために、以下の説明においては、電圧、導電形等のよう
な特定の事項の詳細について数多く述べてある。しか
し、そのような特定の詳細事項なしに本発明を実施でき
ることが当業者には明らかであろう。その他の場合に
は、本発明を不必要に詳しく説明して本発明をあいまい
にしないようにするために、周知の構成は説明しない。
【０００９】従来のＡＧＣ増幅器の利得は、指数が比の
値よりなる指数関数により与えられる。ギルバート乗算
器のようなエミッタ結合トランジスタ対を用いることに
よりこの指数関数は得られる。比の分母は温度に依存す
るから利得は温度に依存する結果となる。本発明は、指
数比の分子も同様に温度に依存する結果となるような電
圧制御回路を提供するものである。ギルバート乗算器を
用いる従来のＡＧＣ増幅器の一例が図１に示されてい
る。この従来のＡＧＣ回路は、第１のエミッタ結合トラ
ンジスタよりなる第１の利得段と、第２のエミッタ結合
トランジスタよりなる第２の利得段とを利用する。図１
に示すように、エミッタ結合トランジスタ対Ｑ１とＱ２
は１つの利得段を構成し、エミッタ結合トランジスタ対
Ｑ５とＱ６は第２の利得段を構成する。電源電圧ＶCCが
負荷抵抗ＲL1を介してトランジスタＱ５のコレクタへ結
合される。電源電圧ＶCCは別の負荷抵抗ＲL2を介してト
ランジスタＱ６のコレクタへも結合される。
値よりなる指数関数により与えられる。ギルバート乗算
器のようなエミッタ結合トランジスタ対を用いることに
よりこの指数関数は得られる。比の分母は温度に依存す
るから利得は温度に依存する結果となる。本発明は、指
数比の分子も同様に温度に依存する結果となるような電
圧制御回路を提供するものである。ギルバート乗算器を
用いる従来のＡＧＣ増幅器の一例が図１に示されてい
る。この従来のＡＧＣ回路は、第１のエミッタ結合トラ
ンジスタよりなる第１の利得段と、第２のエミッタ結合
トランジスタよりなる第２の利得段とを利用する。図１
に示すように、エミッタ結合トランジスタ対Ｑ１とＱ２
は１つの利得段を構成し、エミッタ結合トランジスタ対
Ｑ５とＱ６は第２の利得段を構成する。電源電圧ＶCCが
負荷抵抗ＲL1を介してトランジスタＱ５のコレクタへ結
合される。電源電圧ＶCCは別の負荷抵抗ＲL2を介してト
ランジスタＱ６のコレクタへも結合される。
【００１０】トランジスタＱ５のベースはトランジスタ
Ｑ１のコレクタと、ダイオード接続されているトランジ
スタＱ３のエミッタとへ回路点１０で接続される。トラ
ンジスタＱ３のベースはトランジスタＱ３のコレクタへ
接続されている。トランジスタＱ１のベースへは入力電
圧ＶI が供給される。トランジスタＱ１のエミッタはエ
ミッタ抵抗ＲE1を介して回路点１２においてトランジス
タＱ７のコレクタへ接続される。トランジスタＱ２のエ
ミッタも別のエミッタ抵抗ＲE2を介して回路点１２にお
いてトランジスタＱ７のコレクタへ接続される。トラン
ジスタＱ７のベースへは入力電圧ＶC （制御電圧）が供
給される。トランジスタＱ７とＱ８のエミッタは回路点
１４において電流源ＩT へ接続される。この電流源は接
地される。
Ｑ１のコレクタと、ダイオード接続されているトランジ
スタＱ３のエミッタとへ回路点１０で接続される。トラ
ンジスタＱ３のベースはトランジスタＱ３のコレクタへ
接続されている。トランジスタＱ１のベースへは入力電
圧ＶI が供給される。トランジスタＱ１のエミッタはエ
ミッタ抵抗ＲE1を介して回路点１２においてトランジス
タＱ７のコレクタへ接続される。トランジスタＱ２のエ
ミッタも別のエミッタ抵抗ＲE2を介して回路点１２にお
いてトランジスタＱ７のコレクタへ接続される。トラン
ジスタＱ７のベースへは入力電圧ＶC （制御電圧）が供
給される。トランジスタＱ７とＱ８のエミッタは回路点
１４において電流源ＩT へ接続される。この電流源は接
地される。
【００１１】トランジスタＱ８のベースへは制御電圧Ｖ
C が供給される。トランジスタＱ８のコレクタは回路点
１１においてトランジスタＱ５とＱ６とのエミッタへ結
合される。トランジスタＱ６のベースはトランジスタＱ
２のコレクタへ接続され、かつダイオード接続されてい
るトランジスタＱ４のエミッタへ回路点１３で接続され
る。出力電圧ＶO はトランジスタＱ６のコレクタから取
り出される。トランジスタＱ４のベースはトランジスタ
Ｑ４のコレクタへ結合される。トランジスタＱ２のベー
スへは入力電圧ＶI が供給される。
C が供給される。トランジスタＱ８のコレクタは回路点
１１においてトランジスタＱ５とＱ６とのエミッタへ結
合される。トランジスタＱ６のベースはトランジスタＱ
２のコレクタへ接続され、かつダイオード接続されてい
るトランジスタＱ４のエミッタへ回路点１３で接続され
る。出力電圧ＶO はトランジスタＱ６のコレクタから取
り出される。トランジスタＱ４のベースはトランジスタ
Ｑ４のコレクタへ結合される。トランジスタＱ２のベー
スへは入力電圧ＶI が供給される。
【００１２】エミッタ結合トランジスタ対Ｑ１とＱ２、
およびＱ５とＱ６との電圧利得はコレクタ回路の全抵抗
値とエミッタ回路の全抵抗値との比に等しい。したがっ
て、トランジスタＱ１、Ｑ２のコレクタにおける差利得
はほぼ
およびＱ５とＱ６との電圧利得はコレクタ回路の全抵抗
値とエミッタ回路の全抵抗値との比に等しい。したがっ
て、トランジスタＱ１、Ｑ２のコレクタにおける差利得
はほぼ
【数１】 である。 （ｋＴｑ）／ＩT ＝コレクタ抵抗値 ＲE ＝エミッタ抵抗値 Ｉ1 はエミッタ結合トランジスタ対とトランジスタＱ７
を流れる電流である。
を流れる電流である。
【００１３】同様に、トランジスタＱ５のコレクタとＱ
６の故における差利得は、 ＶO−ＶO * ＝（ＲL）（ＶA−ＶA *）（Ｉ2／（ｋＴ／ｑ）） （２） Ｒ＝コレクタ抵抗値 （ｋＴ／ｑ）／Ｉ2 ＝エミッタ抵抗値 Ｉ2 はトランジスタＱ５とＱ６から流れる全電流であ
る。（１）式を（２）式へ代入すると、
６の故における差利得は、 ＶO−ＶO * ＝（ＲL）（ＶA−ＶA *）（Ｉ2／（ｋＴ／ｑ）） （２） Ｒ＝コレクタ抵抗値 （ｋＴ／ｑ）／Ｉ2 ＝エミッタ抵抗値 Ｉ2 はトランジスタＱ５とＱ６から流れる全電流であ
る。（１）式を（２）式へ代入すると、
【数２】 となる。
【００１４】回路中のギルバート乗算器に関しては、ト
ランジスタＱ７とＱ８のエミッタ結合トランジスタ対の
ベースにおける差制御電圧の式は、 ＶC−ＶC *＝（ｋＴ／ｑ）ｌｎ（Ｉ2／Ｉ1） （４） この（４）式は次のように表わすこともできる。 Ｉ2／Ｉ1 ＝ ｅｘｐ〔（ｑ／ｋＴ）（ＶC *−ＶC）〕 （５） （５）式を（３）式へ代入すると、 ＶO−ＶO * ＝（ＶI−ＶI *）（ＲL／ＲE）ｅｘｐ〔（ｑ／ｋＴ）（ＶC *−ＶC ）〕
ランジスタＱ７とＱ８のエミッタ結合トランジスタ対の
ベースにおける差制御電圧の式は、 ＶC−ＶC *＝（ｋＴ／ｑ）ｌｎ（Ｉ2／Ｉ1） （４） この（４）式は次のように表わすこともできる。 Ｉ2／Ｉ1 ＝ ｅｘｐ〔（ｑ／ｋＴ）（ＶC *−ＶC）〕 （５） （５）式を（３）式へ代入すると、 ＶO−ＶO * ＝（ＶI−ＶI *）（ＲL／ＲE）ｅｘｐ〔（ｑ／ｋＴ）（ＶC *−ＶC ）〕
【００１５】これは指数項における温度依存係数（ｑ／
ｋＴ）のために生ずる指数利得制御問題を持つＡＧＣ増
幅器の基本式である。２５ｄＢ範囲の利得対差制御電圧
ＶC−ＶC *の温度変化の例が図２のグラフで示されてい
る。利得範囲はセ氏０〜１２７度の温度変化範囲にわた
って８．４ｄＢ変化する。
ｋＴ）のために生ずる指数利得制御問題を持つＡＧＣ増
幅器の基本式である。２５ｄＢ範囲の利得対差制御電圧
ＶC−ＶC *の温度変化の例が図２のグラフで示されてい
る。利得範囲はセ氏０〜１２７度の温度変化範囲にわた
って８．４ｄＢ変化する。
【００１６】従来の温度補償技術の一例が図３に示され
ている。動作時には、図３に示されている回路は図１に
示されている回路へ付加されて、温度補償のために適切
な差制御電圧を供給する。この補償回路は２つのエミッ
タ結合トランジスタ対とＰＴＡＴ電源で構成されて、必
要な制御電圧出力を供給する。制御電圧ＶC はトランジ
スタＱ５のコレクタから取り出され、ＶC はトランジス
タＱ６のコレクタから取り出される。トランジスタＱ５
のコレクタは抵抗ＲL3を介して電源ＶCCへ接続される。
トランジスタＱ６のコレクタは別の負荷抵抗ＲL4を介し
て電源ＶCCへ接続される。トランジスタＱ５のベースは
トランジスタＱ１のコレクタへ接続されるとともに、回
路点２０においてトランジスタＱ３のエミッタへ結合さ
れる。トランジスタＱ３のベースはトランジスタＱ３の
コレクタへ結合される。トランジスタＱ１のベースは入
力電圧ＶB が供給される。トランジスタＱ１のコレクタ
はエミッタ抵抗ＲE3を介して回路点２２において電流源
Ｉ1 へ接続される。トランジスタＱ２のエミッタも別の
エミッタ抵抗ＲE3を介して回路点２２において電流源Ｉ
1 へ接続される。トランジスタＱ２のベースへは入力電
圧ＶB*が供給される。トランジスタＱ２のコレクタはト
ランジスタＱ６のベースへ接続され、かつトランジスタ
Ｑ４のエミッタへ回路点２３において接続される。トラ
ンジスタＱ４のベースはトランジスタＱ４のコレクタへ
結合される。
ている。動作時には、図３に示されている回路は図１に
示されている回路へ付加されて、温度補償のために適切
な差制御電圧を供給する。この補償回路は２つのエミッ
タ結合トランジスタ対とＰＴＡＴ電源で構成されて、必
要な制御電圧出力を供給する。制御電圧ＶC はトランジ
スタＱ５のコレクタから取り出され、ＶC はトランジス
タＱ６のコレクタから取り出される。トランジスタＱ５
のコレクタは抵抗ＲL3を介して電源ＶCCへ接続される。
トランジスタＱ６のコレクタは別の負荷抵抗ＲL4を介し
て電源ＶCCへ接続される。トランジスタＱ５のベースは
トランジスタＱ１のコレクタへ接続されるとともに、回
路点２０においてトランジスタＱ３のエミッタへ結合さ
れる。トランジスタＱ３のベースはトランジスタＱ３の
コレクタへ結合される。トランジスタＱ１のベースは入
力電圧ＶB が供給される。トランジスタＱ１のコレクタ
はエミッタ抵抗ＲE3を介して回路点２２において電流源
Ｉ1 へ接続される。トランジスタＱ２のエミッタも別の
エミッタ抵抗ＲE3を介して回路点２２において電流源Ｉ
1 へ接続される。トランジスタＱ２のベースへは入力電
圧ＶB*が供給される。トランジスタＱ２のコレクタはト
ランジスタＱ６のベースへ接続され、かつトランジスタ
Ｑ４のエミッタへ回路点２３において接続される。トラ
ンジスタＱ４のベースはトランジスタＱ４のコレクタへ
結合される。
【００１７】この従来の回路の役割は差制御電圧ＶC−
ＶC * を温度に依存させ、したがって差出力電圧の式に
おける他の温度係数を打ち消すことである。図３に示さ
れている回路は図１に示されている回路に類似するか
ら、類似の回路解析を採用できる。差制御電圧は
ＶC * を温度に依存させ、したがって差出力電圧の式に
おける他の温度係数を打ち消すことである。図３に示さ
れている回路は図１に示されている回路に類似するか
ら、類似の回路解析を採用できる。差制御電圧は
【００１８】
【数３】 で与えられる。
【００１９】この技術において必要な要素は、Ｉ2 ＝Ｋ
（ｋＴ／ｑ）であるように電流Ｉ2をＰＴＡＴ電流源に
することである。したがって、
（ｋＴ／ｑ）であるように電流Ｉ2をＰＴＡＴ電流源に
することである。したがって、
【００２０】
【数４】 である。
【００２１】この回路においては、（ｋＴ／ｑ）項は打
ち消され、その結果として差出力電圧の式において温度
とは独立の指数関数が得られることになる。しかし、こ
の温度補償法の欠点にはトランジスタ対Ｑ３−Ｑ４とＱ
５−Ｑ６のオフセット電圧に対してこの回路が敏感であ
ることが含まれる。その理由は、オフセット電圧がトラ
ンジスタＱ５、Ｑ６の利得により増幅されるからであ
る。更に、この回路は２つの負荷抵抗ＲL3、ＲL4の一致
に非常に敏感である。というのは、２つの負荷抵抗の間
の電圧降下が差制御電圧を構成するからである。したが
って非常に精密な抵抗を使用せねばならない。この従来
の方法の別の欠点は、ＰＴＡＴ電流源を必要とすること
である。したがって、本発明はそれの数値中に温度補償
項を有する電圧制御差を生ずる。それは望ましくない後
処理またはＰＴＡＴ装置なしで実行される。
ち消され、その結果として差出力電圧の式において温度
とは独立の指数関数が得られることになる。しかし、こ
の温度補償法の欠点にはトランジスタ対Ｑ３−Ｑ４とＱ
５−Ｑ６のオフセット電圧に対してこの回路が敏感であ
ることが含まれる。その理由は、オフセット電圧がトラ
ンジスタＱ５、Ｑ６の利得により増幅されるからであ
る。更に、この回路は２つの負荷抵抗ＲL3、ＲL4の一致
に非常に敏感である。というのは、２つの負荷抵抗の間
の電圧降下が差制御電圧を構成するからである。したが
って非常に精密な抵抗を使用せねばならない。この従来
の方法の別の欠点は、ＰＴＡＴ電流源を必要とすること
である。したがって、本発明はそれの数値中に温度補償
項を有する電圧制御差を生ずる。それは望ましくない後
処理またはＰＴＡＴ装置なしで実行される。
【００２２】
【発明が解決しようとする課題】したがって、本発明の
目的は、ＡＧＣ増幅器のための指数利得制御における温
度依存性を補償することである。本発明の別の目的は、
外部装置を用いることなしに温度依存性を補償すること
である。本発明の更に別の目的は、ＰＴＡＴ装置を必要
とするという欠点なしに温度依存性を抑制することであ
る。
目的は、ＡＧＣ増幅器のための指数利得制御における温
度依存性を補償することである。本発明の別の目的は、
外部装置を用いることなしに温度依存性を補償すること
である。本発明の更に別の目的は、ＰＴＡＴ装置を必要
とするという欠点なしに温度依存性を抑制することであ
る。
【００２３】
【課題を解決するための手段】本発明は、ＡＧＣ（自動
利得制御）増幅器において一定の制御利得を維持するた
めの温度補償制御回路を実現するものである。本発明
は、特殊な、すなわち、標準的でない処理装置構造を用
いることなしに、固有の温度依存性を補償するものであ
る。本発明は、制御電圧差（ＶC −ＶC *）を発生させる
ためにｎ個の直列ダイオードの電圧降下を利用する。直
列結合されているｎ個のダイオードはエミッタ抵抗を有
するＰＮＰエミッタ結合対トランジスタのコレクタへ結
合される。そのために制御電圧差を温度（ｎｋＴ／ｑ）
に依存させるが、この依存性はダイオードで形成される
ＡＧＣ増幅器の指数関数の固有の温度依存性で打ち消さ
れる。このようにして、本発明は部品のマッチング問題
が最少で、ＰＴＡＴ（絶対温度に比例）電流源の必要な
しに温度補償を行うものである。
利得制御）増幅器において一定の制御利得を維持するた
めの温度補償制御回路を実現するものである。本発明
は、特殊な、すなわち、標準的でない処理装置構造を用
いることなしに、固有の温度依存性を補償するものであ
る。本発明は、制御電圧差（ＶC −ＶC *）を発生させる
ためにｎ個の直列ダイオードの電圧降下を利用する。直
列結合されているｎ個のダイオードはエミッタ抵抗を有
するＰＮＰエミッタ結合対トランジスタのコレクタへ結
合される。そのために制御電圧差を温度（ｎｋＴ／ｑ）
に依存させるが、この依存性はダイオードで形成される
ＡＧＣ増幅器の指数関数の固有の温度依存性で打ち消さ
れる。このようにして、本発明は部品のマッチング問題
が最少で、ＰＴＡＴ（絶対温度に比例）電流源の必要な
しに温度補償を行うものである。
【００２４】
【実施例】本発明の一実施例が図４に示されている。制
御電圧差は、エミッタ結合トランジスタ対のコレクタへ
直列結合されているｎ個のダイオードの端子間電圧降下
により決定される。それらのトランジスタはＰＮＰトラ
ンジスタである。
御電圧差は、エミッタ結合トランジスタ対のコレクタへ
直列結合されているｎ個のダイオードの端子間電圧降下
により決定される。それらのトランジスタはＰＮＰトラ
ンジスタである。
【００２５】電源ＶCCは電流源ＩT を介して回路点１１
へ結合される。トランジスタＱ２０のエミッタが別の抵
抗ＲE6を介して接続される。トランジスタＱ１９のベー
スへは入力電圧ＶBが供給される。制御電圧ＶCはトラン
ジスタＱ１９のコレクタから取り出される。直列結合さ
れているｎ個のダイオードがトランジスタＱ１９のコレ
クタへ接続される。第１のダイオードの正端子がトラン
ジスタＱ１９のコレクタへ接続され、最後のダイオード
の負端子が接地される。
へ結合される。トランジスタＱ２０のエミッタが別の抵
抗ＲE6を介して接続される。トランジスタＱ１９のベー
スへは入力電圧ＶBが供給される。制御電圧ＶCはトラン
ジスタＱ１９のコレクタから取り出される。直列結合さ
れているｎ個のダイオードがトランジスタＱ１９のコレ
クタへ接続される。第１のダイオードの正端子がトラン
ジスタＱ１９のコレクタへ接続され、最後のダイオード
の負端子が接地される。
【００２６】トランジスタＱ１２のベースへは入力電圧
ＶB *が供給される。制御電圧ＶC *はトランジスタＱ２０
のコレクタから取り出される。直列結合されているｎ個
のダイオードがトランジスタＱ２０のコレクタへ接続さ
れる。第１のダイオードの正端子がトランジスタＱ２０
のコレクタへ接続され、最後のダイオードの負端子が接
地される。
ＶB *が供給される。制御電圧ＶC *はトランジスタＱ２０
のコレクタから取り出される。直列結合されているｎ個
のダイオードがトランジスタＱ２０のコレクタへ接続さ
れる。第１のダイオードの正端子がトランジスタＱ２０
のコレクタへ接続され、最後のダイオードの負端子が接
地される。
【００２７】図１に示されているギルバート乗算器に用
いるのに類似する解析を用いると、差制御電圧は次の式
に等しい。 ＶC −ＶC * ＝ （ｎｋＴ／ｑ）Ｉｎ（Ｉ1／Ｉ2） ｎ＝直列結合されているダイオードの数 Ｉ1 ＝トランジスタＱ１４を流れる電流 Ｉ2 ＝トランジスタＱ２０を流れる電流 この式は次のように表わすこともできる。
いるのに類似する解析を用いると、差制御電圧は次の式
に等しい。 ＶC −ＶC * ＝ （ｎｋＴ／ｑ）Ｉｎ（Ｉ1／Ｉ2） ｎ＝直列結合されているダイオードの数 Ｉ1 ＝トランジスタＱ１４を流れる電流 Ｉ2 ＝トランジスタＱ２０を流れる電流 この式は次のように表わすこともできる。
【００２８】
【数５】
【００２９】理想的には、ΔＩ／Ｉr は１よりはるかに
小さくなければならない。これが真である場合には、
小さくなければならない。これが真である場合には、
【００３０】
【数６】
【００３１】である。これは２（ＶB−ＶB *）／ＲEＩT
に等しい。したがって、本発明の差制御電圧は
に等しい。したがって、本発明の差制御電圧は
【００３２】
【数７】 である。
【００３３】この近似の確度はｎが大きくなると高くな
る。というのは、ΔＩ／ＩT を小さくできるからであ
る。直列結合ダイオードのオフセット電圧の和もｎとと
もに直線的に増大する。
る。というのは、ΔＩ／ＩT を小さくできるからであ
る。直列結合ダイオードのオフセット電圧の和もｎとと
もに直線的に増大する。
【００３４】利得の温度補償された変化と差制御電圧の
関係の一例が図５のグラフに示されている。このグラフ
は２５ｄＢ範囲のＡＧＣとｎ＝２に対して示したもので
ある。ｎは２に等しいだけであるが、セ氏０〜１２７度
の温度変化に対する利得の変化が、図４に示されている
補償されていない利得変化（＝８．４ｄＢ）と比較的小
さいことがこのグラフから明らかである。したがって、
本発明にこの回路を用いると、温度による約２６．３％
の利得変化が約１０．３％の利得変化に減少した。以
上、指数関数的な利得を有するＡＧＣのためのあまり複
雑でない温度補償回路について説明した。
関係の一例が図５のグラフに示されている。このグラフ
は２５ｄＢ範囲のＡＧＣとｎ＝２に対して示したもので
ある。ｎは２に等しいだけであるが、セ氏０〜１２７度
の温度変化に対する利得の変化が、図４に示されている
補償されていない利得変化（＝８．４ｄＢ）と比較的小
さいことがこのグラフから明らかである。したがって、
本発明にこの回路を用いると、温度による約２６．３％
の利得変化が約１０．３％の利得変化に減少した。以
上、指数関数的な利得を有するＡＧＣのためのあまり複
雑でない温度補償回路について説明した。
【図１】ギルバート乗算器を用いて温度補償を行ってい
ないＡＧＣ増幅器の回路図である。
ないＡＧＣ増幅器の回路図である。
【図２】利得対制御電圧の温度補償されていない変化を
示すグラフである。
示すグラフである。
【図３】従来の温度補償制御回路の回路図である。
【図４】本発明の好適な実施例の温度補償回路の回路図
である。
である。
【図５】利得対制御電圧の温度補償された変化を示すグ
ラフである。
ラフである。
Ｑ１９、Ｑ２０ トランジスタ ＲE5、ＲE6 抵抗 ＩT 電流源 ＶCC 電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−30850（ＪＰ，Ａ) 特開 昭61−224607（ＪＰ，Ａ) 特開 昭60−81906（ＪＰ，Ａ) 特開 平１−317011（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/34 H03F 1/30
Claims (3)
- 【請求項１】 各々がエミッタ抵抗を備えた第１のエミ
ッタ結合トランジスタ対からなる第１の利得段であっ
て、各々のエミッタ結合トランジスタのコレクタが第２
のエミッタ結合トランジスタ対からなる第２の利得段の
各々のトランジスタのベースに結合される第１の利得段
と、各々のトランジスタが、 前記第１の利得段の各トランジ
スタのエミッタと前記第２の利得段の各トランジスタの
エミッタへ結合される第３のエミッタ結合トランジスタ
対から成る第３の利得段と、前記第３の利得段の各トランジスタのベースに接続され
温度に比例する制御電圧差を供給する第４の利得段であ
って、それぞれ各ベースに直列接続されるＮ個のダイオ
ードからなる第１のダイオードセットと第２のダイオー
ドセットを備えた第４の利得段と、 を備えることを特徴とする自動利得制御（ＡＧＣ）回
路。 - 【請求項２】 第１の制御電圧と第２の制御電圧を供給
する経路を有する自動利得制御（ＡＧＣ）ブロックと、 このＡＧＣ回路の前記２つの経路にそれぞれ接続される
経路を有する指数関数ブロックと、 この指数関数ブロックのそれぞれの経路に直列接続され
たＮ個のダイオードからなる第１のダイオードセットと
第２のダイオードセットを備えた温度補償ブロックと、 を備えることを特徴とする３つのブロックを有する自動
利得制御回路。 - 【請求項３】 第１の導電形の第１のエミッタ結合トラ
ンジスタおよび第２の導電形の第２のエミッタ結合トラ
ンジスタと、 前記第１のエミッタ結合トランジスタへ直列接続された
Ｎ個のダイオードの第１のダイオードセットおよび前記
第２のエミッタ結合トランジスタへ直列接続されたＮ個
のダイオードの第２のダイオードセットと、 を備えることを特徴とするＡＧＣ増幅器の温度補償回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US584,201 | 1990-09-18 | ||
| US07/584,201 US5162678A (en) | 1990-09-18 | 1990-09-18 | Temperature compensation control circuit for exponential gain function of an agc amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188657A JPH06188657A (ja) | 1994-07-08 |
| JP3282039B2 true JP3282039B2 (ja) | 2002-05-13 |
Family
ID=24336323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26554291A Expired - Fee Related JP3282039B2 (ja) | 1990-09-18 | 1991-09-18 | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5162678A (ja) |
| JP (1) | JP3282039B2 (ja) |
| GB (1) | GB2250649B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05274703A (ja) * | 1992-03-25 | 1993-10-22 | Toshiba Corp | 光ディスク装置 |
| US5604467A (en) * | 1993-02-11 | 1997-02-18 | Benchmarg Microelectronics | Temperature compensated current source operable to drive a current controlled oscillator |
| GB2280073B (en) * | 1993-06-30 | 1996-11-27 | Northern Telecom Ltd | Amplifier circuit |
| JP3507530B2 (ja) * | 1993-09-16 | 2004-03-15 | 株式会社東芝 | 対数変換回路 |
| US5488289A (en) * | 1993-11-18 | 1996-01-30 | National Semiconductor Corp. | Voltage to current converter having feedback for providing an exponential current output |
| US5442311A (en) * | 1994-01-28 | 1995-08-15 | Texas Instruments Incorporated | System and method for controlling a gain circuit |
| JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Ａｇｃ電圧補正回路 |
| US5952867A (en) * | 1996-11-26 | 1999-09-14 | Texas Instruments Incorporated | Exponentiator circuit and method for generating decibel steps of programmable current gain |
| DE19831716A1 (de) * | 1998-07-15 | 2000-01-20 | Alcatel Sa | Temperaturstabilisation eines Predistorters mit Spannungsspeisung |
| US6268972B1 (en) | 1998-09-18 | 2001-07-31 | International Business Machines Corporation | Method for measuring relative and absolute amplitudes of a signal read from a data storage medium |
| US6441983B1 (en) | 1998-10-02 | 2002-08-27 | International Business Machines Corporation | System and method for adjusting a cutoff frequency of a tunable filter employed in a read channel of a data storage system |
| US6259302B1 (en) * | 1998-10-22 | 2001-07-10 | National Semiconductor Corporation | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing |
| JP2000172833A (ja) * | 1998-12-10 | 2000-06-23 | Omron Corp | 指紋照合装置 |
| US6369618B1 (en) * | 1999-02-12 | 2002-04-09 | Texas Instruments Incorporated | Temperature and process independent exponential voltage-to-current converter circuit |
| US6282038B1 (en) * | 1999-02-19 | 2001-08-28 | International Business Machines Corporation | Variable gain amplifier with temperature compensation for use in a disk drive system |
| JP3678939B2 (ja) | 1999-04-30 | 2005-08-03 | アルプス電気株式会社 | 温度補償を行ったａｇｃ回路 |
| US6469856B1 (en) | 2000-05-12 | 2002-10-22 | International Business Machines Corporation | System and method for calibrating a corner frequency of a tunable filter employed in a read channel of a data storage system |
| US6636722B1 (en) | 2000-09-12 | 2003-10-21 | Tektronix, Inc. | Broadband receiver amplitude/phase normalization using a broadband temperature compensated noise source and a pseudo random sequence generator |
| TW200505157A (en) * | 2003-07-21 | 2005-02-01 | Realtek Semiconductor Corp | Linear-in-decibel variable gain amplifier |
| US7075368B2 (en) * | 2003-09-01 | 2006-07-11 | Realtek Semiconductor Corp. | Linear-in-decibel variable gain amplifier |
| US7078972B2 (en) * | 2003-10-01 | 2006-07-18 | Realtek Semiconductor Corp. | Linear decibel-scale variable gain amplifier |
| JP4641164B2 (ja) * | 2004-09-14 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| US7180359B2 (en) * | 2004-12-22 | 2007-02-20 | Analog Devices, Inc. | Logarithmic temperature compensation for detectors |
| JP5041122B2 (ja) * | 2006-04-27 | 2012-10-03 | セイコーエプソン株式会社 | 振動ジャイロセンサ |
| US8760538B2 (en) | 2011-01-21 | 2014-06-24 | Exelis, Inc. | Adaptive gain control image processing system and method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676789A (en) * | 1970-11-16 | 1972-07-11 | Derek Bray | Low distortion agc amplifier |
| JPS5625815B2 (ja) * | 1974-02-14 | 1981-06-15 | ||
| JPS5330850A (en) * | 1976-09-03 | 1978-03-23 | Hitachi Ltd | Gain control circuit |
| US4251778A (en) * | 1979-03-26 | 1981-02-17 | Rca Corporation | Circuit with electrically controlled gain |
| US4327333A (en) * | 1980-03-17 | 1982-04-27 | National Semiconductor Corporation | AGC Current source |
| US4528516A (en) * | 1983-08-01 | 1985-07-09 | Tektronix, Inc. | Differential amplifier with dynamic thermal balancing |
| US4605906A (en) * | 1985-01-28 | 1986-08-12 | Gould Instruments, Ltd. | Differential pair amplifier enhancement circuit |
| JPS61224607A (ja) * | 1985-03-29 | 1986-10-06 | Toshiba Corp | 自動利得制御用検波回路 |
| US4677392A (en) * | 1985-12-16 | 1987-06-30 | Hughes Aircraft Company | Cascaded internal impedance dependent amplifier with accurate variable gain control |
| DE3622615C1 (de) * | 1986-07-05 | 1987-11-05 | Ant Nachrichtentech | Spannungsgesteuerter Verstaerker fuer erdsymmetrische,elektrische Signale |
| JP2733962B2 (ja) * | 1988-06-17 | 1998-03-30 | ソニー株式会社 | 利得制御増幅器 |
| US5030924A (en) * | 1989-03-30 | 1991-07-09 | Silicon Systems, Inc. | Temperature compensated exponential gain control circuit |
-
1990
- 1990-09-18 US US07/584,201 patent/US5162678A/en not_active Expired - Lifetime
-
1991
- 1991-09-16 GB GB9119767A patent/GB2250649B/en not_active Expired - Fee Related
- 1991-09-18 JP JP26554291A patent/JP3282039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2250649B (en) | 1995-01-11 |
| US5162678A (en) | 1992-11-10 |
| GB2250649A (en) | 1992-06-10 |
| JPH06188657A (ja) | 1994-07-08 |
| GB9119767D0 (en) | 1991-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPS6142965B2 (ja) | ||
| JPH0121642B2 (ja) | ||
| EP0142081A2 (en) | Signal processing circuit | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPS6260847B2 (ja) | ||
| JP3216134B2 (ja) | 指数的な利得制御を行う増幅回路 | |
| US5808507A (en) | Temperature compensated reference voltage source | |
| US5371476A (en) | Amplifying circuit | |
| US3480872A (en) | Direct-coupled differential input amplifier | |
| US4439745A (en) | Amplifier circuit | |
| EP0051362A2 (en) | Electronic gain control circuit | |
| JPS6213844B2 (ja) | ||
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| US4300103A (en) | Push-pull amplifier | |
| US4451798A (en) | Gain-controlled amplifier | |
| JPS6222282B2 (ja) | ||
| JPH0671185B2 (ja) | 対数増幅回路 | |
| JPS643371B2 (ja) | ||
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPH0332094Y2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JP2661303B2 (ja) | 変調回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPH0462608B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |