JPS61224607A - 自動利得制御用検波回路 - Google Patents
自動利得制御用検波回路Info
- Publication number
- JPS61224607A JPS61224607A JP60065266A JP6526685A JPS61224607A JP S61224607 A JPS61224607 A JP S61224607A JP 60065266 A JP60065266 A JP 60065266A JP 6526685 A JP6526685 A JP 6526685A JP S61224607 A JPS61224607 A JP S61224607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input signal
- trs
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は自動利得制御用検波回路に関する。
自動利得制御用検波回路(以下AGC検波回路と称する
)として、第6図忙示すような回路がある。
)として、第6図忙示すような回路がある。
この回路は、入力端子11に、11B間に入力信号Wi
nが供給され、出力端子12に、12B間にAGC検波
電圧V。utを得る回路である。トランジスタQ1〜Q
6は乗算器を構成する。トランジスタQ1.Q2のベー
ス間には、入力信号Vinが供給され、トランジスタQ
3.Q6のベースには抵抗R4を介してバイアス電圧E
2が供給され、トランジスタQ4.QBのベースにま は抵抗R3を介してバイアス電圧E1が供給される。ト
ランジスタQ3.Q5のコレクタには、抵抗R1を介し
て電源電圧E3が供給され、抵Q4.Q6のコレクタに
は抵抗R2を介して電源電圧E3が供給される。トラン
ジスタQ3とQlのベース間には容量C1、トランジス
タQ4とQlのベース間には容量C2が接続される。A
GC検波出力は、トランジスタQ3.Q5の共通コレク
タとトランジスタQ4.Q6の共通コレクタ間に接続さ
れている。そしてトランジスタQ1.Q2の共通エミッ
タは、電流源13ifC接続される。
nが供給され、出力端子12に、12B間にAGC検波
電圧V。utを得る回路である。トランジスタQ1〜Q
6は乗算器を構成する。トランジスタQ1.Q2のベー
ス間には、入力信号Vinが供給され、トランジスタQ
3.Q6のベースには抵抗R4を介してバイアス電圧E
2が供給され、トランジスタQ4.QBのベースにま は抵抗R3を介してバイアス電圧E1が供給される。ト
ランジスタQ3.Q5のコレクタには、抵抗R1を介し
て電源電圧E3が供給され、抵Q4.Q6のコレクタに
は抵抗R2を介して電源電圧E3が供給される。トラン
ジスタQ3とQlのベース間には容量C1、トランジス
タQ4とQlのベース間には容量C2が接続される。A
GC検波出力は、トランジスタQ3.Q5の共通コレク
タとトランジスタQ4.Q6の共通コレクタ間に接続さ
れている。そしてトランジスタQ1.Q2の共通エミッ
タは、電流源13ifC接続される。
上記の回路において、各トランジスタQ1〜Q6のコレ
クタ電流IO1〜le6は、入力電圧がΔv1電流源1
3の電流がINNのとき、以下のようにあられされる。
クタ電流IO1〜le6は、入力電圧がΔv1電流源1
3の電流がINNのとき、以下のようにあられされる。
(vTはトランジスタのサーマル電圧)
(1)〜(6)式から、
・・・(8)
出力電圧V。atは、負荷抵抗をRLとすると、次ここ
で、Δv<vTならば となる。
で、Δv<vTならば となる。
ここで、入力電圧VinをΔVから、Vxdllωtに
おきかえると、 この出力を低域フィルタに通すと、以下のようになる。
おきかえると、 この出力を低域フィルタに通すと、以下のようになる。
上記のように、α◆式の出力を得るAGC検波器は、入
力信号振幅値V、の2乗に比例し、同時にトランジスタ
のサーマル電圧V、の2乗に反比例した直流電圧を得る
ことが理解できる。
力信号振幅値V、の2乗に比例し、同時にトランジスタ
のサーマル電圧V、の2乗に反比例した直流電圧を得る
ことが理解できる。
上記したAGC検波器は、1/v、に比例した出力電圧
を得る。トランジスタのサーマル電圧(vT)は、vr
=kT/q (k; zルツマン定数、q;素子電荷
、T;絶対温度)である。従って、AGC出力は、絶対
温度Tの2乗に反比例し、温度変動によって大幅な出力
変動を生じることになる。
を得る。トランジスタのサーマル電圧(vT)は、vr
=kT/q (k; zルツマン定数、q;素子電荷
、T;絶対温度)である。従って、AGC出力は、絶対
温度Tの2乗に反比例し、温度変動によって大幅な出力
変動を生じることになる。
このような問題を解決するのに、絶対温度Tに比例した
出力を持つ電流源を利用し、上記出力変動を補償するこ
ころみかなされている。
出力を持つ電流源を利用し、上記出力変動を補償するこ
ころみかなされている。
絶対温度Tに比例した出力を持つ電流源としては、たと
えば第7図に示す回路がある。
えば第7図に示す回路がある。
第7図において、トランジスタQ10.Q13は、同一
サイズのトランジスタであシ、各々のエミッタは抵抗R
11,It13を介して接地される。また、トランジス
タQ12は、トランジスタQll、Q1Bに比べてN倍
のエミッタサイズを持つトラ、ジスタである。トランジ
スタQ12のエミッタは抵抗R12を介してトランジス
タQIOのエミッタだ接続される。トランジスタQ14
.Q15.Q16及び抵抗RIg、R20はカレントミ
ラー回路を構成し、トランジスタQ10゜Q12のコレ
クタに対して等しい電流!。を流す。
サイズのトランジスタであシ、各々のエミッタは抵抗R
11,It13を介して接地される。また、トランジス
タQ12は、トランジスタQll、Q1Bに比べてN倍
のエミッタサイズを持つトラ、ジスタである。トランジ
スタQ12のエミッタは抵抗R12を介してトランジス
タQIOのエミッタだ接続される。トランジスタQ14
.Q15.Q16及び抵抗RIg、R20はカレントミ
ラー回路を構成し、トランジスタQ10゜Q12のコレ
クタに対して等しい電流!。を流す。
また、トランジスタQ17.Q1B、Q19、抵抗R1
4〜R17、R19はスタータ回路を構成している。
4〜R17、R19はスタータ回路を構成している。
ここで、■□0.■□、をトランジスタQ11゜Q12
のベース・エミッタ間電圧、!、をトランジスタQ11
.Q13の逆方向飽和電流値、vTをサーマル電圧とす
る。
のベース・エミッタ間電圧、!、をトランジスタQ11
.Q13の逆方向飽和電流値、vTをサーマル電圧とす
る。
v、、1= vBl、+ xORlz −
(Ijとあられせる。
(Ijとあられせる。
が得られ、(ト)式から、R11,R13での電位降下
は等しい。また、β〉0であるから R13−工611t”;;r−R11・21゜VT=
kT/qを代入すると、 となる。
は等しい。また、β〉0であるから R13−工611t”;;r−R11・21゜VT=
kT/qを代入すると、 となる。
よって、上記の回路によると、絶対温度Tに比例した出
力電流!。utをトランジスタQ13のコレクタに得ら
れる。
力電流!。utをトランジスタQ13のコレクタに得ら
れる。
上記の電流源を利用すると、検波器の温度による影響を
Tに比例するまでに低減できる。しかし、依然として温
度に関する変動は残ることになる。つまシ、上記の電流
源では、Tに比例する電流出力を得られないからである
。
Tに比例するまでに低減できる。しかし、依然として温
度に関する変動は残ることになる。つまシ、上記の電流
源では、Tに比例する電流出力を得られないからである
。
温度による影響を低減する方法として第6図の上下のい
ずれかの差動回路をスイッチ動作させ片方の電流系路を
使用することが考えられる。
ずれかの差動回路をスイッチ動作させ片方の電流系路を
使用することが考えられる。
この場合は、α→式は次のようにあられせる。
このようにすると、温度の影響をTに比例するまでに低
減できる。
減できる。
しかしながら、一方の差動回路のみをスイ。
チ動作させるには、入力信号に完全に同期した大振幅の
スイッチング信号を作る必要がある。
スイッチング信号を作る必要がある。
そのために、例えば位相口、クドルーf (PLL)回
路を必要として回路を複雑化することになる。
路を必要として回路を複雑化することになる。
比較的簡単にスイッチング信号を得るには、入力信号を
増幅して別画路で得る方法もあるが、スイッチング信号
と入力信号間の位相ずれを生じやすく、AGC電圧に誤
シが生じる。この場合は、特に高周波域でその誤シが増
大する。また、入力信号とスイッチング信号との直流レ
ベルを適切にするために、レベルシフト回路を多く必要
とし、この部分でかえって温度変動を生じる要因が増加
することになる。
増幅して別画路で得る方法もあるが、スイッチング信号
と入力信号間の位相ずれを生じやすく、AGC電圧に誤
シが生じる。この場合は、特に高周波域でその誤シが増
大する。また、入力信号とスイッチング信号との直流レ
ベルを適切にするために、レベルシフト回路を多く必要
とし、この部分でかえって温度変動を生じる要因が増加
することになる。
その他に温度の影響を低減する方法として、トランジス
タQ1〜Q6のエミッタにvTを充分無視できる程度の
大きさの抵抗を接続する方法もある。
タQ1〜Q6のエミッタにvTを充分無視できる程度の
大きさの抵抗を接続する方法もある。
そのエミッタ抵抗をR8とすると、
R,) 2VT/I、、のときに1検波器出力Vout
は、となる。この条件を満たすためには、 R1>2VT/Iggが必要である。例えばIB=1m
A、■、=26mv1(T=300°K)O場合K 2
vT/rzm ≦0.01RつがvTを無視できる条件
と仮定する。この場合は、R8≧5.2にΩとなる。入
力信号vXN=0.5VX対して、vout = 0.
I Vが得られるためには、第6図の回路はRL=4
.32にΩであるのに対し、R,= 5.2 kΩを加
えると、RL=86.5にΩが必要となりてしまう。ま
た、この場合、I□= 1 mAの値で考えて、第6図
の回路は抵抗部分の電圧降下が2.16Vにしかすぎな
いのに、R,=5.2にΩを付加すると47Vにも達す
る。さらにまた、トランジスタの飽和条件等を加味する
と、必要な電源電圧は第6図の回路ではせいぜい8v程
度であるのに対して、R,= 5.2 kΩを付加する
と55Vもの電源電圧を必要とする。従って、トランジ
スタのエミッタ抵抗によって温度の影響を低減する方法
は、現実的ではない。
は、となる。この条件を満たすためには、 R1>2VT/Iggが必要である。例えばIB=1m
A、■、=26mv1(T=300°K)O場合K 2
vT/rzm ≦0.01RつがvTを無視できる条件
と仮定する。この場合は、R8≧5.2にΩとなる。入
力信号vXN=0.5VX対して、vout = 0.
I Vが得られるためには、第6図の回路はRL=4
.32にΩであるのに対し、R,= 5.2 kΩを加
えると、RL=86.5にΩが必要となりてしまう。ま
た、この場合、I□= 1 mAの値で考えて、第6図
の回路は抵抗部分の電圧降下が2.16Vにしかすぎな
いのに、R,=5.2にΩを付加すると47Vにも達す
る。さらにまた、トランジスタの飽和条件等を加味する
と、必要な電源電圧は第6図の回路ではせいぜい8v程
度であるのに対して、R,= 5.2 kΩを付加する
と55Vもの電源電圧を必要とする。従って、トランジ
スタのエミッタ抵抗によって温度の影響を低減する方法
は、現実的ではない。
以上説明したように、従来のAGC検波器においては、
温度特性に対する充分な対策が得られず、高精度で使用
範囲の広いものが得られて−ない。また、温度特性に対
する対策は部分的には可能であるが、かえって回路の複
雑化、消費電力の増大、電源電圧の増加等の問題が生じ
、かえりて使用範囲をせばめる結果となりている。
温度特性に対する充分な対策が得られず、高精度で使用
範囲の広いものが得られて−ない。また、温度特性に対
する対策は部分的には可能であるが、かえって回路の複
雑化、消費電力の増大、電源電圧の増加等の問題が生じ
、かえりて使用範囲をせばめる結果となりている。
この発明は上記の事情に鑑みてなされたもので、入力信
号の振幅値に対する制限が少なく、入力信号の周波数が
高くても十分動作し、高精度で温度による変動を簡単に
補償し、消費電力も少なく、低電圧動作も可能であシ、
IC化に適した簡素な構成の自動利得制御用検波回路を
提供することを目的とする。
号の振幅値に対する制限が少なく、入力信号の周波数が
高くても十分動作し、高精度で温度による変動を簡単に
補償し、消費電力も少なく、低電圧動作も可能であシ、
IC化に適した簡素な構成の自動利得制御用検波回路を
提供することを目的とする。
この発明は、例えば第1図に示すように2つノヘースヲ
持つマルチベーストランジスタQ21 。
持つマルチベーストランジスタQ21 。
Q22.Q23.Q24を差動形式に接続し、一方のグ
ループのトランジスタQ21.Q22のベースには共通
に直流電位v2を供給し、他方のグループのトランジス
タQ23.Q24のベース間には入力信号を供給、つま
シトランジスタQ23゜Q24のベースには逆位相の入
力信号を供給する構成として、コレクタから出力を得る
ようにしたものである。そして、コレクタ出力を低域フ
ィルタに通して自動利得制御電圧を得ることができる。
ループのトランジスタQ21.Q22のベースには共通
に直流電位v2を供給し、他方のグループのトランジス
タQ23.Q24のベース間には入力信号を供給、つま
シトランジスタQ23゜Q24のベースには逆位相の入
力信号を供給する構成として、コレクタから出力を得る
ようにしたものである。そして、コレクタ出力を低域フ
ィルタに通して自動利得制御電圧を得ることができる。
以下この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例であシ、第1の定電圧源v
1は、抵抗R21を介してトランジスタQ21.Q22
のコレクタに接続され、また抵抗R22を介してトラン
ジスタQ23.Q14のコレクタに接続される。トラン
ジスタQ21゜Q220ベースは、第2の定電圧源v2
が供給され、トランジスタQ23.Q24のベース間に
は入力信号Winが供給される。また、トランジスタQ
:j!1.Q22.Q23.Q24の共通エミッタは、
定電流源1.を介して接地される。そして出力は、トラ
ンジスタQ21.Q22の共通コレクタと、トランジス
タQ23.Q24の共通コレクタ間に導出される。
1は、抵抗R21を介してトランジスタQ21.Q22
のコレクタに接続され、また抵抗R22を介してトラン
ジスタQ23.Q14のコレクタに接続される。トラン
ジスタQ21゜Q220ベースは、第2の定電圧源v2
が供給され、トランジスタQ23.Q24のベース間に
は入力信号Winが供給される。また、トランジスタQ
:j!1.Q22.Q23.Q24の共通エミッタは、
定電流源1.を介して接地される。そして出力は、トラ
ンジスタQ21.Q22の共通コレクタと、トランジス
タQ23.Q24の共通コレクタ間に導出される。
ここで、被検波信号源の電位v8は、入力信号Vin
K、直流電圧VDが重畳されたものとなりている。つま
シ vs =vn +Vin=Vo +V1ng+nωt
−J4但し、Vlnは入力信号振幅 であシ、定電圧源(v2)の電位はVDと同じである。
K、直流電圧VDが重畳されたものとなりている。つま
シ vs =vn +Vin=Vo +V1ng+nωt
−J4但し、Vlnは入力信号振幅 であシ、定電圧源(v2)の電位はVDと同じである。
本回路における直流(DC)伝達特性は、次のようにな
る。ここで定電流源工1の電流を41 (A)、トラン
ジスタQ21〜Q24のエミッタ電位をV、(V)、各
トランジスタQ21〜Q24のコレクタ電流をtc1〜
jc4(A)とおく。
る。ここで定電流源工1の電流を41 (A)、トラン
ジスタQ21〜Q24のエミッタ電位をV、(V)、各
トランジスタQ21〜Q24のコレクタ電流をtc1〜
jc4(A)とおく。
なお各トランジスタの逆方向飽和電流i81〜(s4と
、電流増幅率α1〜α4は、すべてトランジスタが同一
特性であるので、 8g = $81 = Sst =jgs=<i4
・・・1%α=αl=α2=α3=α4 ・・・(
ハ)とおける。次に各トランジスタのコレクタ電流の関
係は次のようにあられせる。
、電流増幅率α1〜α4は、すべてトランジスタが同一
特性であるので、 8g = $81 = Sst =jgs=<i4
・・・1%α=αl=α2=α3=α4 ・・・(
ハ)とおける。次に各トランジスタのコレクタ電流の関
係は次のようにあられせる。
、 1 。
$1−、7CSCI + tcz + ’cs+ ’c
< )≧<c、 + t、 + ’am + ic4
・・・(1)(ハ)(ロ)式よシ匂1=’C
I ・・・0カ・・・01 ここで、 ’cs(Vin=0)=’c2(V1n=0)=<c、
(V1n=0 :)” ’ca(vin=o)=−・・
・(ト)’(1(Vin=±co)= ’c*(Vin
=±oct)=0 ・CIO’c23cvsn=±
ω) = ’(4(Vtn =−の) = 4 t
・” @嶋、(V1n= −co ) = ’ca(v
in=+ 00 )==0 −94各トランジスタの
相互コンダクタンスgm□〜tm4・・・曽 式を簡素化するために5 とすると、gm3は、 [2+A十B ]2 ・・・■ (2)〜(ロ)式よシ gml ff1n=o )”gm(Vin=O)=O°
°°に)tm@ (Vin = 0 )=−ら−
・・・−4V。
< )≧<c、 + t、 + ’am + ic4
・・・(1)(ハ)(ロ)式よシ匂1=’C
I ・・・0カ・・・01 ここで、 ’cs(Vin=0)=’c2(V1n=0)=<c、
(V1n=0 :)” ’ca(vin=o)=−・・
・(ト)’(1(Vin=±co)= ’c*(Vin
=±oct)=0 ・CIO’c23cvsn=±
ω) = ’(4(Vtn =−の) = 4 t
・” @嶋、(V1n= −co ) = ’ca(v
in=+ 00 )==0 −94各トランジスタの
相互コンダクタンスgm□〜tm4・・・曽 式を簡素化するために5 とすると、gm3は、 [2+A十B ]2 ・・・■ (2)〜(ロ)式よシ gml ff1n=o )”gm(Vin=O)=O°
°°に)tm@ (Vin = 0 )=−ら−
・・・−4V。
(2)〜一式よシDC伝達特性は、第2図に示すようK
nる。そして、抵抗R21,R22を通過する電流(1
□、輸、は、 ’11 :’CI + 8(4g ・・・−
輸、= tc3+ 4゜、 ・・・−であるの
で、入力信号V1mと、111.輸、の関係は、第3図
に示すようになる。
nる。そして、抵抗R21,R22を通過する電流(1
□、輸、は、 ’11 :’CI + 8(4g ・・・−
輸、= tc3+ 4゜、 ・・・−であるの
で、入力信号V1mと、111.輸、の関係は、第3図
に示すようになる。
ここで、第3図忙示す、i、1. t、、 トWin
o 関係は、以下に示す近似が十分可能である。
o 関係は、以下に示す近似が十分可能である。
に)、一式によシ、本発明の回路の入出力関係は、第4
図に示すようになる。
図に示すようになる。
Wont ” RL (輸1−’11) ・・
・(へ)但しRLは抵抗n11.n12の抵抗値したが
って、出力V。、tは、第4図に示すように整流された
信号として得られる。これを低域フィルタに通すので、
最終的なAGC検波出力ここで、一式について検討する
。入力信号振幅に対する制限には、通常の差動増幅器の
場合と同様に、電流源電流(、を変える、負荷抵抗RL
を変える、トランジスタQ21〜Q24のエミッタと電
流源間に抵抗を接続する、などの対策を行なりて、回路
の利得、ダイナミックレンジを調鎗す入とJ−にth対
広大可能あ石7本回路は、差動増幅回路形式をとってい
るので、十分高い入力周波数で動作可能である。また本
回路の構成は簡単で素子数が少なく、低消費電力、低電
圧動作も可能で、IC化にも適している。
・(へ)但しRLは抵抗n11.n12の抵抗値したが
って、出力V。、tは、第4図に示すように整流された
信号として得られる。これを低域フィルタに通すので、
最終的なAGC検波出力ここで、一式について検討する
。入力信号振幅に対する制限には、通常の差動増幅器の
場合と同様に、電流源電流(、を変える、負荷抵抗RL
を変える、トランジスタQ21〜Q24のエミッタと電
流源間に抵抗を接続する、などの対策を行なりて、回路
の利得、ダイナミックレンジを調鎗す入とJ−にth対
広大可能あ石7本回路は、差動増幅回路形式をとってい
るので、十分高い入力周波数で動作可能である。また本
回路の構成は簡単で素子数が少なく、低消費電力、低電
圧動作も可能で、IC化にも適している。
温度に対する特性変動は、曽式によシ、出力が絶対温度
に比例しているので、更に、本回路に対して、Tに比例
した電流出力を得る電流源を適用することによシ、十分
な補償が得られる。
に比例しているので、更に、本回路に対して、Tに比例
した電流出力を得る電流源を適用することによシ、十分
な補償が得られる。
この電流源は、バンドギヤ、プ型定電圧源を利用して作
れる。この例としては、第7図に示した回路がある。
れる。この例としては、第7図に示した回路がある。
第1図の回路の場合、トランジスタの個数は4個である
が、本回路に求められる特性を満足するには、嶋、〜(
,4が交流入力零のとき同一であればよい。つまシ、 よシ、i8、+t。= 2’83=”84であればよい
。
が、本回路に求められる特性を満足するには、嶋、〜(
,4が交流入力零のとき同一であればよい。つまシ、 よシ、i8、+t。= 2’83=”84であればよい
。
交流入力側の2つの差動トランジスタのillが同一で
、基準側のらの合計がそれの2倍であればよいことにな
る。トランジスタのi、は、トランジスタのエミッタ面
積に依存する。よりて、上記の<、の関係が満足される
ならば、トランジスタの特性限定はない。
、基準側のらの合計がそれの2倍であればよいことにな
る。トランジスタのi、は、トランジスタのエミッタ面
積に依存する。よりて、上記の<、の関係が満足される
ならば、トランジスタの特性限定はない。
さらに、第1図の回路の出力は、差動出力で示している
が、シングル出力であってもよい。
が、シングル出力であってもよい。
また、出力のとシ出し方法は、電圧でとbit=す方法
を示しているが、本回路の特性が電流関係から解析され
ているように、電流モードの出力でも良い。
を示しているが、本回路の特性が電流関係から解析され
ているように、電流モードの出力でも良い。
この発明は上記の実施例に限定されるものではない。第
1図の回路を用りて、定電圧源の入力ないしは入力信号
の電位設定を変更することによシ、異なった凰式の出力
を得ることができる。
1図の回路を用りて、定電圧源の入力ないしは入力信号
の電位設定を変更することによシ、異なった凰式の出力
を得ることができる。
説明を簡単にするために、今、回路の接続、抵抗R11
,R12の抵抗値、定電流源11の電流、定電圧源vl
の電位、信号入力源の信号形式には、変更がないものと
する。
,R12の抵抗値、定電流源11の電流、定電圧源vl
の電位、信号入力源の信号形式には、変更がないものと
する。
信号入力源の電位V、は、に)式で示したようにva
=VD +vin = VD + Vfn ttln
ωt −@である。これに対して、定電圧源V!の
電位V!を以下のように設定するものとする。
=VD +vin = VD + Vfn ttln
ωt −@である。これに対して、定電圧源V!の
電位V!を以下のように設定するものとする。
vx = vD+ vx−(5i)
つまり、2つの入力の動作点をvxだけ異なるようにす
る。
る。
さらに説明の簡単のために% Vx= 4V?(VT:
サーマル電圧)として、v)@4式、DC伝達特性から
、この実施例の場合の入出力関係は第5図に示すように
なる。但し、図の横軸は、トランジスタQ21.Q22
と、トランジスタQ23.Q24とのベース電位差であ
る。
サーマル電圧)として、v)@4式、DC伝達特性から
、この実施例の場合の入出力関係は第5図に示すように
なる。但し、図の横軸は、トランジスタQ21.Q22
と、トランジスタQ23.Q24とのベース電位差であ
る。
出力Voutは、第5図に示すようK、入力を半波整流
したものとなる。この出力を低域フィルタに通過させる
ので、最終的に得られるAGC検波出力は、次のように
なる。
したものとなる。この出力を低域フィルタに通過させる
ので、最終的に得られるAGC検波出力は、次のように
なる。
入力信号の変化に対する出力の変化を(52)式からみ
ると、右辺のR,jlの項は固定であるので無視され、
vcをvc′として以下のようになる。
ると、右辺のR,jlの項は固定であるので無視され、
vcをvc′として以下のようになる。
(53)弐−と(ト)式を比べると、右辺の項の2πが
4πになっている他は、全く同じである。よってこの実
施例においても、先のAGC検波器と同じ特性、効果を
持つ。なお、上記の説明では、Vx=4VTの場合で説
明したが、これ以外のvXの場合には、直流オフセット
の量が異なるだけで、基本的な動作に変シはない。
4πになっている他は、全く同じである。よってこの実
施例においても、先のAGC検波器と同じ特性、効果を
持つ。なお、上記の説明では、Vx=4VTの場合で説
明したが、これ以外のvXの場合には、直流オフセット
の量が異なるだけで、基本的な動作に変シはない。
〔発明の効果〕
以上説明したように、この発明によると、従来のものに
比べて、信号入力条件が広く、高精度で、温度による出
力変動を簡単に補償でき、回路構成が簡単で、消費電力
が少なく、低電圧動作も可能で、IC化にも適した自動
利得制御用検波回路を提供できる。
比べて、信号入力条件が広く、高精度で、温度による出
力変動を簡単に補償でき、回路構成が簡単で、消費電力
が少なく、低電圧動作も可能で、IC化にも適した自動
利得制御用検波回路を提供できる。
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路の入力電圧対コ°レクタ電流特性図、第3図
は第1図の回路の入力電圧対出力電流特性図、第4図は
第1図の回路の直流伝達特性図、第5図はこの発明の他
の実施例における直流伝達特性図、第6図は従来の自動
利得制御用検波回路を示す回路図、第7図は電流源回路
の例を示す図である。 Q21〜Q24・・・トランジスタ、R11,R12・
・・抵抗、11・・・定電流源。 出願人代理人 弁理士 鈴 江 武 彦第5図
1図の回路の入力電圧対コ°レクタ電流特性図、第3図
は第1図の回路の入力電圧対出力電流特性図、第4図は
第1図の回路の直流伝達特性図、第5図はこの発明の他
の実施例における直流伝達特性図、第6図は従来の自動
利得制御用検波回路を示す回路図、第7図は電流源回路
の例を示す図である。 Q21〜Q24・・・トランジスタ、R11,R12・
・・抵抗、11・・・定電流源。 出願人代理人 弁理士 鈴 江 武 彦第5図
Claims (3)
- (1)特性および極性の等しい第1乃至第4のトランジ
スタのエミッタが共通に電流源に接続され、前記第1、
第2のトランジスタのベースには第1の直流電位が供給
され、前記第3、第4のトランジスタのベース間に入力
信号が供給され、前記第1、第2のトランジスタの共通
コレクタと前記第3、第4のトランジスタの共通コレク
タとにはそれぞれ第1、第2の抵抗を介して第2の直流
電位が供給される構成であることを特徴とする自動利得
制御用検波回路。 - (2)前記第3、第4のトランジスタのベースの直流電
位は前記第1の直流電位に等しく設定されていることを
特徴とする特許請求の範囲第1項記載の自動利得制御用
検波回路。 - (3)前記第3、第4のトランジスタのベースの直流電
位は前記第1の直流電位と電位差を持つように設定され
ていることを特徴とする特許請求の範囲第1項記載の自
動利得制御用検波回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065266A JPS61224607A (ja) | 1985-03-29 | 1985-03-29 | 自動利得制御用検波回路 |
US06/844,608 US4724337A (en) | 1985-03-29 | 1986-03-27 | Automatic gain control detection circuit |
EP86302389A EP0196906B1 (en) | 1985-03-29 | 1986-04-01 | Automatic gain control detection circuit |
DE8686302389T DE3686431T2 (de) | 1985-03-29 | 1986-04-01 | Schaltung zur detektion eines automatischen verstaerkungsregelungssignals. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065266A JPS61224607A (ja) | 1985-03-29 | 1985-03-29 | 自動利得制御用検波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61224607A true JPS61224607A (ja) | 1986-10-06 |
JPH0347770B2 JPH0347770B2 (ja) | 1991-07-22 |
Family
ID=13281940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60065266A Granted JPS61224607A (ja) | 1985-03-29 | 1985-03-29 | 自動利得制御用検波回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4724337A (ja) |
EP (1) | EP0196906B1 (ja) |
JP (1) | JPS61224607A (ja) |
DE (1) | DE3686431T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423506A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | Agc検波回路 |
JP2007288533A (ja) * | 2006-04-17 | 2007-11-01 | Sharp Corp | レベル検波回路、集積回路および通信機器 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1235685B (it) * | 1989-03-13 | 1992-09-21 | Sgs Thomson Microelectronics | Circuito integrato per la generazione di una tensione indipendente dalla temperatura e con compressione di dinamica funzione del valore di una resistenza variabile esterna al circuito integrato. |
US4929909A (en) * | 1989-03-27 | 1990-05-29 | Analog Devices, Inc. | Differential amplifier with gain compensation |
US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
US5030924A (en) * | 1989-03-30 | 1991-07-09 | Silicon Systems, Inc. | Temperature compensated exponential gain control circuit |
US5162678A (en) * | 1990-09-18 | 1992-11-10 | Silicon Systems, Inc. | Temperature compensation control circuit for exponential gain function of an agc amplifier |
US5345185A (en) * | 1992-04-14 | 1994-09-06 | Analog Devices, Inc. | Logarithmic amplifier gain stage |
JP2753422B2 (ja) * | 1992-06-15 | 1998-05-20 | 三菱電機株式会社 | 全波整流回路 |
JPH07109608B2 (ja) * | 1992-10-30 | 1995-11-22 | 日本電気株式会社 | マルチプライヤ |
US5337020A (en) * | 1993-03-12 | 1994-08-09 | Matsushita Communication Industrial Corporation Of America | Differential radio frequency detector/comparator for power level control |
GB2280073B (en) * | 1993-06-30 | 1996-11-27 | Northern Telecom Ltd | Amplifier circuit |
AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
KR100393317B1 (ko) * | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
DE69636797D1 (de) | 1995-05-26 | 2007-02-08 | Rambus Inc | Phasenschieber zur Verwendung in einem Quadratur-Taktgenerator |
US6833743B2 (en) * | 2002-10-29 | 2004-12-21 | Gong Gu | Adjustment of a clock duty cycle |
JP4781744B2 (ja) * | 2005-08-05 | 2011-09-28 | ローム株式会社 | 電源装置及びこれを用いた電気機器 |
US7948297B1 (en) | 2008-11-17 | 2011-05-24 | Hrl Laboratories, Llc | Circuits and methods to minimize thermally generated offset voltages |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58213517A (ja) * | 1982-06-07 | 1983-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 利得制御形差動増幅器 |
JPS5989010A (ja) * | 1982-11-12 | 1984-05-23 | Hitachi Ltd | Fm復調回路 |
-
1985
- 1985-03-29 JP JP60065266A patent/JPS61224607A/ja active Granted
-
1986
- 1986-03-27 US US06/844,608 patent/US4724337A/en not_active Expired - Lifetime
- 1986-04-01 EP EP86302389A patent/EP0196906B1/en not_active Expired
- 1986-04-01 DE DE8686302389T patent/DE3686431T2/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423506A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | Agc検波回路 |
JP2007288533A (ja) * | 2006-04-17 | 2007-11-01 | Sharp Corp | レベル検波回路、集積回路および通信機器 |
Also Published As
Publication number | Publication date |
---|---|
EP0196906A3 (en) | 1989-03-08 |
JPH0347770B2 (ja) | 1991-07-22 |
DE3686431D1 (de) | 1992-09-24 |
US4724337A (en) | 1988-02-09 |
DE3686431T2 (de) | 1993-04-01 |
EP0196906A2 (en) | 1986-10-08 |
EP0196906B1 (en) | 1992-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61224607A (ja) | 自動利得制御用検波回路 | |
US4829266A (en) | CMOS power operational amplifier | |
US4742308A (en) | Balanced output analog differential amplifier circuit | |
EP0142081A2 (en) | Signal processing circuit | |
US4614911A (en) | Balanced modulator circuit | |
US6339355B1 (en) | Offsetting comparator device and comparator circuit | |
US5412343A (en) | Common-mode signal sensor | |
US4590418A (en) | Circuit for generating a temperature stabilized reference voltage | |
US4745370A (en) | Adjustable phase shift circuit | |
JPS60187112A (ja) | 差動増幅器 | |
US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
JPH06104666A (ja) | 可変電圧電流変換回路 | |
JPS624038B2 (ja) | ||
JPH0720035B2 (ja) | 自動利得制御用検波回路 | |
EP0484921B1 (en) | Differential circuit for converting a single phase signal into complementary signals | |
US6043700A (en) | Analog multiplier with thermally compensated gain | |
JPS63156209A (ja) | 集積回路における基準バイアスレベルを発生するバイアス回路 | |
JPS61295701A (ja) | 差動増幅回路型検波器 | |
JPH0154884B2 (ja) | ||
JPS63138270A (ja) | 差電圧検出回路 | |
JP2988858B2 (ja) | 温度検出回路 | |
JPH03153113A (ja) | 可変利得増幅器 | |
JPH0346406A (ja) | 可変利得増幅器 | |
JP2000151287A (ja) | ダブルバランスドミキサ回路 | |
JPH03173210A (ja) | リミッタ利得制御回路 |