JPH03153113A

JPH03153113A - 可変利得増幅器

Info

Publication number: JPH03153113A
Application number: JP29281689A
Authority: JP
Inventors: Hiroyasu Kishi; 岸　博泰; Keijiro Ueki; 敬次郎植木
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-11-10
Filing date: 1989-11-10
Publication date: 1991-07-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明は、可変利得増幅器に関するもので、特に利得を
変化させても出力信号の直流レベル変動、のない可変利
得増幅器に関する。

（ロ）従来の技術利得を変化させても出力信号の直流レベル変動のない可
変利得増幅器として、第２図の如きものが考えられる。

第２図の回路は、互いに逆相の出力信号が第１及び第２
出力端子（１）及び（２）に得られるもので、信号源（
３）と、該信号源（３）からの信号が印加される差動増
幅器（４）と、該差動増幅器（４）の出力信号がそれぞ
れの共通エミッタに印加される第１及び第２差動増幅器
（５）及び（６）と、第３及び第４差動増幅器（７〉及
び（８）と、前記第１乃至第４差動増幅器（５）乃至〈
８）にバイアスを加える第１及び第２バイアス源＜９）
及び（１０）と、第１及び第２負荷抵抗（１１）及び（
１２）とを備え−しいる。第２図に↓−）いて、第２バ
イアス源（１０）の値を変イヒさけると第１及び第２差
動増幅器（５）及び（６）の分流比が変化する。一方、
信Ｗｍ（３）からの人力信壮に応した電流が、互いに逆
相で［・ランシスタ（１３）及び（１４）のコ）−フタ
に流れるの−Ｃ゛、前記分Ｊｆ北に応１７て電１ｆｌＥ
の分配が行なわれ、分配されノー電流が第１及び第２負
荷抵抗（１１〉及び（１２）に流れる。その為、第２バ
イアスｉ’ｆｌ；＜（１０）の値に応じ−ｒ、振幅の変
化１．た出力値υが第１及び第２出力端了（１）及び（
２）に得られる。

今、第１及び第２バイアス源り９）及び（１０）の発１
−孝るバイアス電圧■１及び■、が等しいと１７、定電
流源り１５）乃至（１８）の電ｒＡＥ値が等しくＩ。丁
゛あるとする。すると、第１負荷抵抗（１１，）には１
〜ランシスタ（］、　９　）のコレクタ電流１．／２と
トランジスタ〈２０）のＺ７レクタ電流Ｉ。／２とが流
れ合ｔＩＩｏの直流電流が流れる。次にＶ、＞Ｖ、とす
ると、トランジスタ〈１９〉のコレクタ電流は零、トラ
ンジスタ（２０）の−２レクタ正ｒＡｌ　ｉ−ｔ　Ｉ　
ｏとなり、第１負荷抵抗（１１）には直流電流工。が流
れる。更に、Ｖ、＜Ｖ、とすると、トランジスタ（１９
）のコミ／フタ電流はＩｏ、トランジスタ（２０）のコ
レクタ電流は零となり、やはり直流玉流Ｉ０が流れる。

これは、第２負荷抵抗（１２）の場合に一ついても同様
である。

従って、第２図の回路に依れば、直流変動を有さすレベ
ル調整された出力信号を得ることが出来る。

（ハ）発明が解決し、Ｊ：うとする課にρ１７か１．な
から、第２図の回路においては直流ニレベルの変動を補
償する為の第３及び第４差動増幅器（７〉及び（８）を
必要と（７、その為の定電流源（１７）及び＜１８）を
必要とする。その為、本来の利得制御に必要と少−る重
７Ｎ、０２倍の電流が必要となり、消費電流が増加して
１２まうという問題があ−った。

（＝）課題を解決するための手段本発明は、１−述の点に鑑み成されたもので、エミッタ
が共通接続された第１乃至第４トランジスタから成り、
共通Ｊ、ミッタに人力値２〜が印加される第１差動増幅
器３１−、エミッタが共通接続された第５乃至第８トシ
ンジスタから成り、共通エミッタに前記人力信号と逆相
の入力信愕が印加される第２差動増幅器と、前記第１及
び第２１ヘランジスタと前記第７及び第８トランジスタ
のベースにバイアスを加える第１バイアス源と、前記第
３及び第４トランジスタと前記第５及び第６ト・ランジ
スタのベースにバイアスを加える第２バイアス源と、前
記第１及び第２トランジスタのコレクタを接続１７た共
通コレクタ点に一端が接続された負荷抵抗と、を備え、
前記第３及び第４トランジスタの′−ルクタのいずれか
一方と、前記第５及び第６１−ランジスタのコレクタの
いずれか一方を共通接続すると共に前記負荷抵抗の一端
に接続し、前記第１又は第２バイアス源を可変すること
によって前記負荷抵抗の一端よりレベルが変化Ｉ７た出
力信−冒を得るようにしたことを特徴上する。

く杓　イ乍　　用本発明に依れば、第３及び第４トランジスタのコレクタ
のいずれか一プノと、第５及び第６！・ランシスタのコ
Ｌ２クタのいずれか一方とを共通接続しているので、交
流信郊は相殺され直流電流は同一方向に変化−４る′１
１キ流となる。その為、前記電流を負荷抵抗に供給すれ
ば、第１及び第２トランジスクのコレクタ電流の直流電
流変動を補償することが出来る。

（へ）実施例第１図は、本発明の一実施例を示す回路図で、（２１〉
はエミッタが共通接続された第１乃至第４１〜ランジス
タ（２２）乃至り２５）から成る第１差動増幅器、（２
６〉はエミッタが共通接続された第５乃至第８トランジ
スタク２７）乃至（３０）から成る第２差動増幅器、（
３１）は前記第１．第２．第３及び第５トランジスク（
２２）　、　（２３）　、　（２４）及び（２７）のコ
レクタが端に接続された第１負荷抵抗、及び（３２〉は
前記第４．第６．第７及び第８ｔ−ランジスタ（２５）
　、　（２ｇ）　、　（２９＞及び（３０）のコレクタ
が一端に接続された第２負荷抵抗である。

尚、第１図において、第２図と同一の回路素子について
は同一の符号を付し説明を省略する。

第１図において、バイアス源（３３）からのバイアス電
圧は、差動増幅器（４）を構成するトランジスタフ１３
）及びり１４）のベースに印加されるので、両トランジ
スタのコレクタに流れる直流電流は等しく、Ｉｏとなる
。そして、信号源（３）からの入力信号に応した互いに
逆相の交流電流が前記トランジスタ（１３）及び（１４
）のコレクタに流れる。この状態で、第１及び第２バイ
アス源（９）及び（１０）Ｖ　、及びＶ、のバイアス電
圧を等しく設定したとすると、第１乃至第８トランジス
タク２２）乃至（３０）のコレクタ電流は各々Ｉ０／４
となる。第１負荷抵抗（３１）には、第１．第２．第３
及び第５トランジスタ（２２）　、　（２３）　、　（
２４）及び（２７）のコレクタ電流が流れるので、合計
工。の直流電流が流れる。

次にＶ、＞Ｖ、とじたとすると、第１及び第２トランジ
スタ（２２）及び（２３）はオンし、第３及び第５トラ
ンジスタ（２４）及び（２７）はオフする。前記第１及
び第２トランジスタ（２２）及び（２３）のコレクタ電
流は、各々Ｉ０／２であるので、第１負荷抵抗（３１）
には合計工。の直流電流が流れる。

次にＶ、＜Ｖ、としたとすると、第１及び第２トランジ
スタ（２２）及び（２３）はオフし、第３及び第５トラ
ンジスタ（２４）及びり２７）はオンする。前記第３及
び第５トランジスタ（２４）及び（２７）のコレクタ電
流は、各々Ｉ０／２であるので、第１負荷抵抗（３１）
には合計Ｉ０の直流電流が流れる。

その為、第１図の回路に依れば利得制御の為に第２バイ
アス源（１０）の値を変化させても、第１負荷抵抗（３
１）に流れる直流電流は常に一定であり第１出力端子（
１）における直流変動は無い。

上述の説明から明らかな如く、第１及び第２トランジス
タ（２２）及び（２３）のコレクタ直流電流の変動は、
第３及び第５トランジスタ（２４）及び（２７）のコレ
クタ直流電流の供給に依って補償されているが、交流電
流の影響が与えられることは無い。即ち、第３及び第５
トランジスタ（２４）及び（２７）の各エミッタに供給
される交流を流は、互いに逆相であり、コレクタ側にお
いて相殺される。

ところで、上述の説明においては、第１負荷抵抗（３１
）に流れる直流電流に基づいて説明を行なったが、これ
は第２負荷抵抗（３２）の場合も全く同様であり、異な
る点は出力信号の位相が反転している点だけである。

又、第１図の説明においては、ベースとエミッタが共通
接続された２つのトランジスタで差動増幅器を構成した
場合を説明したが、３つ以上のトランジスタを共通接続
しても同様の効果が得られる。

（ト）発明の効果以上述べた如く、本発明に依れば利得を調整しても出力
信号の直流変動が無い可変利得増幅器を提供することが
出来る。又、本発明に依れば直流電流変動の為の格別な
電流源を必要とせず、消費電流の低減を図ることが出来
る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の可変利得増幅器を示す回路図である。（９）・・・第１バイアス源、　（１０）・・・第２バ
イアス源、　（２１）・・・第１差動増幅器、　（２６
）・・・第２差動増幅器、　（３１）・・・第１負荷抵
抗、　（３２〉・・・第２負荷抵抗。

Claims

【特許請求の範囲】

（１）エミッタが共通接続された第１乃至第４トランジ
スタから成り、共通エミッタに入力信号が印加される第
１差動増幅器と、エミッタが共通接続された第５乃至第８トランジスタか
ら成り、共通エミッタに前記入力信号と逆相の入力信号
が印加される第２差動増幅器と、前記第１及び第２トラ
ンジスタと前記第７及び第８トランジスタのベースにバ
イアスを加える第１バイアス源と、前記第３及び第４トランジスタと前記第５及び第６トラ
ンジスタのベースにバイアスを加える第２バイアス源と
、前記第１及び第２トランジスタのコレクタを接続した共
通コレクタ点に一端が接続された負荷抵抗と、を備え、前記第３及び第４トランジスタのコレクタのい
ずれか一方と、前記第５及び第６トランジスタのコレク
タのいずれか一方を共通接続すると共に前記負荷抵抗の
一端に接続し、前記第１又は第２バイアス源を可変する
ことによって前記負荷抵抗の一端よりレベルが変化した
出力信号を得るようにしたことを特徴とする可変利得増
幅器。