JPH04330812A - Ｖｃａ回路 - Google Patents
Ｖｃａ回路Info
- Publication number
- JPH04330812A JPH04330812A JP3042045A JP4204591A JPH04330812A JP H04330812 A JPH04330812 A JP H04330812A JP 3042045 A JP3042045 A JP 3042045A JP 4204591 A JP4204591 A JP 4204591A JP H04330812 A JPH04330812 A JP H04330812A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- phase input
- current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 241000283986 Lepus Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力信号を可変調整して
出力信号を出力するＶＣＡ（Ｖｏｌｔａｇｅ Ｃｏｎｔ
ｒｏｌｌｅｄ Ａｍｐｌｉｆｉｅｒ）回路に関し、特に
最大減衰時においてＤＣオフセットを最小にするＶＣＡ
回路に関する。
出力信号を出力するＶＣＡ（Ｖｏｌｔａｇｅ Ｃｏｎｔ
ｒｏｌｌｅｄ Ａｍｐｌｉｆｉｅｒ）回路に関し、特に
最大減衰時においてＤＣオフセットを最小にするＶＣＡ
回路に関する。
【０００２】
【従来の技術】従来、この種のＶＣＡ回路として図５に
示すものがあった。図５は従来ＶＣＡ回路の回路構成図
を示し、同図において従来のＶＣＡ回路はトランジスタ
１１、１２を電源端子ＶＣＣ及び入力端子ＶＩＮ間に差
動増幅器として並列接続し、このトランジスタ１１、１
２の各ベース端子間に可変電圧源１３を接続すると共に
、前記トランジスタ１２のコレクタ端子に出力端子ＶＯ
ＵＴ を接続する構成である。前記電源端子ＶＣＣと出
力端子ＶＯＵＴ との間には負荷抵抗１４が接続され、
出力電流を出力電圧に変換している。
示すものがあった。図５は従来ＶＣＡ回路の回路構成図
を示し、同図において従来のＶＣＡ回路はトランジスタ
１１、１２を電源端子ＶＣＣ及び入力端子ＶＩＮ間に差
動増幅器として並列接続し、このトランジスタ１１、１
２の各ベース端子間に可変電圧源１３を接続すると共に
、前記トランジスタ１２のコレクタ端子に出力端子ＶＯ
ＵＴ を接続する構成である。前記電源端子ＶＣＣと出
力端子ＶＯＵＴ との間には負荷抵抗１４が接続され、
出力電流を出力電圧に変換している。
【０００３】次に、前記構成に基づく従来のＶＣＡ回路
の動作について説明する。まず、制御信号（図示を省略
する）により可変電圧源１３を変化させて所定の電位間
〔（＋）〜０〜（−）〕でベース電圧を調整する。この
ベース電圧の調整によりトランジスタ１１、１２のコレ
クタ電流比を変化させて、電源ＶＣＣからの電流を分流
して所定出力電圧を出力端子ＯＵＴから出力する。
の動作について説明する。まず、制御信号（図示を省略
する）により可変電圧源１３を変化させて所定の電位間
〔（＋）〜０〜（−）〕でベース電圧を調整する。この
ベース電圧の調整によりトランジスタ１１、１２のコレ
クタ電流比を変化させて、電源ＶＣＣからの電流を分流
して所定出力電圧を出力端子ＯＵＴから出力する。
【０００４】
【発明が解決しようとする課題】従来のＶＣＡ回路は以
上のように構成されていたことから、入力端子ＩＮから
の入力電圧が零になったときにも出力端子ＯＵＴに所定
値の電圧が現われるいわゆるＤＣオフセットが発生する
という課題を有していた。特に従来のＶＣＡ回路の差動
増幅器を形成する電流分配セルに負帰還をかけることが
できないことから、前記ＤＣオフセットを抑制すること
ができなかった。
上のように構成されていたことから、入力端子ＩＮから
の入力電圧が零になったときにも出力端子ＯＵＴに所定
値の電圧が現われるいわゆるＤＣオフセットが発生する
という課題を有していた。特に従来のＶＣＡ回路の差動
増幅器を形成する電流分配セルに負帰還をかけることが
できないことから、前記ＤＣオフセットを抑制すること
ができなかった。
【０００５】本発明は前記課題を解消するためになされ
たもので、ＤＣオフセットを抑制した出力信号を得るこ
とができるＶＣＡ回路を提案することを目的とする。
たもので、ＤＣオフセットを抑制した出力信号を得るこ
とができるＶＣＡ回路を提案することを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の第１の発
明は、正相入力に入力信号が印加される演算増幅器（１
）と、前記演算増幅器（１）よりの出力を所定係数に応
じた信号としてこれを電流出力し、該電流出力を前記演
算増幅器（１）の逆相入力に供給する出力可変手段（２
）と、前記演算増幅器（１）の逆相入力と出力間に接続
された第１の負荷（ＲＮＦ）とを備え、前記所定係数を
可変することにより、該係数に応じた出力を前記演算増
幅器（１）の出力より得るようにしたものである。
明は、正相入力に入力信号が印加される演算増幅器（１
）と、前記演算増幅器（１）よりの出力を所定係数に応
じた信号としてこれを電流出力し、該電流出力を前記演
算増幅器（１）の逆相入力に供給する出力可変手段（２
）と、前記演算増幅器（１）の逆相入力と出力間に接続
された第１の負荷（ＲＮＦ）とを備え、前記所定係数を
可変することにより、該係数に応じた出力を前記演算増
幅器（１）の出力より得るようにしたものである。
【０００７】請求項３記載の第２の発明は、正相入力が
基準電位点に接続された演算増幅器（１）と、前記演算
増幅器（１）の逆相入力と出力間に接続された第１の負
荷（ＲＮＦ）と、前記演算増幅器（１）の逆相入力と入
力信号間に接続された第２の負荷（ＲＳ ）と、前記演
算増幅器（１）よりの出力を所定係数に応じた信号とし
てこれを電流出力し、該電流出力を前記演算増幅器（１
）の逆相入力に供給する出力可変手段（２）とを備え、
前記所定係数を可変することにより、該係数に応じた出
力を前記演算増幅器（１）の出力より得るようにしたも
のである。
基準電位点に接続された演算増幅器（１）と、前記演算
増幅器（１）の逆相入力と出力間に接続された第１の負
荷（ＲＮＦ）と、前記演算増幅器（１）の逆相入力と入
力信号間に接続された第２の負荷（ＲＳ ）と、前記演
算増幅器（１）よりの出力を所定係数に応じた信号とし
てこれを電流出力し、該電流出力を前記演算増幅器（１
）の逆相入力に供給する出力可変手段（２）とを備え、
前記所定係数を可変することにより、該係数に応じた出
力を前記演算増幅器（１）の出力より得るようにしたも
のである。
【０００８】
【作用】第１及び第２の各発明においては、演算増幅器
よりの出力を出力可変手段に入力し、該入力された信号
を出力可変手段が所定係数に応じた信号としてこれを電
流出力して演算増幅器の逆相入力に供給する。また、入
力信号は演算増幅器の正相入力または第３の負荷を介し
て逆相入力に印加される。そこで第１の負荷には入力信
号と出力可変手段にかかる電流が流れるので、この第１
の負荷にかかる電圧を演算増幅器よりの出力から得る。 このとき、前記所定係数を可変することにより、該係数
に応じた出力が得られる。
よりの出力を出力可変手段に入力し、該入力された信号
を出力可変手段が所定係数に応じた信号としてこれを電
流出力して演算増幅器の逆相入力に供給する。また、入
力信号は演算増幅器の正相入力または第３の負荷を介し
て逆相入力に印加される。そこで第１の負荷には入力信
号と出力可変手段にかかる電流が流れるので、この第１
の負荷にかかる電圧を演算増幅器よりの出力から得る。 このとき、前記所定係数を可変することにより、該係数
に応じた出力が得られる。
【０００９】ここでＤＣオフセット電流が生じていると
きには、該ＤＣオフセット電流は出力可変手段と演算増
幅器の逆相入力との間の帰還ループ内に存在するため、
前記所定係数に応じてこのＤＣオフセットを低減させる
ことができる。
きには、該ＤＣオフセット電流は出力可変手段と演算増
幅器の逆相入力との間の帰還ループ内に存在するため、
前記所定係数に応じてこのＤＣオフセットを低減させる
ことができる。
【００１０】
【実施例】以下、第１の発明の一実施例を図面と共に説
明する。図１は第１の実施例回路の回路構成図を示す。 この図１において、第１の実施例に係るＶＣＡ回路は演
算増幅器１と、出力可変回路２と、抵抗ＲＮＦとを備え
る構成である。前記演算増幅器１は、その正相入力ピン
にオーディオ入力信号電圧Ｖｉｎが印加され、逆相ピン
と出力端との間には第１の負荷としての抵抗ＲＮＦ接続
されている。該抵抗ＲＮＦは演算増幅器１に対する帰還
抵抗として作用する。前記出力可変回路２は、演算増幅
器１の出力端と逆相入力ピンとの間に接続される。該出
力可変回路２は、演算増幅器１の出力電圧Ｖｏｕｔ を
相互コンダクタンスｇｍ にて電流に変換するＶ／Ｉコ
ンバータ２１と、該Ｖ／Ｉコンバータ２１よりの電流を
所定係数に応じた信号とする電流分配セル２２より構成
される。該電流分配セル２２は差動トランジスタＱ１
、Ｑ２ と可変電圧源Ｖ０ と定電流源Ｉ０ とを備え
、差動トランジスタＱ１ 、Ｑ２ の共通エミッタはＶ
／Ｉコンバータ２１の出力に接続され、ベース間に可変
電圧源Ｖ０ が接続され、またトランジスタＱ１ と電
源ＶＣＣとの間に定電流源Ｉ０ が接続されている。そ
して演算増幅器１の出力よりＶＣＡ出力電圧Ｖｏｕｔ
を得るように構成されている。
明する。図１は第１の実施例回路の回路構成図を示す。 この図１において、第１の実施例に係るＶＣＡ回路は演
算増幅器１と、出力可変回路２と、抵抗ＲＮＦとを備え
る構成である。前記演算増幅器１は、その正相入力ピン
にオーディオ入力信号電圧Ｖｉｎが印加され、逆相ピン
と出力端との間には第１の負荷としての抵抗ＲＮＦ接続
されている。該抵抗ＲＮＦは演算増幅器１に対する帰還
抵抗として作用する。前記出力可変回路２は、演算増幅
器１の出力端と逆相入力ピンとの間に接続される。該出
力可変回路２は、演算増幅器１の出力電圧Ｖｏｕｔ を
相互コンダクタンスｇｍ にて電流に変換するＶ／Ｉコ
ンバータ２１と、該Ｖ／Ｉコンバータ２１よりの電流を
所定係数に応じた信号とする電流分配セル２２より構成
される。該電流分配セル２２は差動トランジスタＱ１
、Ｑ２ と可変電圧源Ｖ０ と定電流源Ｉ０ とを備え
、差動トランジスタＱ１ 、Ｑ２ の共通エミッタはＶ
／Ｉコンバータ２１の出力に接続され、ベース間に可変
電圧源Ｖ０ が接続され、またトランジスタＱ１ と電
源ＶＣＣとの間に定電流源Ｉ０ が接続されている。そ
して演算増幅器１の出力よりＶＣＡ出力電圧Ｖｏｕｔ
を得るように構成されている。
【００１１】以上の構成において、まず出力可変回路２
の動作について説明する。前記Ｖ／Ｉコンバータ２１の
電流変換定数（相互コンダクタンス）をｇｍとすると、
演算増幅器１の出力電圧Ｖｏｕｔ はＶ／Ｉコンバータ
２１によりＶｏｕｔ ・ｇｍ の電流に変換される。こ
の電流Ｖｏｕｔ ・ｇｍ は電流分配セル２２における
差動トランジスタＱ１ 、Ｑ２ の電流源となり、可変
電圧源Ｖ０ によって設定されたベース電圧に応じて各
差動トランジスタＱ１ 、Ｑ２ のコレクタ電流を分配
する。即ち、可変電圧源Ｖ０ によって制御される電流
分配係数をｎ（０≦ｎ≦１）とすると、電流Ｖｏｕｔ
・ｇｍ はこの電流分配係数ｎに応じて各差動トランジ
スタＱ１ 、Ｑ２ に分配される。 そこで、電流分配係数ｎに対するトランジスタＱ１ の
コレクタから出力される出力可変回路２よりの出力電流
ＩＮＦを ｎ・Ｖｏｕｔ ・ｇｍ ＝ＩＮＦ…（１）とする。
の動作について説明する。前記Ｖ／Ｉコンバータ２１の
電流変換定数（相互コンダクタンス）をｇｍとすると、
演算増幅器１の出力電圧Ｖｏｕｔ はＶ／Ｉコンバータ
２１によりＶｏｕｔ ・ｇｍ の電流に変換される。こ
の電流Ｖｏｕｔ ・ｇｍ は電流分配セル２２における
差動トランジスタＱ１ 、Ｑ２ の電流源となり、可変
電圧源Ｖ０ によって設定されたベース電圧に応じて各
差動トランジスタＱ１ 、Ｑ２ のコレクタ電流を分配
する。即ち、可変電圧源Ｖ０ によって制御される電流
分配係数をｎ（０≦ｎ≦１）とすると、電流Ｖｏｕｔ
・ｇｍ はこの電流分配係数ｎに応じて各差動トランジ
スタＱ１ 、Ｑ２ に分配される。 そこで、電流分配係数ｎに対するトランジスタＱ１ の
コレクタから出力される出力可変回路２よりの出力電流
ＩＮＦを ｎ・Ｖｏｕｔ ・ｇｍ ＝ＩＮＦ…（１）とする。
【００１２】次に、図１の全体動作について説明する。
前記演算増幅器１の逆相入力は仮想的に短絡しているの
で、入力電圧Ｖｉｎに等しい。よって、Ｖｉｎ−Ｖｏｕ
ｔ ＝ＩＮＦ×ＲＮＦ…（２）となり、（１）、（２）
式より Ｖｉｎ−Ｖｏｕｔ ＝ｎ・Ｖｏｕｔ ・ｇｍ ・ＲＮＦ
Ｖｉｎ＝（１＋ｎ・ｇｍ ・ＲＮＦ）Ｖｏｕｔ …（３
）となり、（３）式により Ｖｏｕｔ ／Ｖｉｎ＝１／（１＋ｎ・ｇｍ ・ＲＮＦ）
…（４）となる。 また０≦ｎ≦１であるから、（４）式は １／（１＋
ｇｍ ・ＲＮＦ）≦Ｖｏｕｔ （又はＶｉｎ）≦１…（
５）となり、出力電圧Ｖｏｕｔ が電流分配係数ｎに応
じて（５）式の範囲で可変される。
で、入力電圧Ｖｉｎに等しい。よって、Ｖｉｎ−Ｖｏｕ
ｔ ＝ＩＮＦ×ＲＮＦ…（２）となり、（１）、（２）
式より Ｖｉｎ−Ｖｏｕｔ ＝ｎ・Ｖｏｕｔ ・ｇｍ ・ＲＮＦ
Ｖｉｎ＝（１＋ｎ・ｇｍ ・ＲＮＦ）Ｖｏｕｔ …（３
）となり、（３）式により Ｖｏｕｔ ／Ｖｉｎ＝１／（１＋ｎ・ｇｍ ・ＲＮＦ）
…（４）となる。 また０≦ｎ≦１であるから、（４）式は １／（１＋
ｇｍ ・ＲＮＦ）≦Ｖｏｕｔ （又はＶｉｎ）≦１…（
５）となり、出力電圧Ｖｏｕｔ が電流分配係数ｎに応
じて（５）式の範囲で可変される。
【００１３】次に図１におけるＤＣオフセット低減作用
について説明する。電流分配セル２２において電流分配
係数ｎに依存しない一定のＤＣオフセット電流ＩＤＣが
発生しているとすると、該ＤＣオフセット電流ＩＤＣは
電流分配セル２２よりの電流ＩＮＦと同様に電流分配セ
ル２２と演算増幅器１との間の帰還ループ内に存在する
ことになる。
について説明する。電流分配セル２２において電流分配
係数ｎに依存しない一定のＤＣオフセット電流ＩＤＣが
発生しているとすると、該ＤＣオフセット電流ＩＤＣは
電流分配セル２２よりの電流ＩＮＦと同様に電流分配セ
ル２２と演算増幅器１との間の帰還ループ内に存在する
ことになる。
【００１４】従ってＶｉｎ＝０としてＤＣオフセット電
圧Ｖｏｕｔ′を算出すると、（２）式より、Ｖｏｕｔ
′＝−（ＩＮＦ＋ＩＤＣ）×ＲＮＦ…（６）となり、（
１）、（６）式から Ｖｏｕｔ ′＝−ｎ・Ｖｏｕｔ ・ｇｍ ・ＲＮＦ−Ｉ
ＤＣ・ＲＮＦ （１＋ｎ・ｇｍ ・ＲＮＦ）Ｖｏｕｔ
′＝−ＩＤＣ・ＲＮＦ…（７）となる。よって、 Ｖｏｕｔ ′＝−｛１／（１＋ｎ・ｇｍ ・ＲＮＦ
）｝ＩＤＣ・ＲＮＦ…（８）となり、（８）式より、電
流分配係数ｎがｎ＝０からｎ＝１となるに従ってＤＣオ
フセット電圧Ｖｏｕｔ ′が減少することになる。同様
に、電流分配セル２２や定電流源Ｉ０ より発生するノ
イズに対しても電流分配係数ｎに応じて該ノイズが低減
される。
圧Ｖｏｕｔ′を算出すると、（２）式より、Ｖｏｕｔ
′＝−（ＩＮＦ＋ＩＤＣ）×ＲＮＦ…（６）となり、（
１）、（６）式から Ｖｏｕｔ ′＝−ｎ・Ｖｏｕｔ ・ｇｍ ・ＲＮＦ−Ｉ
ＤＣ・ＲＮＦ （１＋ｎ・ｇｍ ・ＲＮＦ）Ｖｏｕｔ
′＝−ＩＤＣ・ＲＮＦ…（７）となる。よって、 Ｖｏｕｔ ′＝−｛１／（１＋ｎ・ｇｍ ・ＲＮＦ
）｝ＩＤＣ・ＲＮＦ…（８）となり、（８）式より、電
流分配係数ｎがｎ＝０からｎ＝１となるに従ってＤＣオ
フセット電圧Ｖｏｕｔ ′が減少することになる。同様
に、電流分配セル２２や定電流源Ｉ０ より発生するノ
イズに対しても電流分配係数ｎに応じて該ノイズが低減
される。
【００１５】図２は第１の発明の第２の実施例を示し、
図１と同等部分は同一符号を付記する。図２では出力可
変回路２の出力を抵抗Ｒ１ よりなる第３の負荷を介し
て演算増幅器１の逆相入力に供給するように構成されて
おり、その他の構成は図と同様である。この図２におい
ても、図１と同様の動作により、ＤＣオフセット低減効
果が得られる。
図１と同等部分は同一符号を付記する。図２では出力可
変回路２の出力を抵抗Ｒ１ よりなる第３の負荷を介し
て演算増幅器１の逆相入力に供給するように構成されて
おり、その他の構成は図と同様である。この図２におい
ても、図１と同様の動作により、ＤＣオフセット低減効
果が得られる。
【００１６】図３は第２の発明における第１の実施例を
示し、オーディオ入力信号電圧Ｖｉｎは第２の負荷とし
ての抵抗ＲＳ を通して演算増幅器１の逆相入力に印加
され、演算増幅器１の正相は基準電位点に接続されてい
る。また、第１の負荷としての抵抗ＲＮＦ、出力可変回
路２などのその他の構成は図１と同様である。以上の構
成において、入出力電圧Ｖｉｎ、Ｖｏｕｔ の関係は、
Ｖｏｕｔ ＝−（ＩＮＦ＋Ｖｉｎ／ＲＳ ）・ＲＮＦ…
（９）となり、（１）、（９）式から −（Ｖｉｎ／ＲＳ ＋ｎ・Ｖｏｕｔ ・ｇｍ ）・
ＲＮＦ＝Ｖｏｕｔ …（１０）となり、−（Ｖｉｎ／Ｒ
Ｓ ） Ｖｏｕｔ （１＋ｎ・ｇｍ ・ＲＮＦ）＝−（Ｖｉｎ／
ＲＳ ） Ｖｏｕｔ ／Ｖｉｎ＝−｛１／（１＋ｎ・
ｇｍ ・ＲＮＦ）｝・（１／ＲＳ ）…（１１）となる
ので、０≦ｎ≦１から、（１１）式は ｛１／（１＋
ｇｍ ・ＲＮＦ）｝（１／ＲＳ ）≦（Ｖｏｕｔ ／Ｖ
ｉｎ）≦（１／ＲＳ ）
…（
１２）となり、出力電圧Ｖｏｕｔ が電流分配係数ｎに
応じて（１２）式の範囲で可変される。
示し、オーディオ入力信号電圧Ｖｉｎは第２の負荷とし
ての抵抗ＲＳ を通して演算増幅器１の逆相入力に印加
され、演算増幅器１の正相は基準電位点に接続されてい
る。また、第１の負荷としての抵抗ＲＮＦ、出力可変回
路２などのその他の構成は図１と同様である。以上の構
成において、入出力電圧Ｖｉｎ、Ｖｏｕｔ の関係は、
Ｖｏｕｔ ＝−（ＩＮＦ＋Ｖｉｎ／ＲＳ ）・ＲＮＦ…
（９）となり、（１）、（９）式から −（Ｖｉｎ／ＲＳ ＋ｎ・Ｖｏｕｔ ・ｇｍ ）・
ＲＮＦ＝Ｖｏｕｔ …（１０）となり、−（Ｖｉｎ／Ｒ
Ｓ ） Ｖｏｕｔ （１＋ｎ・ｇｍ ・ＲＮＦ）＝−（Ｖｉｎ／
ＲＳ ） Ｖｏｕｔ ／Ｖｉｎ＝−｛１／（１＋ｎ・
ｇｍ ・ＲＮＦ）｝・（１／ＲＳ ）…（１１）となる
ので、０≦ｎ≦１から、（１１）式は ｛１／（１＋
ｇｍ ・ＲＮＦ）｝（１／ＲＳ ）≦（Ｖｏｕｔ ／Ｖ
ｉｎ）≦（１／ＲＳ ）
…（
１２）となり、出力電圧Ｖｏｕｔ が電流分配係数ｎに
応じて（１２）式の範囲で可変される。
【００１７】またＤＣオフセットが発生しているときは
、前述の作用と同様の作用によりＤＣオフセット電圧が
低減される。図４は第２の発明における第２の実施例を
示し、図３と同等部分は同一符号を付記する。図４では
出力可変回路２の出力を抵抗Ｒ１ よりなる第３の負荷
を介して演算増幅器１の逆相入力に供給するように構成
されており、その他の構成は図３と同様である。この図
４においても図３と同様の動作により、ＤＣオフセット
低減効果が得られる。
、前述の作用と同様の作用によりＤＣオフセット電圧が
低減される。図４は第２の発明における第２の実施例を
示し、図３と同等部分は同一符号を付記する。図４では
出力可変回路２の出力を抵抗Ｒ１ よりなる第３の負荷
を介して演算増幅器１の逆相入力に供給するように構成
されており、その他の構成は図３と同様である。この図
４においても図３と同様の動作により、ＤＣオフセット
低減効果が得られる。
【００１８】
【発明の効果】以上説明したように第１及び第２の各発
明においては、演算増幅器よりの出力を出力可変手段に
入力し、該入力された信号を出力可変手段が所定係数に
応じた信号としてこれを電流出力して演算増幅器の逆相
入力に供給すると共に、入力信号は演算増幅器の正相入
力または第３の負荷を介して逆相入力に印加され、第１
の負荷には入力信号と出力可変手段にかかる電流が流れ
るので、この第１の負荷にかかる電圧を演算増幅器より
の出力から得ることとなり、前記所定係数を可変するこ
とにより、該係数に応じた出力が得られるという効果を
有する。また、ここでＤＣオフセット電流が生じている
ときには、該ＤＣオフセット電流は出力可変手段と演算
増幅器の逆相入力間の帰還ループ内に存在するため、前
記所定係数に応じてこのＤＣオフセットを低減させるこ
とができるという効果を有する。
明においては、演算増幅器よりの出力を出力可変手段に
入力し、該入力された信号を出力可変手段が所定係数に
応じた信号としてこれを電流出力して演算増幅器の逆相
入力に供給すると共に、入力信号は演算増幅器の正相入
力または第３の負荷を介して逆相入力に印加され、第１
の負荷には入力信号と出力可変手段にかかる電流が流れ
るので、この第１の負荷にかかる電圧を演算増幅器より
の出力から得ることとなり、前記所定係数を可変するこ
とにより、該係数に応じた出力が得られるという効果を
有する。また、ここでＤＣオフセット電流が生じている
ときには、該ＤＣオフセット電流は出力可変手段と演算
増幅器の逆相入力間の帰還ループ内に存在するため、前
記所定係数に応じてこのＤＣオフセットを低減させるこ
とができるという効果を有する。
【図１】第１の発明における第１実施例の回路構成図で
ある。
ある。
【図２】第１の発明における第２の実施例の回路構成図
である。
である。
【図３】第２の発明における第１の実施例の回路構成図
である。
である。
【図４】第２の発明における第２の実施例の回路構成図
である。
である。
【図５】従来のＶＣＡ回路の回路構成図である。
１…演算増幅器
２…出力可変回路
１３…可変電圧源
２１…Ｖ／Ｉコンバータ
２２…電流分配セル
Ｉ０ …定源流源
Ｖａ …可変電圧源
ＶＣＣ…電源
Ｑ１ 、Ｑ２ …トランジスタ
ＲＮＦ、Ｒ１ 、ＲＳ …抵抗
Claims (4)
- 【請求項１】 正相入力に入力信号が印加される演算
増幅器（１）と、前記演算増幅器（１）よりの出力を所
定係数に応じた信号としてこれを電流出力し、該電流出
力を前記演算増幅器（１）の逆相入力に供給する出力可
変手段（２）と、前記演算増幅器（１）の逆相入力と出
力間に接続された第１の負荷（ＲＮＦ）とを備え、前記
所定係数を可変することにより、該係数に応じた出力を
前記演算増幅器（１）の出力より得るようにしたことを
特徴とするＶＣＡ回路。 - 【請求項２】 請求項１記載のＶＣＡ回路において、
前記出力可変手段（２）よりの電流出力を第３の負荷（
Ｒ１ ）を介して前記演算増幅器（１）の逆相入力に供
給するようにしたことを特徴とするＶＣＡ回路。 - 【請求項３】 正相入力が基準電位点に接続された演
算増幅器（１）と、前記演算増幅器（１）の逆相入力と
出力間に接続された第１の負荷（ＲＮＦ）と、前記演算
増幅器（１）の逆相入力と入力信号間に接続された第２
の負荷（ＲＳ ）と、前記演算増幅器（１）よりの出力
を所定係数に応じた信号としてこれを電流出力し、該電
流出力を前記演算増幅器（１）の逆相入力に供給する出
力可変手段（２）とを備え、前記所定係数を可変するこ
とにより、該係数に応じた出力を前記演算増幅器（１）
の出力より得るようにしたことを特徴とするＶＣＡ回路
。 - 【請求項４】 請求項３記載のＶＣＡ回路において、
前記出力可変手段（２）よりの電流出力を第３の負荷（
Ｒ１ ）を介して前記演算増幅器（１）の逆相入力に供
給するようにしたことを特徴とするＶＣＡ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03042045A JP3078858B2 (ja) | 1991-03-07 | 1991-03-07 | Ｖｃａ回路 |
| US07/846,564 US5229720A (en) | 1991-03-07 | 1992-03-05 | Vca circuit |
| DE4207163A DE4207163C2 (de) | 1991-03-07 | 1992-03-06 | Spannungsgesteuerter Verstärkerschaltkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03042045A JP3078858B2 (ja) | 1991-03-07 | 1991-03-07 | Ｖｃａ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330812A true JPH04330812A (ja) | 1992-11-18 |
| JP3078858B2 JP3078858B2 (ja) | 2000-08-21 |
Family
ID=12625154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03042045A Expired - Fee Related JP3078858B2 (ja) | 1991-03-07 | 1991-03-07 | Ｖｃａ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5229720A (ja) |
| JP (1) | JP3078858B2 (ja) |
| DE (1) | DE4207163C2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164258A (ja) * | 1992-11-20 | 1994-06-10 | Fuji Xerox Co Ltd | オフセットキャンセル回路付増幅回路 |
| US6133772A (en) * | 1998-12-14 | 2000-10-17 | Ati International Srl | Differential input receiver and method for reducing noise |
| US6331785B1 (en) | 2000-01-26 | 2001-12-18 | Cirrus Logic, Inc. | Polling to determine optimal impedance |
| JP5252741B2 (ja) | 2008-02-04 | 2013-07-31 | パナソニック株式会社 | 耳かけ型補聴器 |
| US9065408B2 (en) | 2013-03-14 | 2015-06-23 | Rgb Systems, Inc. | Voltage controlled amplifier and method of using the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736520A (en) * | 1971-11-23 | 1973-05-29 | Honeywell Inf Systems | Precision variable gain amplifier with linear log-gain versus control-voltage characteristic |
| US4227095A (en) * | 1978-06-30 | 1980-10-07 | King Radio Corporation | Deviation driver circuit |
| SE416694B (sv) * | 1979-03-09 | 1981-01-26 | Ericsson Telefon Ab L M | Forsterkningsregleringskoppling |
| US4366446A (en) * | 1980-10-22 | 1982-12-28 | Rca Corporation | Feedback linearization of cascode amplifier configurations |
| JPH0626291B2 (ja) * | 1985-03-15 | 1994-04-06 | 株式会社東芝 | 利得制御装置 |
| EP0253016B1 (de) * | 1986-07-18 | 1992-02-26 | Kistler Instrumente AG | Ladungsverstärkerschaltung |
| US5121080A (en) * | 1990-12-21 | 1992-06-09 | Crystal Semiconductor Corporation | Amplifier with controlled output impedance |
-
1991
- 1991-03-07 JP JP03042045A patent/JP3078858B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-05 US US07/846,564 patent/US5229720A/en not_active Expired - Lifetime
- 1992-03-06 DE DE4207163A patent/DE4207163C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3078858B2 (ja) | 2000-08-21 |
| DE4207163C2 (de) | 1994-02-17 |
| DE4207163A1 (de) | 1992-09-10 |
| US5229720A (en) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949224A (en) | Buck boost switching regulator | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JP3315748B2 (ja) | 増幅回路 | |
| JPH0577206B2 (ja) | ||
| JPH04330812A (ja) | Ｖｃａ回路 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| US20050110571A1 (en) | Variable gain amplifier | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JPH051646B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JP2859880B2 (ja) | 可変利得増幅回路 | |
| JPH0225286B2 (ja) | ||
| JPH0326435B2 (ja) | ||
| JP2621573B2 (ja) | 信号抑圧回路 | |
| JPH09116351A (ja) | 差動増幅器を具えた回路装置 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPH01179510A (ja) | 電子ボリューム回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| CN113098416A (zh) | 运算放大电路及开关电源 | |
| JPS5851611A (ja) | 可変抵抗回路 | |
| JPH03153113A (ja) | 可変利得増幅器 | |
| JPH02142211A (ja) | 利得可変増幅器 | |
| JPS62110307A (ja) | 可変利得回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |