JP2621573B2 - 信号抑圧回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、信号の抑圧回路に係り、特に雑音除去のた
めに使用される信号抑圧回路に関するものである。

従来の技術 従来の信号抑圧回路としては第３図に示すものがあ
る。

第３図は、従来の信号抑圧回路の基本構成を示すもの
であり、39は映像信号が入力される入力端子、40は容
量、41,48は抵抗、42はバイアス電圧を与える定電圧
源、43,49はエミッタフォロワ回路を構成するトランジ
スタ、44,50はトランジスタ43,49のエミッタにバイアス
電流を与える定電流源、45はリミッター回路、46は電圧
電流変換回路、47,51は出力端子、69は電源端子、70は
接地端子である。

そして、エミッタに定電流源44を接続したトランジス
タ43は、ベースには定電圧源42から抵抗41を介して直流
バイアスが与えられるとともに、入力端子39からの映像
信号が容量40を介して与えられる。その映像信号はリミ
ッター回路45にも入力され、リミッター回路45の出力で
任意に定められた電圧範囲の信号として取り出され、そ
の出力に接続された電圧電流変換回路46によって、電流
Iaに変換されて出力する。

一方、トランジスタ43のベースに入力された映像信号
は、トランジスタ43のエミッタに接続された出力端子47
より出力されるが、ベースに入力される電位に対してト
ランジスタ43のベース・エミッタ間電圧VBE（43）だけ
電圧降下する。そのため、エミッタに定電流源50を接続
したエミッタフォロワ構成のトランジスタ49のベースに
抵抗48を介して定電圧源42を接続して、出力端子51から
出力端子47の直流電位成分に相当する電位を出力させ、
広く一般的に用いられる差動増幅器で出力信号を取り出
せるようにしている。

次に、数式を用いて回路動作を説明すると、出力端子
47の出力信号電圧Voutは、定電圧源42の電圧をＶ（42）
として Vout＝Vin＋Ｖ（42）−VBE（43） ＝Vin＋Ｖ（42）−kT/q＊Ln （IE（43）/IS（43）） ……（１） ここで、Vin:入力信号電圧 k:ボルツマン定数 T:絶対温度 q:電子の単位電荷 IE（43）：トランジスタ43のエミッタ電流 IS（43）：トランジスタ43の飽和電流 （１）式で表されるように、トランジスタ43のベース
・エミッタ間電圧VBE（43）は、トランジスタ43のエミ
ッタ電流IE（43）によって変化するので、入力信号電圧
Vinが増加したとき、その増加分ΔVinを打ち消すように
IE（43）を変化させればよい。すなわち、出力信号電圧
Voutの増加分ΔVoutは、 ΔVout＝ΔVin−kT/q＊Ln （ΔIE（43）/IS（43））＝０ ……（２） となるように電圧電流変換回路46の出力電流Iaを選ぶこ
とにより、任意の電圧範囲の信号を抑制することが可能
になる。

第４図は、従来の信号抑圧回路の具体的回路例を示し
たものである。57は従来の信号抑圧回路のメインのトラ
ンジスタで、そのベースは抵抗52を介して定電圧源54に
接続されると共に、容量40を介して入力端子39に接続さ
れ、エミッタは出力端子67と、定電流源58を介して接地
70に接続され、コレクタは電源69に接続されている。ト
ランジスタ59,60と抵抗61,62及び定電流源63はリミッタ
ー回路を構成している。トランジスタ64,65と定電流源6
6は電圧電流変換回路を構成している。55は基準電圧を
出力するトランジスタであり、ベースは抵抗53を介して
定電圧源54に接続され、エミッタは出力端子68と定電流
源56とを介して接地70に接続され、コレクタは電源69に
接続されている。

次に、この具体例の動作を説明する。入力端子39に入
力された、たとえば、映像信号は、トランジスタ57のベ
ースに入力すると共にトランジスタ59,60と抵抗61,62及
び定電流源63から構成されるリミッター回路に入力し、
その出力はトランジスタ64,65と定電流源66から構成さ
れる電圧電流変換回路により電流Iaに変換される。そし
て変換された電流はトランジスタ57のエミッタに帰還さ
れる。この時、出力端子67からの出力電圧Vout（67）
は、定電流源58の電流をI58として、 Vout（67）＝Vin＋Ｖ（54）−VT＊Ln （（I58−Ia）/IS（57）） ……（３） ここで、Ｖ（54）：定電圧源54の電圧値 VT:kT/q IS（57）：トランジスタ57の飽和電流 一方、出力端子68からの出力電圧Vout（68）は、定電流
源56の電流をI56として、 Vout（68）＝Ｖ（54）−VT＊Ln（I56/IS（55）） ……（４） ここで、IS（55）：トランジスタ55の飽和電流それゆ
え、出力端子67,68からの差電圧として出力される出力
電圧Voutは、定電流源58の電流値I58と定電流源56の電
流値I56とが等しく、I58＝I56であり、トランジスタ57
の飽和電流IS（57）とトランジスタ55の飽和電流IS（5
5）が等しいとすると、（３）式と（４）式とから Vout＝Vout（67）−Vout（68） ＝Vin−VT＊Ln（（I58−Ia）/I58） ……（５） 押圧範囲Vsupは、Iaによるトランジスタ57のエミッタ
電流I57の増減によって生じるトランジスタ57のVBEの変
化量で決まり、その最大値は、Ia＝I66のときである。
（５）式において、Ia＝０のときの出力信号Vout1とIa
＝I66のときの出力信号Vout2との差をΔVoutとすると、
この回路のゲインは、ほとんど0dBであるから、ΔVout
を入力換算したものが最大抑圧範囲Vsupmaxに相当す
る。

Vsupmax＝Vout2−Vout1 ＝Vin−VT＊Ln （（I58−I66）/I58）−Vin ＝VT＊Ln（I58/（I58−I66）） ……（６） すなわち、最大抑圧範囲Vsupmaxは、定電流源66の電流I
66と定電流源58の電流I58の比によって定まる。

たとえば、I66:I58＝1:2のときVsupmax＝18mVとな
る。

発明が解決しようとする課題 しかしながら、上記の従来の構成では正弦波のように
基準電圧に対して上下に入力する信号に対しては、信号
が基準電圧に対して高いか、低いかによって抑圧範囲が
異なるという欠点を有していた。

たとえば、第４図において、I66＝I58/2とすると、入
力端子39に入力する信号がVin＝０のときには、上記
（５）式においてIa＝I66/2＝I58/4となる。この時の出
力信号Vout（０）とする。

Vout（０）＝−VT＊Ln（（I58−I58/4）/158） ……（７） 次に入力端子39よりこの抑圧回路の最大抑圧範囲Vsup
maxに対して十分に大きな正の信号Vin＝Vaが入力したと
すると、この時の出力信号Vout（＋）は、（５）式にお
いてIa＝０のときとなるから、 Vout（＋）＝Va ……（８） さらに、入力端子39よりこの抑圧回路の最大抑圧範囲
Vsupmaxに対して十分に大きな負の信号Vin＝−Vaが入力
したとすると、この時の出力信号Vout（−）は、（５）
式においてIa＝I58/2のときとなるから、 Vout（−）＝−Va−VT＊Ln （（I58−I58/2）/158） ……（９） 従来の信号抑圧回路において、正の信号が入力したと
きの抑圧範囲Vsup（＋）は、入力の増加分から出力の増
加分を引いたものであるから、（７）式と（８）式よ
り、 Vsup（＋）＝Va−（Vout（＋）−Vout（０）） ＝−VT＊Ln（（I58−I58/4）/158） ＝−VT＊Ln（3/4） ＝7.5mV ……（10） 一方、負の信号が入力したときの抑圧範囲Vsup（−）
も、同様に（７）式と（９）式より、 Vsup（−）＝Va−（Vout（−）−Vout（０）） ＝VT＊Ln（（I58−I58/2）／ （I58−I58/4）） ＝VT＊Ln（2/3） ＝−10.5mV ……（11） （10）式と（11）式とから明らかなように、従来の抑
圧回路では、入力信号が基準電圧より高いか、低いかに
よって、その抑圧範囲が異なるという問題があった。

本発明は、上記従来の問題点を解決するもので、正弦
波のように基準電圧に対して上下に入力するような信号
に対しても、入力が基準電圧より高いか低いかによらず
同じ幅の抑圧範囲を持つ抑圧回路を提供することを目的
とする。

課題を解決するための手段 この目的を達成するために、請求項１の発明は、ベー
スに電圧源（５）のバイアス電圧が与えられエミッタに
第１の電流源（９）を有した第１のトランジスタ（８）
で構成される第１のエミッタフォロワ回路と、ベースに
前記電圧源のバイアス電圧が与えられエミッタに第２の
電流源（７）を有した第２のトランジスタ（６）で構成
される第２のエミッタフォロワ回路と、前記第１のトラ
ンジスタのベースに入力される入力信号を増幅するリミ
ッター回路（10）と、前記リミッター回路の出力電圧を
電圧電流変換する第１の電圧電流変換回路（11）と、前
記リミッター回路の反転出力電圧を電圧電流変換する第
２の電圧電流変換回路（14）と、前記第１のトランジス
タのエミッタと前記第１の電圧電流変換回路の出力とが
結合された第１の出力端子（12）と、前記第２のトラン
ジスタのエミッタと前記第２の電圧電流変換回路の出力
とが結合された第２の出力端子（15）とを具備したもの
である。

次に、請求項２の発明は、入力信号が入力されるベー
スに電圧源（22）のバイアス電圧が与えられエミッタに
第１の電流源（26）を有した一導電型の第１のトランジ
スタ（25）で構成される第１のエミッタフォロワ回路
と、ベースに前記電圧源（22）のバイアス電圧が与えら
れエミッタに第２の電流源（24）を有した一導電型の第
２のトランジスタ（23）で構成される第２のエミッタフ
ォロワ回路と、前記第１のトランジスタのベースとベー
スを共通接続した一導電型の第３のトランジスタ（28）
のエミッタと、前記第２のトランジスタのベースとベー
スを共通接続した一導電型の第４のトランジスタ（27）
のエミッタとを共通接続した第１の差動増幅回路からな
るリミッター回路と、前記第３のトランジスタのコレク
タ出力にベースを接続した逆導電型の第５のトランジス
タ（33）のエミッタと、前記第４のトランジスタのコレ
クタ出力にベースを接続した逆導電型の第６のトランジ
スタ（32）のエミッタとを共通接続した第２の差動増幅
回路からなる電圧電流変換回路と、前記第１のトランジ
スタのエミッタと前記第６のトランジスタのコレクタと
が結合された第１の出力端子（35）と、前記第２のトラ
ンジスタのエミッタと前記第５のトランジスタのコレク
タとが結合された第２の出力端子（36）とを具備したも
のである。

作用 この構成により、正弦波のように基準電圧に対して上
下に入力するような信号に対しても、入力が基準電圧よ
り高いか低いかによらず同じ幅の抑圧範囲を持つ抑圧回
路を実現できる。特に、請求項２の構成では、リミッタ
ー回路として（第１の）差動増幅回路を用いるから、正
転と反転の２つの出力電圧が得られ、その出力電圧を第
２の差動増幅回路で電圧電流変換すれば、互いに逆位相
の２つの電流出力が得られるため、インバーター回路を
特に必要とせず、正相用と逆相用の電圧電流変換回路を
個別に設ける必要が無く、素子レベルの回路構成を簡素
化できる。

実施例 以下、本発明の一実施例について図面を参照しながら
説明する。第１図は、本発明の一実施例の基本構成を示
したものである。第１図において、８は第１のトランジ
スタであり、そのベースは抵抗３を介して定電圧源５に
接続されると共に、容量２を介して入力端子１に接続さ
れ、コレクタは電源16に、エミッタは第１の出力端子12
に接続されている。９はエミッタと接地17の間に挿入さ
れた定電流源である。10はリミッター回路、11は第１の
電圧電流変換回路で、トランジスタ８のベース・エミッ
タ間に設けられている。６は第２のトランジスタであ
り、そのベースは抵抗４を介して前記定電圧源５に接続
され、コレクタは電源16に、エミッタは第２の出力端子
15に接続されている。13は前記リミッター回路10の出力
を反転するインバーター回路であり、14は第２の電圧電
流変換回路で、前記リミッター回路10とトランジスタ６
のエミッタの間に接続されている。

以上のように構成された信号抑圧回路について、以下
その動作を説明する。

まず、入力端子１に正の信号Vinが入力されたとする
と、トランジスタ８とリミッター回路10にそれぞれ入力
される。リミッター回路10に入力した信号は、任意に定
められた電圧範囲の信号として取り出され、次に第１の
電圧電流変換回路11で電流Ibに変換され出力される。一
方、トランジスタ８のベースに入力された映像信号は、
エミッタより出力されるわけであるが、この時、入力の
映像信号はトランジスタ８のベース・エミッタ間電圧VB
E（８）だけ電圧降下する。すなわち、第１の出力端子1
2の出力電圧Vout（12）は、定電圧源５の電圧をＶ
（５）として、 Vout（12）＝Vin＋Ｖ（５）−VBE（８） ＝Vin＋Ｖ（５）−VT＊Ln （IE（８）/IS（８）） ……（12） ここで、IE（８）：トランジスタ８のエミッタ電流 IS（８）：トランジスタ８の飽和電流 次に、リミッター回路10の出力はインバーター回路13
によって反転され、第２の電圧電流変換回路14で電流−
Icに変換され出力される。トランジスタ６のエミッタで
は、定電圧源５の電圧Ｖ（５）からトランジスタ６のベ
ース・エミッタ間電圧VBE（６）だけ電圧降下する。す
なわち、第２の出力端子15の出力電圧Vout（15）は、 Vout（15）＝Ｖ（５）−VBE（６） ＝Ｖ（５）−VT＊Ln（IE（６）/IS（６）） ……（13） ここで、IE（６）：トランジスタ６のエミッタ電流 IS（６）：トランジスタ６の飽和電流 よって、出力端子12,15の差電圧として出力される出力
電圧Voutは、（12）式と（13）式とにより、 Vout＝Vout（12）−Vout（15） ＝Vin−VT＊Ln（IE（８）/IS（８）） ＋Ln（IE（６）/IS（６）） ……（14） ここで、トランジスタ８の飽和電流IS（８）とトラン
ジスタ６の飽和電流IS（６）が、IS（８）＝IS（６）で
あり、定電流源９の電流I9と定電流源７の電流I7がI9＝
I7であり、第１の電圧電流変換回路11の出力電流Ibと第
２の電圧電流変換回路14の出力電流−Icが、Ib＋Ic＝０
であるとすると（14）式より、 Vout＝Vin−VT＊Ln（I9/Ib）／ （I9−Ib） ……（15） 抑圧範囲Vsupは、入力の増加分から出力の増加分を引
けばよいから正の信号が入力したときの抑圧範囲Vsup
（＋）は、 Vsup（＋）＝−VT＊Ln（（I9/Ib）／ （I9−Ib）） ……（16） 次に、負の信号−Vinが入力したときは、第１の電圧
電流変換回路11の出力電流を−Ibとし、第２の電圧電流
変換回路14の出力電流をIbとしてやればよいから、（1
6）式と同様にして、 Vsup（−）＝−VT＊Ln（（I9/Ib）／ （I9＋Ib）） ……（17） よって、（21）式と（22）式から、 Vsup（＋）＝−Vsup（−） ……（18） 以上のように、本発明の信号抑圧回路によれば、正の
信号が入力したときの抑圧範囲Vsup（＋）と、負の信号
が入力したときの抑圧範囲Vsup（−）は、符号のみが異
なり、大きさは同じである。

第２図は、本発明の信号抑圧回路の具体的回路例を示
したものである。25は第１のトランジスタで、そのベー
スは抵抗20を介して定電圧源22に接続されると共に、容
量19を介して入力端子18に接続され、エミッタは出力端
子35と、定電流源26を介して接地38に接続され、コレク
タは電源37に接続されている。23は第２のトランジスタ
で、そのベースは抵抗21を介して前記定電圧源22に接続
され、エミッタは出力端子36と、定電流源24を介して接
地38に接続され、コレクタは電源37に接続されている。
トランジスタ27,28と抵抗29,30及び定電流源31はリミッ
ター回路を構成している。トランジスタ32,33と定電流
源34はインバーター回路と第1,第２の電圧電流変換回路
を構成している。

次に、この具体例の動作を説明する。入力端子18に入
力された、たとえば映像信号は、トランジスタ25のベー
スに入力すると共にトランジスタ27,28と抵抗29,30及び
定電流源31から構成されるリミッター回路に入力し、そ
の出力はトランジスタ32,33と定電流源34により、電流I
bと反転電流−Icに変換される。そして、変換された電
流Ibは、第１のトランジスタ25のエミッタに帰還され、
反転電流−Icは、第２のトランジスタ23のエミッタに帰
還される。

信号Vinが入力したときの第１の出力端子35の出力電
圧Vout（35）は、定電圧源22の電圧をＶ（22）として、 Vout（35）＝Vin＋Ｖ（22）−VBE（25） ＝Vin＋Ｖ（22）−VT＊Ln （IE（25）/IS（25）） ……（19） ここで、IE（25）：トランジスタ25のエミッタ電流 IS（25）：トランジスタ25の飽和電流 第２の出力端子36の出力電圧Vout（36）は、同様に、 Vout（36）＝Vin＋Ｖ（22）−VBE（23） ＝Vin＋Ｖ（22）−VT＊Ln （IE（23）/IS（23）） ……（20） ここで、IE（23）：トランジスタ23のエミッタ電流 IS（23）：トランジスタ23の飽和電流 それゆえ、入力信号Vinが入力したときに、出力端子3
5,36の差電圧として出力される出力電圧Voutは、（19）
式と（20）式から、 Vout＝Vout（35）−Vout（36） ＝Vin−VT＊（Ln（IE（25）/IS（25）） ＋Ln（IE（23）/IS（23）） ……（21） ここで、トランジスタ25の飽和電流IS（25）とトラン
ジスタ23の飽和電流IS（23）が、IS（25）＝IS（23）で
あり、定電流26の電流I26と定電流源24の電流I24がI26
＝I24であり、第１の電圧電流変換回路11の出力電流Ib
と第２の電圧電流変換回路14の出力電流−Icが、Ib＋Ic
＝I34（I34:定電流源34の電流）であることから（21）
式より、 Vout＝Vin−VT＊Ln（（I26−Ib）／ （I26−I34＋Ib）） ……（22） たとえば、I34＝I26/2であるとすると、入力がVin＝
０のときの出力電圧Vout（０）は、Ib＝I34/2＝I26/4で
あるから、 次に、入力端子18よりこの抑圧回路の最大抑圧範囲Vs
upmaxに対して十分に大きな正の信号Vin＝Vbが入力した
とすると、この時の出力信号Vout（＋）は、（22）式に
おいてIb＝０のときとなるから、 Vout（＋）＝Vin−VT＊Ln（1/（１−1/2）） ＝Vin−VT＊Ln2 ……（24） さらに、入力端子50よりこの抑圧回路の最大抑圧範囲
Vsupmaxに対して十分に大きな負の信号Vin＝−Vbが入力
したとすると、この時の出力信号Vout（−）は、（22）
式においてIb＝I26/2のときとなるから、 Vout（−）＝Vin−VT＊Ln（（1/−1/2）／ （１−1/2＋1/2）） ＝Vin−VT＊Ln（1/2） ……（25） 本発明の信号抑圧回路において、正の信号が入力した
ときの抑圧範囲Vsup（＋）は、入力の増加分から出力の
増加分を引いたものであるから、（23）式と（24）式よ
り、 Vsup（＋）＝Vb−（Vout（＋）−Vout（０）） ＝VT＊Ln2 ＝18mV ……（26） 一方、負の信号が入力したときの抑圧範囲Vsup（−）
も、同様に（23）式と（24）式より、 Vsup（−）＝Vb−（Vout（−）−Vout（０）） ＝VT＊Ln（1/2） ＝−18mV ……（27） このように、入力が基準電圧よりも高いか低いかにか
かわらず同一の幅の抑圧範囲を持つことができる。

発明の効果 以上説明したように、本発明によれば、正弦波のよう
に基準電圧に対して上下に入力するような信号に対して
も、入力が基準電圧より高いか低いかによらず同じ幅の
抑圧範囲を持つ抑圧回路を実現できる。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路ブロック図、第２
図は本発明の実施例回路図、第３図は従来例の基本構成
ブロック図、第４図はその回路図である。 1,18,39,50……入力端子、2,19,40,51……容量、3,4,2
0,21,29,30,41,52,53,61,62……抵抗、5,22,42,54……
定電圧源、6,8,23,25,27,28,32,33,43,55,57,59,60,64,
65……トランジスタ、7,9,24,26,31,34,44,56,58,63,66
……定電流源、10,45……リミッター回路、11,14,46…
…電圧電流変換回路、13……インバーター回路、12,15,
35,36,47,67,68……出力端子、16,37,48,69……電源、1
7,38,49,70……接地。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ベースに電圧源のバイアス電圧が与えられ
   エミッタに第１の電流源を有した第１のトランジスタで
   構成される第１のエミッタフォロワ回路と、 ベースに前記電圧源のバイアス電圧が与えられエミッタ
   に第２の電流源を有した第２のトランジスタで構成され
   る第２のエミッタフォロワ回路と、 前記第１のトランジスタのベースに入力される入力信号
   を増幅するリミッター回路と、 前記リミッター回路の出力電圧を電圧電流変換する第１
   の電圧電流変換回路と、 前記リミッター回路の反転出力電圧を電圧電流変換する
   第２の電圧電流変換回路と、 前記第１のトランジスタのエミッタと前記第１の電圧電
   流変換回路の出力とが結合された第１の出力端子と、 前記第２のトランジスタのエミッタと前記第２の電圧電
   流変換回路の出力とが結合された第２の出力端子とを具
   備した信号抑圧回路。
2. 【請求項２】入力信号が入力されるベースに電圧源のバ
   イアス電圧が与えられエミッタに第１の電流源を有した
   一導電型の第１のトランジスタで構成される第１のエミ
   ッタフォロワ回路と、 ベースに前記電圧源のバイアス電圧が与えられエミッタ
   に第２の電流源を有した一導電型の第２のトランジスタ
   で構成される第２のエミッタフォロワ回路と、前記第１
   のトランジスタのベースとベースを共通接続した一導電
   型の第３のトランジスタのエミッタと、前記第２のトラ
   ンジスタのベースとベースを共通接続した一導電型の第
   ４のトランジスタのエミッタとを共通接続した第１の差
   動増幅回路からなるリミッター回路と、 前記第３のトランジスタのコレクタ出力にベースを接続
   した逆導電型の第５のトランジスタのエミッタと、前記
   第４のトランジスタのコレクタ出力にベースを接続した
   逆導電型の第６のトランジスタのエミッタとを共通接続
   した第２の差動増幅回路からなる電圧電流変換回路と、 前記第１のトランジスタのエミッタと前記第６のトラン
   ジスタのコレクタとが結合された第１の出力端子と、 前記第２のトランジスタのエミッタと前記第５のトラン
   ジスタのコレクタとが結合された第２の出力端子とを具
   備した信号抑圧回路。