JPH0265514A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は差動増幅回路、特にデジタル信号に応答して出
力が制御される差動増幅回路に関する。

れたギルバートによる米国特許４，１５６，２８３号の
明細書に開示されている。この回路内では２つの信号は
乗算される。始めに、１対の制御信号が第１差動増幅器
に入力され、この入力信号から１対の差動信号が生成さ
れる。これらの信号は更に１対の第２制御信号により変
調される。この１対の第２制御信号は、第２差動増幅器
で生成される。この結果、１対の出力信号が生成され、
これらの差は２組の制御信号を乗算することにより得ら
れる。

ギルバートにより開示された様な従来のマルチプライヤ
回路は、電源電圧の変化の影響を受は易く、構造が幾分
複雑で、大電力を必要とする。

したがって、本発明の目的は、消費型ツノが少なく、構
造が簡単で、電源電圧の影響を比較的受けにくい、差動
増幅回路の提供にある。

〔従来の技術及び発明が解決しようとする誘過〕〔課題
を解決するための手段及び作用〕マルチプライヤ回路と
して使用される差動増幅　　　差動増幅器は、第１及び
第２制御信号に応答し回路は、例えば、１９７９年５月
２２日に発行さ　　て、１つの人力信号から夫々第１及
び第２出力信号を生成する。本発明の差動増幅回路の制
御回路は、差動増幅回路の第１及び第２出力信号の所望
の関係を表すデジタル信号を発生する。このデジタル信
号は、第１及び第２制御信号に変換され、これらの制御
信号を差動増幅器に入力することで、所望の関係の第１
及び第２出力信号が得られる。

更に、差動増幅回路のゲインは、第１及び第２制御信号
に相当する電流■１及びＩ２にのみ依存しているので、
この増幅回路のゲイン精度はギルバートのマルチプライ
ヤ回路より大幅に改善できる。

本発明の好適な実施例では、デジタル信号はデジタル・
アナログ変換器（以下ＤＡＣという）により１対のアナ
ログ信号に変換される。ＤＡＣは、１対の導体上の電流
としてアナログ信号を出力する。これらの電流の合計は
一定で、これらの電流の相対的大きさはデジタル信号に
より決まる。２つのアナログ信号が流れる２つの導体の
電圧は、ＤＡＣの良好な動作のために共通レベルに維持
される。

差動増幅回路は、信号の増幅又は乗算を必要とする種々
の場合に有用である。本発明の差動増幅回路は、オシロ
スコープへの入力信号を手動で調整するために使用され
る。オシロスコープの表示像を制御するため、各ノブの
回転位置に応じて、独自のデジタル信号が生成される。

ノブの位置を適切に制御すると、信号が反転する。これ
により、観察する表示信号は、人力信号を±１倍の範囲
で制御できる。本発明の差動増幅回路によれば、簡単な
構成で、信頬性のある出力信号が得られる。

本発明は、差動増幅手段と、デジタル入力信号から第１
及び第２アナログ電流を発生して、第１及び第２出力端
に出力するデジタル・アナログ変換手段と、デジタル・
アナログ変換手段の第１及び第２出力端の電位を共通レ
ベルに維持し、第１及び第２アナログ電流を電圧に変換
して、差動増幅手段に供給する制御手段とを具えること
を特徴とする。

〔実施例〕

第１図は、参照番号（１０）が付された本発明による差
動増幅回路を示す。差動増幅回路（１０）は、ギルバー
トのマルチプライヤ回路の一部である差動増幅器（１２
）　、及び制御回路（１４）を含む。差動増幅器（１２
）の１対の入力端子には、差動入力電圧Ｖ、Ｈ”及びＶ
ＩＮ−が入力される。差動入力電圧ＶＩＮ”及びＶＩＮ
−は、トランジスタＱ１及びＱ、のベースに夫り供給さ
れる。これらのトランジスタＱ、及びＱ２を流れる電流
の合計は、抵抗器Ｒ５及びＲ２の接続点に接続された電
流源（２０）により決まる。

トランジスタＱ、及びＱ２を流れる電流は、導体（２１
）及び（２２）を介して、差動接続された２組のトラン
ジスタ対Ｑ、／Ｑイ及びＱ５／Ｑ、を流れる。トランジ
スタＱ、及びＱ６のコレクタは出力導体（２３）に接続
され、トランジスタＱ４及びＱ、のコレクタは出力導体
（２４）に接続される。

導体（２３）及び（２４）は、夫々出力電圧■。、Ｔ及
び■。Ｕ、−を伝達し、差動出力電圧Ｖ。Ｕ、を出力す
る。導体（２３）及び（２４）は、更に夫々抵抗器Ｒ４
及びＲ４を介して電圧源Ｖｃｃに接続される。

増幅器（１２）において、最大ゲインは抵抗Ｒ，，Ｒ，
対Ｒ，，Ｒ４の比で設定される。トランジスタＱ、及び
Ｑ、のベースは導体（２６）により相互接続され、トラ
ンジスタＱ４及びＱ６のベースは導体（２８）により相
互接続される。回路（１２）の実際のゲインは、導体（
２６）及び（２８）を流れる差動電流に比例する。制御
回路（１４）は、これらの導体に流れる電流を制御する
。

制御回路（１４）は、上述の手動調整可能なオシロスコ
ープのノブの様なデジタル信号発生器（３０）を含む。

発生器（３０）は、１バイトのデジタル・データを出力
する。このデータは、導体（２３）及び（２４）上の出
力信号の所望の関係を示す、ＣＭＯ３ＤＡＣ（３２）は
、このデータを受は取り、導体（３２）及び（３４）上
にデジタル・データに相当するアナログ信号を発生する
。ゲイン・セルは、電流Ｉ、及びＩ２の合計の違いによ
り制御されるので、基準電圧Ｖｒｅｆの値及び安定性は
重要ではない。

ＤＡＣ（３２）が効率的に動作するには、導体（３４）
及び（３６）上の電圧Ｖ１及びｖ２は仮想接地電位に維
持される必要がある。電圧■１は、ベースが共に導体（
２８）に接続されたＮＰＮ型のトランジスタＱ１及びＱ
８を使用して、仮想接地電位に維持される。電流ミラー
回路（３８）は、トランジスタＱ７及びＱ８に等しい電
流を供給する。

トランジスタＱ、のエミッタは接地される。トラフ　シ
スタＱ　？及びＱｌ＋のベース−エミッタ間電圧は、等
しい。この結果、電圧■１はＯ■になる。

電流ミラー回路（３８）は、電圧Ｖｃｃを供給する電圧
源に接続されたＰＮＰ型トランジスタＱ１゜及びＱ　＋
　＋を含んでいる。これらのトランジスタのベースは互
いに接続され、トランジスタＱ１゜のコレクタに接続さ
れる。トランジスタＱ７及びＱ８のコレクタは、夫々ト
ランジスタＱ、。及びＱ５．のコレクタに接続される。

トランジスタＱ、のコレクタ及びベースは、短絡される
。

電流ミラー回路（３８）には、２つの安定動作点がある
。その一方は、トランジスタＱ８を流れる電流がＯにな
る場合である。ダイオード［）＋ｚは、特に始動時に、
電流Ｏの状態が起きないようにする。ダイオードＤ、□
は、そのカソードが導体（２８）に、アノードが接地電
位源に接続される。

導体（２８）の電圧が十分に減少すると、ダイオードは
順方向にバイアスされ、導通ずる。これにより、導体（
２８）の電圧は最小値に維持される。

このとき、電流ミラー回路及びトランジスタＱ。

は、導通を開始する。これらが導通ずると、導体（２８
）の電圧は上昇し、ダイオードＤ＋ｚは逆方向にバイア
スされる。

導体（３６）の電圧は、トランジスタＱ９及び演算増幅
器（４０）の組合わせにより仮想接地電位に維持される
。演算増幅器（４０）の非反転入力端子は、導体（３４
）に接続され、反転入力端子は導体（３６）に接続され
る。演算増幅器（４０）の出力端子は、導体（２６）及
びトランジスタＱ、のベースに接続される。トランジス
タＱ、のエミッタは導体（３６）に接続される。演算増
幅器（４０）は、導体（３６）上の電圧■２が導体（３
４）上の電圧Ｖ１即ち仮想接地電位と同じ電位になる状
態でトランジスタＱ、を動作させる。

ＤＡＣ（３２）の出力電流は、増幅器（１２）の被制御
トランジスタを直接には駆動しない。トランジスタＱ、
及びＱ９のベース−エミッタ間電圧は電流１１及びＩ２
の関数で示される。トランジスタＱ、及びＱ、のベース
ーエミッタ間電圧が、トランジスタＱ４及びＱ６のベー
スーエミッタ間電圧と、トランジスタＱ３及びＱ、のベ
ース−エミッタ間電圧を制御する。この様に、差動増幅
器（１２）の動作は、ＤＡＣ（３２）の動作により制御
される。

第２図は、差動増幅器（１２）の部分的回路である。同
一の構成要素は、同一・の参照番号で示す。

この回路は、本発明の回路を実際の実施例で使用した特
定の回路である。

導体（２３）及び（２４）には、トランジスタＱ、４４
及びＱ　ｒ　ａ　ｓが直列に挿入されている。この回路
構成は、後段の低インピーダンス回路とインピーダンス
整合を行い、回路（Ｉ２）の出力部で出力電圧が変化す
るのを防止するために使用される。

電流ミラー回路（３８）は、選択された電流レベルを安
定させるための付加的構成要素を含んでいる。演算増幅
器（４０）は、差動接続されたトランジスタＱＩ：ｌ？
及びＱ１３ｇで構成される。トランジスタＱ１，７のベ
ースは演算増幅器（４０）の反転入力端子であり、トラ
ンジスタＱ　＋　ｚ　ａのベースは演算増幅器（４０）
の非反転入力端子である。

出力信号は、トランジスタＱ＋９９のエミッタから取り
出される。第２図の回路（１２）の入力段は、第１図の
入力段と同様であるが、第２図では別個のゲイン切替え
用の追加エミッタ及び抵抗器を含んでいることが異なる
。第２図では、前車化のためにデジタル信号発生器は省
略している。

〔発明の効果〕

上述の様に、本発明の差動増幅回路では、ＤＡＣでデジ
タル信号をそれに応じた２つの所定関係のアナログ信号
に変換し、差動増幅回路の制御端子に供給することによ
り、所定関係の出力信号が得られる。ＤＡＣの２つの出
力端は、共通の電位に維持されるので、ＤＡＣは良好に
動作する。二〇差動増幅回路は、構成が簡単で、比較的
に電源電圧の変化の影響を受けにくく、消費電力が少な
くてすむ。

【図面の簡単な説明】

第１図は本発明の差動増幅回路を示す回路図、第２図は
第１図の更に詳細な回路図である。 図中において、（１２）は差動増幅手段、（１４）は制
御手段、（３２）はデジタル・アナログ変換手段である
。 代 理 人 松 隈 秀 盛

Claims (1)

1. 【特許請求の範囲】 差動増幅手段と、 デジタル入力信号から第１及び第２アナログ電流を発生
   して、第１及び第２出力端に出力するデジタル・アナロ
   グ変換手段と、 該デジタル・アナログ変換手段の第１及び第２出力端の
   電位を共通レベルに維持し、上記第１及び第２アナログ
   電流を電圧に変換して、上記差動増幅手段に供給する制
   御手段とを具えることを特徴とする差動増幅回路。