JP2516546B2 - フロ―ティング増幅器 - Google Patents
フロ―ティング増幅器Info
- Publication number
- JP2516546B2 JP2516546B2 JP5069458A JP6945893A JP2516546B2 JP 2516546 B2 JP2516546 B2 JP 2516546B2 JP 5069458 A JP5069458 A JP 5069458A JP 6945893 A JP6945893 A JP 6945893A JP 2516546 B2 JP2516546 B2 JP 2516546B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- current mirror
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フローティング増幅
器、特に、半導体素子等の負荷回路に所望の電圧及び電
流を供給する電圧電流供給回路の一部としての使用に好
適なフローティング増幅器に関する。
器、特に、半導体素子等の負荷回路に所望の電圧及び電
流を供給する電圧電流供給回路の一部としての使用に好
適なフローティング増幅器に関する。
【０００２】
【従来の技術】図３は、バイポーラ・トランジスタ、電
界効果トランジスタ等の半導体素子である負荷に所望の
電圧及び電流を供給して、負荷の特性を測定するための
従来の半導体素子測定装置を示す。マイクロコンピュー
タである制御器１０は、負荷回路１２に所望の電圧又は
電流を供給するための入力命令をホストコンピュータ又
はキーボードから受ける。デジタル・アナログ変換器
（ＤＡＣ）１４は、制御器１０が入力命令に従って出力
したデジタル電圧値を受け取り、第１電位源Ａを基準電
位源とするアナログ電圧Ｖｉｎを生成して出力する。Ｄ
ＡＣ１４からの出力アナログ電圧は、入力側増幅器１６
及び出力側増幅器１８を有する電力増幅器２０に供給さ
れる。人力側増幅器１６は、第１フローティング電位源
Ａを基準電位源とする正及び負の電圧源に接続され、出
力側増幅器１８は、第１フローティング電位源Ａとは異
なる第２フローティング電位源Ｂを基準電位源とする正
及び負電圧源に接続される。電力増幅器２０の出力電圧
Ｖｏｕｔは、抵抗値が既知である電流検出抵抗器２２を
介して、一端が第２フローティング電位源に接続された
負荷回路１２の他端に供給される。負荷回路１２の他端
の電圧は、電圧フォロア増幅器２４を介して、電力増幅
器２０の入力端子に帰還され、負荷回路１２の他端の電
圧は、ＤＡＣ２４の出力電圧と等しく保たれる。電流検
出抵抗器２２の両端電圧は、差動増幅器２６により検出
されて、アナログ・デジタル変換器（ＡＤＣ）２８に供
給される。ＡＤＣ２８は、差動増幅器２６のアナログ検
出電圧Ｖｄをデジタル電圧値に変換し、制御器１０に供
給する。制御器１０は、ＡＤＣ２８からのデジタル電圧
値及び電流検出抵抗器２２の抵抗値から、負荷回路１２
を流れる電流を求める。以上の動作を負荷回路への異な
る電圧に関して行って各々電流値を求めて、負荷回路の
電圧−電流特性を例えばグラフにして、表示器３０に表
示する。
界効果トランジスタ等の半導体素子である負荷に所望の
電圧及び電流を供給して、負荷の特性を測定するための
従来の半導体素子測定装置を示す。マイクロコンピュー
タである制御器１０は、負荷回路１２に所望の電圧又は
電流を供給するための入力命令をホストコンピュータ又
はキーボードから受ける。デジタル・アナログ変換器
（ＤＡＣ）１４は、制御器１０が入力命令に従って出力
したデジタル電圧値を受け取り、第１電位源Ａを基準電
位源とするアナログ電圧Ｖｉｎを生成して出力する。Ｄ
ＡＣ１４からの出力アナログ電圧は、入力側増幅器１６
及び出力側増幅器１８を有する電力増幅器２０に供給さ
れる。人力側増幅器１６は、第１フローティング電位源
Ａを基準電位源とする正及び負の電圧源に接続され、出
力側増幅器１８は、第１フローティング電位源Ａとは異
なる第２フローティング電位源Ｂを基準電位源とする正
及び負電圧源に接続される。電力増幅器２０の出力電圧
Ｖｏｕｔは、抵抗値が既知である電流検出抵抗器２２を
介して、一端が第２フローティング電位源に接続された
負荷回路１２の他端に供給される。負荷回路１２の他端
の電圧は、電圧フォロア増幅器２４を介して、電力増幅
器２０の入力端子に帰還され、負荷回路１２の他端の電
圧は、ＤＡＣ２４の出力電圧と等しく保たれる。電流検
出抵抗器２２の両端電圧は、差動増幅器２６により検出
されて、アナログ・デジタル変換器（ＡＤＣ）２８に供
給される。ＡＤＣ２８は、差動増幅器２６のアナログ検
出電圧Ｖｄをデジタル電圧値に変換し、制御器１０に供
給する。制御器１０は、ＡＤＣ２８からのデジタル電圧
値及び電流検出抵抗器２２の抵抗値から、負荷回路１２
を流れる電流を求める。以上の動作を負荷回路への異な
る電圧に関して行って各々電流値を求めて、負荷回路の
電圧−電流特性を例えばグラフにして、表示器３０に表
示する。
【０００３】ここで留意することは、差動増幅器２６
は、負荷回路１２の一端が接続された第２フローティン
グ電位源ではなく、第１フローティング電位源を基準電
位とする正及び負の電圧源に接続され、電力増幅器２０
側の入力端子も第１フローティング電位源に接続されて
いることである。これにより、差動増幅器２６は、第１
フローティング電位源を基準電位として動作し、仮え、
高電圧測定を行うために負荷回路１２の他端に高電圧を
供給しても、差動増幅器２６の入力電圧の同相分が増加
して、差動増幅器２６が破壊されるという虞がない。
は、負荷回路１２の一端が接続された第２フローティン
グ電位源ではなく、第１フローティング電位源を基準電
位とする正及び負の電圧源に接続され、電力増幅器２０
側の入力端子も第１フローティング電位源に接続されて
いることである。これにより、差動増幅器２６は、第１
フローティング電位源を基準電位として動作し、仮え、
高電圧測定を行うために負荷回路１２の他端に高電圧を
供給しても、差動増幅器２６の入力電圧の同相分が増加
して、差動増幅器２６が破壊されるという虞がない。
【０００４】
【発明が解決しようとする課題】図４は、図１の出力側
増幅器１８及びそれに接続される他の構成要素を示す回
路図である。出力増幅器１８は、ＮＰＮ形及びＰＮＰ形
の２つのトランジスタ３２及び３４を含む相補形対称回
路であり、２つのトランジスタ３２及び３４のベースに
は、入力側増幅器１６からの第１フローティング電位源
を基準電位源とする入力電圧Ｖｉｎ’が供給される。ト
ランジスタ３２及び３４のコレクタは、上述の様に第２
フローティング電位源Ｂを基準電位源とする正及び負の
電圧源に夫々接続されている。トランジスタ３２及び３
４のエミッタ間には、抵抗器３６及び３８が直列接続さ
れ、これらの抵抗器の接続点は、増幅器１８の出力端子
４０となる。増幅器１８の出力端子４０は、図３に示す
様に、電流検出抵抗器２２を介して負荷回路１２に接続
される。図４の回路は対称回路であるので、ＮＰＮ形ト
ランジスタ、抵抗器３６、３８、負荷回路１２及び正電
圧源１２から成る片方の回路について動作を考察する。
トランジスタ３２のエミッタ電流をＩｅ、抵抗器３６の
抵抗値をＲｅとし、ベース・エミッタ間電圧をＶｂｅと
すると、Ｉｅは次の式で表される。 Ｉｅ＝（Ｖｉｎ’−Ｖｂｅ）／Ｒｅ
（１） 増幅器１８の出力電圧をＶｏｕｔ，抵抗器２２の抵抗値
をＲｄ及び負荷回路１２のインピーダンスをＺとする
と、次の式で表される。 Ｖｏｕｔ＝Ｉｅ×（Ｒｄ＋Ｚ）＝（Ｖｉｎ’−Ｖｂｅ）
×（Ｒｄ＋Ｚ）／Ｒｅ（２） この回路の利得Ｇは、次の式で表される。 利得＝Ｖｏｕｔ／Ｖｉｎ’＝（Ｖｉｎ’−Ｖｂｅ）×
（Ｒｄ＋Ｚ）／Ｒｅ×Ｖｉｎ’（３） ここで、Ｖｂｅ、Ｒｄ，Ｒｅは一定であり、更に、入力
電圧Ｖｉｎ’も一定であるとすると、負荷回路１２のイ
ンピーダンスＺが変化すると、利得Ａは変化する。した
がって、この増幅器は負荷回路１２のインピーダンスに
応じて利得が変化して、特性が不安定であり、それによ
り歪率が増加するなどの問題が生じる。
増幅器１８及びそれに接続される他の構成要素を示す回
路図である。出力増幅器１８は、ＮＰＮ形及びＰＮＰ形
の２つのトランジスタ３２及び３４を含む相補形対称回
路であり、２つのトランジスタ３２及び３４のベースに
は、入力側増幅器１６からの第１フローティング電位源
を基準電位源とする入力電圧Ｖｉｎ’が供給される。ト
ランジスタ３２及び３４のコレクタは、上述の様に第２
フローティング電位源Ｂを基準電位源とする正及び負の
電圧源に夫々接続されている。トランジスタ３２及び３
４のエミッタ間には、抵抗器３６及び３８が直列接続さ
れ、これらの抵抗器の接続点は、増幅器１８の出力端子
４０となる。増幅器１８の出力端子４０は、図３に示す
様に、電流検出抵抗器２２を介して負荷回路１２に接続
される。図４の回路は対称回路であるので、ＮＰＮ形ト
ランジスタ、抵抗器３６、３８、負荷回路１２及び正電
圧源１２から成る片方の回路について動作を考察する。
トランジスタ３２のエミッタ電流をＩｅ、抵抗器３６の
抵抗値をＲｅとし、ベース・エミッタ間電圧をＶｂｅと
すると、Ｉｅは次の式で表される。 Ｉｅ＝（Ｖｉｎ’−Ｖｂｅ）／Ｒｅ
（１） 増幅器１８の出力電圧をＶｏｕｔ，抵抗器２２の抵抗値
をＲｄ及び負荷回路１２のインピーダンスをＺとする
と、次の式で表される。 Ｖｏｕｔ＝Ｉｅ×（Ｒｄ＋Ｚ）＝（Ｖｉｎ’−Ｖｂｅ）
×（Ｒｄ＋Ｚ）／Ｒｅ（２） この回路の利得Ｇは、次の式で表される。 利得＝Ｖｏｕｔ／Ｖｉｎ’＝（Ｖｉｎ’−Ｖｂｅ）×
（Ｒｄ＋Ｚ）／Ｒｅ×Ｖｉｎ’（３） ここで、Ｖｂｅ、Ｒｄ，Ｒｅは一定であり、更に、入力
電圧Ｖｉｎ’も一定であるとすると、負荷回路１２のイ
ンピーダンスＺが変化すると、利得Ａは変化する。した
がって、この増幅器は負荷回路１２のインピーダンスに
応じて利得が変化して、特性が不安定であり、それによ
り歪率が増加するなどの問題が生じる。
【０００５】したがって、本発明の目的は、負荷回路の
インピーダンスが変化しても、利得に影響を受けないフ
ローティング増幅器の提供にある。
インピーダンスが変化しても、利得に影響を受けないフ
ローティング増幅器の提供にある。
【０００６】
【課題を解決するための手段及び作用】本発明のフロー
ティング増幅器は、電圧電流変換器により、特定のフロ
ーティング電位を基準とする入力電圧を電流に変換し、
その電流を負荷が基準とする他のフローティング電位を
基準とする電流に変換する。変換された電流は、電流電
圧変換器により、電流電圧変換器により電圧に変換され
て負荷に供給される。入力電圧は、負荷のフローティン
グ電位を基準とする電流に変換されているので、電流電
圧変換器は、エミッタ・フォロア増幅器の構成にするこ
とができ、常に利得を１にすることができる。従って、
本発明のフローティング増幅器は、負荷が変動変動して
も利得が一定に保たれ、高域特性が良好になる。
ティング増幅器は、電圧電流変換器により、特定のフロ
ーティング電位を基準とする入力電圧を電流に変換し、
その電流を負荷が基準とする他のフローティング電位を
基準とする電流に変換する。変換された電流は、電流電
圧変換器により、電流電圧変換器により電圧に変換され
て負荷に供給される。入力電圧は、負荷のフローティン
グ電位を基準とする電流に変換されているので、電流電
圧変換器は、エミッタ・フォロア増幅器の構成にするこ
とができ、常に利得を１にすることができる。従って、
本発明のフローティング増幅器は、負荷が変動変動して
も利得が一定に保たれ、高域特性が良好になる。
【０００７】
【実施例】図１は、本発明のフローティング増幅器を示
す回路図である。この回路は、第１、第２及び第３電流
ミラー回路５０、５２及び５４を含んでいる。電流ミラ
ー回路は、２つの出力端子から等しい電流を出力する回
路であり、例えば、特公昭４９−９８１９１号公報に記
載されている。但し、第１及び第２電流ミラー回路５０
及び５２では、電流が流出するが、第３電流ミラー回路
５４では、電流が流入することで異なる。この回路で
は、第１電流ミラー回路５０は、第１フローティング電
位源Ａを基準電位源とする正電圧源に接続されて、第１
フローティング電位を基準にして動作し、第２及び第３
回路電流ミラー回路５２、５４は、第２フローティング
電位源Ｂを基準電位源とする負及び正電圧源に接続さ
れ、第２フローティング電位を基準にして動作する。
す回路図である。この回路は、第１、第２及び第３電流
ミラー回路５０、５２及び５４を含んでいる。電流ミラ
ー回路は、２つの出力端子から等しい電流を出力する回
路であり、例えば、特公昭４９−９８１９１号公報に記
載されている。但し、第１及び第２電流ミラー回路５０
及び５２では、電流が流出するが、第３電流ミラー回路
５４では、電流が流入することで異なる。この回路で
は、第１電流ミラー回路５０は、第１フローティング電
位源Ａを基準電位源とする正電圧源に接続されて、第１
フローティング電位を基準にして動作し、第２及び第３
回路電流ミラー回路５２、５４は、第２フローティング
電位源Ｂを基準電位源とする負及び正電圧源に接続さ
れ、第２フローティング電位を基準にして動作する。
【０００８】エミッタ結合された１対のトランジスタ５
６及び５８の一方のトランジスタ５６のベースには、図
１のＤＡＣ１４の出力電圧の様な第１フローティング電
位源Ａを基準電位源とする入力電圧Ｖｉｎが入力端子６
０を介して供給される。他方のトランジスタ５８のベー
スは、抵抗器６２を介して第１フローティング電位源Ａ
に接続されると共に、抵抗器６４を介して第２フローテ
ィング電位源Ｂに接続される。全体の回路の利得は、抵
抗器６２及び６４の抵抗値により決まる。トランジスタ
５６及び５８は共に、電流値２Ｉの定電流源６６を介し
て第１フローティング電位源Ａを基準電位源とする負電
圧源に接続される。トランジスタ５６及び５８のコレク
タは、夫々電流ミラー回路５０及び５２の第１出力端子
に接続される。電流ミラー回路５０の第２出力端子は、
電流ミラー回路５４の第１出力端子に直接に接続され
る。また、電流ミラー回路５２の第２出力端子は、クロ
スオーバ歪補償のためのバイアス用のダイオード６８及
び７０を介して電流ミラー回路５４の第２出力端子に接
続される。電流ミラー回路５２の第２出力端子及び第２
フローティング電位源Ｂ間には、出力段トランジスタ回
路の入力インピーダンス、漂遊容量、位相補償用コンデ
ンサを第２電流ミラー回路５２の第２出力端子に接続し
た場合は、そのキャパシタンス等の影響により、インピ
ーダンス素子７２が等価的に接続されていると考えられ
る。電流ミラー回路５２及び５４の第２出力端子は、こ
の増幅器の出力段トランジスタを構成するＰＮＰ形トラ
ンジスタ７４及びＮＰＮ形トランジスタ７６のベースに
接続される。トランジスタ７４及び７６のコレクタは、
夫々負及び正電圧源に接続され、エミッタは相互に接続
されると共に、出力端子７８に接続される。出力端子７
８は、第１フローティング電位源Ａに接続されると共
に、電流検出抵抗器２２を介して負荷回路１２の一端に
接続され、負荷回路１２の他端は第２フローティング電
位源Ｂに接続される。
６及び５８の一方のトランジスタ５６のベースには、図
１のＤＡＣ１４の出力電圧の様な第１フローティング電
位源Ａを基準電位源とする入力電圧Ｖｉｎが入力端子６
０を介して供給される。他方のトランジスタ５８のベー
スは、抵抗器６２を介して第１フローティング電位源Ａ
に接続されると共に、抵抗器６４を介して第２フローテ
ィング電位源Ｂに接続される。全体の回路の利得は、抵
抗器６２及び６４の抵抗値により決まる。トランジスタ
５６及び５８は共に、電流値２Ｉの定電流源６６を介し
て第１フローティング電位源Ａを基準電位源とする負電
圧源に接続される。トランジスタ５６及び５８のコレク
タは、夫々電流ミラー回路５０及び５２の第１出力端子
に接続される。電流ミラー回路５０の第２出力端子は、
電流ミラー回路５４の第１出力端子に直接に接続され
る。また、電流ミラー回路５２の第２出力端子は、クロ
スオーバ歪補償のためのバイアス用のダイオード６８及
び７０を介して電流ミラー回路５４の第２出力端子に接
続される。電流ミラー回路５２の第２出力端子及び第２
フローティング電位源Ｂ間には、出力段トランジスタ回
路の入力インピーダンス、漂遊容量、位相補償用コンデ
ンサを第２電流ミラー回路５２の第２出力端子に接続し
た場合は、そのキャパシタンス等の影響により、インピ
ーダンス素子７２が等価的に接続されていると考えられ
る。電流ミラー回路５２及び５４の第２出力端子は、こ
の増幅器の出力段トランジスタを構成するＰＮＰ形トラ
ンジスタ７４及びＮＰＮ形トランジスタ７６のベースに
接続される。トランジスタ７４及び７６のコレクタは、
夫々負及び正電圧源に接続され、エミッタは相互に接続
されると共に、出力端子７８に接続される。出力端子７
８は、第１フローティング電位源Ａに接続されると共
に、電流検出抵抗器２２を介して負荷回路１２の一端に
接続され、負荷回路１２の他端は第２フローティング電
位源Ｂに接続される。
【０００９】次に図１に示すフローティング増幅器の動
作を説明する。トランジスタ５６のベースに供給される
入力電圧Ｖinの変化に応じて、そのコレクタには電流Ｉ
＋Δｉが流れる。トランジスタ５６及び５８のコレクタ
に流れる電流の和は、定電流源６６の電流値２Ｉで一定
であるので、トランジスタ５８のコレクタには、２Ｉ−
（Ｉ＋Δｉ）＝Ｉ−Δｉの電流が流れる。トランジスタ
５６のコレクタ電流は、電流ミラー回路５０の第１出力
電流となるので、電流ミラー回路５０の第２出力電流は
Ｉ＋Δｉとなる。電流ミラー回路５０の第２出力電流
は、電流ミラー回路５４の第１出力電流となり、電流ミ
ラー回路５４の第２出力電流もＩ＋Δｉとなる。一方、
トランジスタ５８のコレクタ電流は、電流ミラー回路５
２の第１出力電流となるので、その第２出力電流はＩ−
Δｉとなる。この様に、トランジスタ５６、５８、電流
ミラー回路５０、５２、５４及び関連する構成要素は、
電圧電流変換器８０として動作、第１フローティング電
位源Ａを基準とする入力電圧Ｖinを、それに応じた第２
フローティング電位源Ｂを基準とする電流に変換する。
電流ミラー回路５２及び５４の出力電流の差分２Δｉ
は、インピーダンス素子７２に流れて、その両端に第２
フローティング電位源Ｂを基準とする電圧を生じさせ
る。
作を説明する。トランジスタ５６のベースに供給される
入力電圧Ｖinの変化に応じて、そのコレクタには電流Ｉ
＋Δｉが流れる。トランジスタ５６及び５８のコレクタ
に流れる電流の和は、定電流源６６の電流値２Ｉで一定
であるので、トランジスタ５８のコレクタには、２Ｉ−
（Ｉ＋Δｉ）＝Ｉ−Δｉの電流が流れる。トランジスタ
５６のコレクタ電流は、電流ミラー回路５０の第１出力
電流となるので、電流ミラー回路５０の第２出力電流は
Ｉ＋Δｉとなる。電流ミラー回路５０の第２出力電流
は、電流ミラー回路５４の第１出力電流となり、電流ミ
ラー回路５４の第２出力電流もＩ＋Δｉとなる。一方、
トランジスタ５８のコレクタ電流は、電流ミラー回路５
２の第１出力電流となるので、その第２出力電流はＩ−
Δｉとなる。この様に、トランジスタ５６、５８、電流
ミラー回路５０、５２、５４及び関連する構成要素は、
電圧電流変換器８０として動作、第１フローティング電
位源Ａを基準とする入力電圧Ｖinを、それに応じた第２
フローティング電位源Ｂを基準とする電流に変換する。
電流ミラー回路５２及び５４の出力電流の差分２Δｉ
は、インピーダンス素子７２に流れて、その両端に第２
フローティング電位源Ｂを基準とする電圧を生じさせ
る。
【００１０】図２は、図１の本発明のフローティング増
幅器の出力段である電流電圧変換増幅器９０の構成を分
かり易くするために示した回路図である。この図では、
インピーダンス素子７２の両端電圧を信号源７２’とし
て示している。この回路と図４に示す従来の出力増幅器
とを比較して、大きく異なることは、図４では信号源及
び負荷が、夫々第１及び第２フローティング電位源を基
準電位源としているのに対して、図２では信号源及び負
荷が共に第２フローティング電位源を基準電位源として
いることである。これにより、図２の回路は、エミッタ
・フォロア増幅器として動作し、出力端子７８からは信
号電圧からトランジスタ７４又は７６のベース・エミッ
タ間電圧を引いた電圧、即ち利得が略１で増幅器され、
この利得は負荷のインピーダンスを変化させても変わら
ない。
幅器の出力段である電流電圧変換増幅器９０の構成を分
かり易くするために示した回路図である。この図では、
インピーダンス素子７２の両端電圧を信号源７２’とし
て示している。この回路と図４に示す従来の出力増幅器
とを比較して、大きく異なることは、図４では信号源及
び負荷が、夫々第１及び第２フローティング電位源を基
準電位源としているのに対して、図２では信号源及び負
荷が共に第２フローティング電位源を基準電位源として
いることである。これにより、図２の回路は、エミッタ
・フォロア増幅器として動作し、出力端子７８からは信
号電圧からトランジスタ７４又は７６のベース・エミッ
タ間電圧を引いた電圧、即ち利得が略１で増幅器され、
この利得は負荷のインピーダンスを変化させても変わら
ない。
【００１１】
【発明の効果】本発明のフローティング増幅器は、第１
フローティング電位源の電位を基準とする電圧を第２フ
ローティング電位源の電位を基準とする電圧に変換する
際に、負荷の変動が補償され、利得が一定に維持されて
広帯域にわたって安定した特性が得られる。したがっ
て、負荷回路が半導体素子等の非直線素子であっても安
定した電圧供給が行える。
フローティング電位源の電位を基準とする電圧を第２フ
ローティング電位源の電位を基準とする電圧に変換する
際に、負荷の変動が補償され、利得が一定に維持されて
広帯域にわたって安定した特性が得られる。したがっ
て、負荷回路が半導体素子等の非直線素子であっても安
定した電圧供給が行える。
【図１】本発明のフローティング増幅器を示す回路図。
【図２】図１のフローティング増幅器の一部を示す回路
図。
図。
【図３】従来の半導体素子測定装置を示すブロック図。
【図４】図３の出力側増幅器を詳細に示す回路図。
【符号の説明】 １２ 負荷 ５０ 第１電流ミラー回路 ５２ 第２電流ミラー回路 ５４ 第３電流ミラー回路 ５６ 第１トランジスタ ５８ 第２トランジスタ ６６ 電流源 ７２ インピーダンス素子 ７４、７６ 出力増幅器
Claims (1)
- 【請求項１】 第１フローティング電位源を基準とし
て、互いに逆極性の１対の出力電圧を発生する１対の出
力端を有する第１電圧源と、 第２フローティング電位源を基準として、互いに逆極性
の１対の出力電圧を発生する１対の出力端を有する第２
電圧源と、 上記第１電圧源の一方の出力端に接続され、１対の電流
出力端を有する第１電流ミラー回路と、 上記第２電圧源の一方の出力端に接続され、１対の電流
出力端を有する第２電流ミラー回路と、 上記第２電圧源の他方の出力端に接続され、１対の電流
出力端を有し、これらの一方の電流出力端が上記第１電
流ミラー回路の一方の電流出力端に接続され、他方の電
流出力端が上記第２電流ミラー回路の一方の電流出力端
に接続された第３電流ミラー回路と、 上記第１電流ミラー回路の他方の出力端にコレクタが接
続され、上記第１フローティング電位源を基準とする入
力電圧信号をベースに受ける第１トランジスタと、上記
第２電流ミラー回路の他方の出力端にコレクタが接続さ
れ、抵抗器を介して上記第１フローティング電位源にベ
ースが接続された第２トランジスタとを含み、上記第１
及び第２トランジスタの共通エミッタが電流源を介して
上記第１電圧源の他方の出力端に接続された差動トラン
ジスタ対と、 上記第２電圧源の１対の出力端間で駆動され、上記第２
及び第３電流ミラー回路の共通接続された上記一方の出
力端の信号を入力信号として受ける出力増幅器とを具
え、 該出力増幅器の出力端と上記第２フローティング電位源
との間に負荷が接続されると共に、上記出力増幅器の入
力端と上記第２フローティング電位源との間にインピー
ダンス素子が形成されていることを特徴とするフローテ
ィング増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069458A JP2516546B2 (ja) | 1993-03-04 | 1993-03-04 | フロ―ティング増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069458A JP2516546B2 (ja) | 1993-03-04 | 1993-03-04 | フロ―ティング増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260852A JPH06260852A (ja) | 1994-09-16 |
| JP2516546B2 true JP2516546B2 (ja) | 1996-07-24 |
Family
ID=13403233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5069458A Expired - Lifetime JP2516546B2 (ja) | 1993-03-04 | 1993-03-04 | フロ―ティング増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516546B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735403A (en) * | 1980-08-11 | 1982-02-26 | Mitsubishi Electric Corp | Amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416491Y2 (ja) * | 1985-11-05 | 1992-04-14 |
-
1993
- 1993-03-04 JP JP5069458A patent/JP2516546B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735403A (en) * | 1980-08-11 | 1982-02-26 | Mitsubishi Electric Corp | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06260852A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1134463A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| US4560920A (en) | Voltage to current converting circuit | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JPH05102758A (ja) | 外部バイアスを利用した光帯域線形利得調節増幅器 | |
| JPH08237054A (ja) | 利得可変回路 | |
| JPH0646689B2 (ja) | 差動増幅回路 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| KR920009548B1 (ko) | 전류원 장치 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP2516546B2 (ja) | フロ―ティング増幅器 | |
| JPS646633B2 (ja) | ||
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3430415B2 (ja) | 差動増幅器 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JP2739905B2 (ja) | インターフエイス回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| KR830001932B1 (ko) | 증폭회로 |