JP3216753B2 - Ｄ−ａ変換回路装置 - Google Patents
Ｄ−ａ変換回路装置Info
- Publication number
- JP3216753B2 JP3216753B2 JP32068093A JP32068093A JP3216753B2 JP 3216753 B2 JP3216753 B2 JP 3216753B2 JP 32068093 A JP32068093 A JP 32068093A JP 32068093 A JP32068093 A JP 32068093A JP 3216753 B2 JP3216753 B2 JP 3216753B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog
- circuit
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、アナログ電圧を出力
するＤ−Ａ変換回路装置に係わり、直流電源から得られ
る電圧が単一電圧値であっても正負の電圧を出力するこ
とが可能なように改良されたＤ−Ａ変換回路装置に関す
る。
するＤ−Ａ変換回路装置に係わり、直流電源から得られ
る電圧が単一電圧値であっても正負の電圧を出力するこ
とが可能なように改良されたＤ−Ａ変換回路装置に関す
る。
【０００２】
【従来の技術】デジタル電圧を直流のアナログ電圧に変
換するＤ−Ａ変換回路装置は、電子装置および電気装置
等において広く使用されていることは、既に周知のこと
である。このようなＤ−Ａ変換回路装置において、任意
の電圧レンジの出力を得るようにするための、Ｄ−Ａ変
換回路と，Ｄ−Ａ変換回路の出力電圧を入力して所望の
電圧値に増幅する増幅回路とを備えてなるＤ−Ａ変換回
路装置が知られている。図３は、このような従来例のＤ
−Ａ変換回路装置を示すブロック回路図である。
換するＤ−Ａ変換回路装置は、電子装置および電気装置
等において広く使用されていることは、既に周知のこと
である。このようなＤ−Ａ変換回路装置において、任意
の電圧レンジの出力を得るようにするための、Ｄ−Ａ変
換回路と，Ｄ−Ａ変換回路の出力電圧を入力して所望の
電圧値に増幅する増幅回路とを備えてなるＤ−Ａ変換回
路装置が知られている。図３は、このような従来例のＤ
−Ａ変換回路装置を示すブロック回路図である。
【０００３】図３において、９は、電圧増幅回路８と、
周知のＤ−Ａ変換回路６とを備えるＤ−Ａ変換回路装置
である。Ｄ−Ａ変換回路６は、その入力端子９ａと、Ｄ
−Ａ変換回路装置９に共通の接地用端子９ｂの間に、２
値信号を持つ電圧であるデジタル電圧（ＶDG）を入力
し、このデジタル電圧（ＶDG）をその２値信号に対応す
るアナログ値を持つ直流電圧であるアナログ電圧
（Ｖa ）に変換する。アナログ電圧（Ｖa ）の値は、Ｄ
−Ａ変換回路６がＤ−Ａ変換を目的とした回路であるこ
と等のために、その変化幅を含めて数〔Ｖ〕程度の値で
あることが一般的である。この値を持つアナログ電圧
（Ｖa ）を入力して、Ｄ−Ａ変換回路装置９から直流電
圧の供給を受ける図示しない負荷装置が必要とする所望
の電圧レンジのアナログ出力電圧（Ｖout ）を、出力端
子８ａと接地用端子９ｂの間から出力するための回路が
電圧増幅回路８である。
周知のＤ−Ａ変換回路６とを備えるＤ−Ａ変換回路装置
である。Ｄ−Ａ変換回路６は、その入力端子９ａと、Ｄ
−Ａ変換回路装置９に共通の接地用端子９ｂの間に、２
値信号を持つ電圧であるデジタル電圧（ＶDG）を入力
し、このデジタル電圧（ＶDG）をその２値信号に対応す
るアナログ値を持つ直流電圧であるアナログ電圧
（Ｖa ）に変換する。アナログ電圧（Ｖa ）の値は、Ｄ
−Ａ変換回路６がＤ−Ａ変換を目的とした回路であるこ
と等のために、その変化幅を含めて数〔Ｖ〕程度の値で
あることが一般的である。この値を持つアナログ電圧
（Ｖa ）を入力して、Ｄ−Ａ変換回路装置９から直流電
圧の供給を受ける図示しない負荷装置が必要とする所望
の電圧レンジのアナログ出力電圧（Ｖout ）を、出力端
子８ａと接地用端子９ｂの間から出力するための回路が
電圧増幅回路８である。
【０００４】Ｄ−Ａ変換回路装置９は、電源ラインおよ
び接地ラインとして、プラス側の電源線７１と、接地用
端子９ｂをその端部に備えると共に、接地端子９ｃに繋
がる接地電位線９１とを備えている。また、Ｄ−Ａ変換
回路装置９は、そのアナログ出力電圧（Ｖout ）として
マイナス側の電位も持つ正負電圧を出力する場合には、
接地電位線９１の持つ電位よりも低い電位を持つ電源線
であるマイナス側の電源線７２を備えている。従って、
図示しない電源装置から供給される直流の電源電圧は、
電源線７１の端子７１ａと接地用端子９ｂとの間、また
は、端子７１ａと電源線７２の端子７２ａとの間に供給
されて、電源線７１，７２および接地電位線９１を介し
て、Ｄ−Ａ変換回路６、および電圧増幅回路８に供給さ
れることになる。
び接地ラインとして、プラス側の電源線７１と、接地用
端子９ｂをその端部に備えると共に、接地端子９ｃに繋
がる接地電位線９１とを備えている。また、Ｄ−Ａ変換
回路装置９は、そのアナログ出力電圧（Ｖout ）として
マイナス側の電位も持つ正負電圧を出力する場合には、
接地電位線９１の持つ電位よりも低い電位を持つ電源線
であるマイナス側の電源線７２を備えている。従って、
図示しない電源装置から供給される直流の電源電圧は、
電源線７１の端子７１ａと接地用端子９ｂとの間、また
は、端子７１ａと電源線７２の端子７２ａとの間に供給
されて、電源線７１，７２および接地電位線９１を介し
て、Ｄ−Ａ変換回路６、および電圧増幅回路８に供給さ
れることになる。
【０００５】
【発明が解決しようとする課題】前述した従来技術によ
るＤ−Ａ変換回路装置９においては、デジタル電圧（Ｖ
DG）に対応したアナログ出力電圧（Ｖout ）を、所望の
電圧レンジでその負荷装置に供給することができている
が、しかしながら、そのアナログ出力電圧（Ｖou t ）と
して正負電圧を出力する場合には、電源装置から正負が
対称の正負電圧を持つ電源電圧が供給されることが不可
欠であり、このために、電源装置が複雑になると共に大
形化することになっていた。
るＤ−Ａ変換回路装置９においては、デジタル電圧（Ｖ
DG）に対応したアナログ出力電圧（Ｖout ）を、所望の
電圧レンジでその負荷装置に供給することができている
が、しかしながら、そのアナログ出力電圧（Ｖou t ）と
して正負電圧を出力する場合には、電源装置から正負が
対称の正負電圧を持つ電源電圧が供給されることが不可
欠であり、このために、電源装置が複雑になると共に大
形化することになっていた。
【０００６】この発明は、前述の従来技術の問題点に鑑
みなされたものであり、その目的は、直流電源から供給
される電圧が、単一電圧値，あるいは正負電圧ではある
が負側の電圧値の絶対値が正側の電圧値の絶対値よりも
大幅に小さい値である正負が非対称の正負電圧であって
も、正負の電圧レンジを持つアナログ電圧を出力するこ
とが可能なＤ−Ａ変換回路装置を提供することにある。
みなされたものであり、その目的は、直流電源から供給
される電圧が、単一電圧値，あるいは正負電圧ではある
が負側の電圧値の絶対値が正側の電圧値の絶対値よりも
大幅に小さい値である正負が非対称の正負電圧であって
も、正負の電圧レンジを持つアナログ電圧を出力するこ
とが可能なＤ−Ａ変換回路装置を提供することにある。
【０００７】
【課題を解決するための手段】この発明では前述の目的
は、デジタル電圧をアナログ電圧(Va)に変換するＤ−Ａ
変換回路(6)と、Ｄ−Ａ変換回路(6)の出力電圧を入力し
て所望の電圧値を持つアナログ電圧に増幅する電圧増幅
回路(2)とを有してなるＤ−Ａ変換回路装置において、
反転入力端子が出力側端子に接続され、非反転入力端子
がツェナーダイオードに接続された演算増幅器(31)を有
し、この演算増幅器(31)の出力側端子に出力されるアナ
ログ電圧である基準電圧（Vsg）の接地電位線(91)を基
準とした電位が、接地電位線(91)を基準としたプラス側
の電源線(51)の電位よりも低い値となるように前記ツェ
ナーダイオードのツェナー電圧を設定した基準電圧発生
回路(3)と、後記アナログ電圧(Vd)と前記基準電圧
（VSG）とを入力とし、両電圧の差としてのアナログ出
力電圧(Vout)が所望値である場合に絶対値がアナログ電
圧(Va)と同一の値で、逆の符号を持つアナログ電圧(Vb)
を出力する演算増幅器（41）を有する電圧フィードバッ
ク回路(4)とを備え、前記電圧増幅回路(2)を、前記アナ
ログ電圧(Vb)と前記アナログ電圧(Va)との加算電圧が入
力される反転入力端子と、仮想接地電位(VE)が入力され
る非反転入力端子とを有する演算増幅器を備え、前記ア
ナログ電圧(Vb)を前記仮想接地電位(VE) よりも低く、
しかも接地電位線(91)の電位に対しては高い電位とする
ために前記仮想接地電位(VE)を接地電位線(91)と電源線
(51)との中間電位に設定した加算回路部(21)と、この加
算回路部(21)の出力電圧(V21)を設定された比率で増幅
してアナログ電圧(Vd)として出力する増幅回路部(22)と
から構成し、前記電圧増幅回路(2)の出力側端子と基準
電圧発生回路(3)の出力側端子との間からアナログ出力
電圧(Vout)を供給するようにした構成とすることにより
達成される。
は、デジタル電圧をアナログ電圧(Va)に変換するＤ−Ａ
変換回路(6)と、Ｄ−Ａ変換回路(6)の出力電圧を入力し
て所望の電圧値を持つアナログ電圧に増幅する電圧増幅
回路(2)とを有してなるＤ−Ａ変換回路装置において、
反転入力端子が出力側端子に接続され、非反転入力端子
がツェナーダイオードに接続された演算増幅器(31)を有
し、この演算増幅器(31)の出力側端子に出力されるアナ
ログ電圧である基準電圧（Vsg）の接地電位線(91)を基
準とした電位が、接地電位線(91)を基準としたプラス側
の電源線(51)の電位よりも低い値となるように前記ツェ
ナーダイオードのツェナー電圧を設定した基準電圧発生
回路(3)と、後記アナログ電圧(Vd)と前記基準電圧
（VSG）とを入力とし、両電圧の差としてのアナログ出
力電圧(Vout)が所望値である場合に絶対値がアナログ電
圧(Va)と同一の値で、逆の符号を持つアナログ電圧(Vb)
を出力する演算増幅器（41）を有する電圧フィードバッ
ク回路(4)とを備え、前記電圧増幅回路(2)を、前記アナ
ログ電圧(Vb)と前記アナログ電圧(Va)との加算電圧が入
力される反転入力端子と、仮想接地電位(VE)が入力され
る非反転入力端子とを有する演算増幅器を備え、前記ア
ナログ電圧(Vb)を前記仮想接地電位(VE) よりも低く、
しかも接地電位線(91)の電位に対しては高い電位とする
ために前記仮想接地電位(VE)を接地電位線(91)と電源線
(51)との中間電位に設定した加算回路部(21)と、この加
算回路部(21)の出力電圧(V21)を設定された比率で増幅
してアナログ電圧(Vd)として出力する増幅回路部(22)と
から構成し、前記電圧増幅回路(2)の出力側端子と基準
電圧発生回路(3)の出力側端子との間からアナログ出力
電圧(Vout)を供給するようにした構成とすることにより
達成される。
【０００８】
【作用】Ｄ−Ａ変換回路装置の出力電圧は、基準電圧発
生回路が発生する基準となるアナログ電圧であるその出
力側端子の持つ電位を仮想設置電位として出力される。
このために、基準電圧発生回路が発生する基準となるア
ナログ電圧の値を、負荷装置が必要とする電圧レンジに
対応させて設定することにより、Ｄ−Ａ変換回路装置
は、直流電源から供給される電圧が、単一電圧値、ある
いは正負電圧ではあるが負側の電圧値の絶対値が正側の
電圧の絶対値よりも大幅に小さい値であるが正負が非対
称の正負電圧であっても、その出力電圧は、仮想設置電
位に対してマイナス側の電圧を持つことが可能になる。
さらに、電圧フィードバック回路の一部の抵抗器の抵抗
値を切り替えることにより、複数の電圧の電圧レンジの
アナログ出力電圧を持つＤ−Ａ変換回路装置を提供でき
る。
生回路が発生する基準となるアナログ電圧であるその出
力側端子の持つ電位を仮想設置電位として出力される。
このために、基準電圧発生回路が発生する基準となるア
ナログ電圧の値を、負荷装置が必要とする電圧レンジに
対応させて設定することにより、Ｄ−Ａ変換回路装置
は、直流電源から供給される電圧が、単一電圧値、ある
いは正負電圧ではあるが負側の電圧値の絶対値が正側の
電圧の絶対値よりも大幅に小さい値であるが正負が非対
称の正負電圧であっても、その出力電圧は、仮想設置電
位に対してマイナス側の電圧を持つことが可能になる。
さらに、電圧フィードバック回路の一部の抵抗器の抵抗
値を切り替えることにより、複数の電圧の電圧レンジの
アナログ出力電圧を持つＤ−Ａ変換回路装置を提供でき
る。
【０００９】
【実施例】以下この発明の実施例を図面を参照して詳細
に説明する。図１は、この発明の一実施例によるＤ−Ａ
変換回路装置を示すブロック回路図であり、図２は、図
１においてＤ−Ａ変換回路を除いて示した回路図であ
る。図１，図２において、図３に示した従来例によるＤ
−Ａ変換回路装置と同一部分には同じ符号を付し、その
説明を省略する。図１，図２において、１は、図３に示
した従来例によるＤ−Ａ変換回路装置９に対して、電圧
増幅回路８に替えて電圧増幅回路２を用いると共に、基
準電圧発生回路３と、電圧フィードバック回路４とを備
えるようにしたＤ−Ａ変換回路装置である。Ｄ−Ａ変換
回路装置１は、電源線としてプラス側の電源線５１のみ
を備えており、図示しない電源装置から供給される直流
電源電圧は、電源線５１の端子５１ａと接地用端子９ｂ
との間に供給されて、電源線５１および接地電位線９１
を介して、Ｄ−Ａ変換回路６、電圧増幅回路２、基準電
圧発生回路３および電圧フィードバック回路４に供給さ
れる。
に説明する。図１は、この発明の一実施例によるＤ−Ａ
変換回路装置を示すブロック回路図であり、図２は、図
１においてＤ−Ａ変換回路を除いて示した回路図であ
る。図１，図２において、図３に示した従来例によるＤ
−Ａ変換回路装置と同一部分には同じ符号を付し、その
説明を省略する。図１，図２において、１は、図３に示
した従来例によるＤ−Ａ変換回路装置９に対して、電圧
増幅回路８に替えて電圧増幅回路２を用いると共に、基
準電圧発生回路３と、電圧フィードバック回路４とを備
えるようにしたＤ−Ａ変換回路装置である。Ｄ−Ａ変換
回路装置１は、電源線としてプラス側の電源線５１のみ
を備えており、図示しない電源装置から供給される直流
電源電圧は、電源線５１の端子５１ａと接地用端子９ｂ
との間に供給されて、電源線５１および接地電位線９１
を介して、Ｄ−Ａ変換回路６、電圧増幅回路２、基準電
圧発生回路３および電圧フィードバック回路４に供給さ
れる。
【００１０】基準電圧発生回路３は、反転入力端子と非
反転入力端子とを有する演算増幅器（以降、ＯＰと略称
することがある。）３１と、電源線５１とＯＰ３１の非
反転入力端子との間に接続された抵抗器３２と、ＯＰ３
１の非反転入力端子と接地電位線９１との間に接続さ
れ，そのカソードをＯＰ３１の非反転入力端子に接続さ
れた直流の定電圧を発生する回路素子であるツェナーダ
イオード３３を備えている。また、ＯＰ３１の出力側端
子は、反転入力端子と導体により接続されている。基準
電圧発生回路３は、このように構成されていわゆる電圧
ホロワ回路を形成しており、ＯＰ３１の出力側端子に繋
がるその出力側端子３a から、良く知られているところ
により、ツェナーダイオード３３の持つツェナー電圧値
に従う値を持つ基準となるアナログ電圧である基準電圧
（ＶSG）を出力する。基準電圧（Ｖ SG）の値は、ツェナ
ーダイオード３３に適宜のツェナー電圧値を持つ素子を
選定することにより、所望の値に変えることが可能であ
り、基準電圧（ＶSG）の接地電位線９１を基準とした電
位は、接地電位線９１を基準としたプラス側の電源線５
１の電位より低い値に設定される。すなわち、基準電圧
（ＶSG）の電位は、電源線５１の接地電位線９１を基準
とした電位が＋３０〔Ｖ〕である場合に、例えば、電源
線５１の電位の１／２の＋１５〔Ｖ〕に設定される。
反転入力端子とを有する演算増幅器（以降、ＯＰと略称
することがある。）３１と、電源線５１とＯＰ３１の非
反転入力端子との間に接続された抵抗器３２と、ＯＰ３
１の非反転入力端子と接地電位線９１との間に接続さ
れ，そのカソードをＯＰ３１の非反転入力端子に接続さ
れた直流の定電圧を発生する回路素子であるツェナーダ
イオード３３を備えている。また、ＯＰ３１の出力側端
子は、反転入力端子と導体により接続されている。基準
電圧発生回路３は、このように構成されていわゆる電圧
ホロワ回路を形成しており、ＯＰ３１の出力側端子に繋
がるその出力側端子３a から、良く知られているところ
により、ツェナーダイオード３３の持つツェナー電圧値
に従う値を持つ基準となるアナログ電圧である基準電圧
（ＶSG）を出力する。基準電圧（Ｖ SG）の値は、ツェナ
ーダイオード３３に適宜のツェナー電圧値を持つ素子を
選定することにより、所望の値に変えることが可能であ
り、基準電圧（ＶSG）の接地電位線９１を基準とした電
位は、接地電位線９１を基準としたプラス側の電源線５
１の電位より低い値に設定される。すなわち、基準電圧
（ＶSG）の電位は、電源線５１の接地電位線９１を基準
とした電位が＋３０〔Ｖ〕である場合に、例えば、電源
線５１の電位の１／２の＋１５〔Ｖ〕に設定される。
【００１１】電圧増幅回路２は、加算回路部２１と、加
算回路部２１に直列に接続された増幅回路部２２とで構
成され、増幅回路部２２の出力側は、増幅回路２の出力
側端子２ａに接続される。加算回路部２１は、電圧（Ｖ
a ）と後記する電圧（Ｖb ）とを加算する加算回路であ
り、反転入力端子と非反転入力端子とを有する演算増幅
器（以降、ＯＰと略称することがある。）２１１と、抵
抗器２１２〜２１７と、コンデンサ２１８を備えてい
る。このコンデンサ２１８は、加算回路部２１の応答性
を遅くして、加算回路部２１の動作を安定化するため
に、必要に応じて備えるものである。抵抗器２１２は、
Ｄ−Ａ変換回路６が出力したアナログ電圧（Ｖa ）を一
方の端部に受取り、他方の端部がＯＰ２１１の反転入力
端子に接続される。抵抗器２１３は、電圧フィードバッ
ク回路４が出力する出力側電圧（Ｖb）を一方の端部に
受取り、他方の端部がＯＰ２１１の反転入力端子に接続
される。抵抗器２１４とコンデンサ２１８とは、互いに
直列に接続されたうえで、ＯＰ２１１の反転入力端子と
ＯＰ２１１の出力側端子との間に接続される。抵抗器２
１５は、ＯＰ２１１の非反転入力端子と後記する仮想接
地電位（ＶE ）との間に必要に応じて接続されるもので
あり、ＯＰ２１１へのバイアス電流の影響を軽減するた
めの抵抗器である。抵抗器２１６，２１７は、互いに直
列接続されて接地電位線９１と電源線５１との間に接続
され、抵抗器２１６と抵抗器２１７との接続点に仮想接
地電位（ＶE ）を生成するものである。
算回路部２１に直列に接続された増幅回路部２２とで構
成され、増幅回路部２２の出力側は、増幅回路２の出力
側端子２ａに接続される。加算回路部２１は、電圧（Ｖ
a ）と後記する電圧（Ｖb ）とを加算する加算回路であ
り、反転入力端子と非反転入力端子とを有する演算増幅
器（以降、ＯＰと略称することがある。）２１１と、抵
抗器２１２〜２１７と、コンデンサ２１８を備えてい
る。このコンデンサ２１８は、加算回路部２１の応答性
を遅くして、加算回路部２１の動作を安定化するため
に、必要に応じて備えるものである。抵抗器２１２は、
Ｄ−Ａ変換回路６が出力したアナログ電圧（Ｖa ）を一
方の端部に受取り、他方の端部がＯＰ２１１の反転入力
端子に接続される。抵抗器２１３は、電圧フィードバッ
ク回路４が出力する出力側電圧（Ｖb）を一方の端部に
受取り、他方の端部がＯＰ２１１の反転入力端子に接続
される。抵抗器２１４とコンデンサ２１８とは、互いに
直列に接続されたうえで、ＯＰ２１１の反転入力端子と
ＯＰ２１１の出力側端子との間に接続される。抵抗器２
１５は、ＯＰ２１１の非反転入力端子と後記する仮想接
地電位（ＶE ）との間に必要に応じて接続されるもので
あり、ＯＰ２１１へのバイアス電流の影響を軽減するた
めの抵抗器である。抵抗器２１６，２１７は、互いに直
列接続されて接地電位線９１と電源線５１との間に接続
され、抵抗器２１６と抵抗器２１７との接続点に仮想接
地電位（ＶE ）を生成するものである。
【００１２】ここで仮想接地電位（ＶE ）は、電圧（Ｖ
b ）を仮想接地電位（ＶE ）よりも低く、しかも，接地
電位線９１の持つ電位に対しては高い電位、すなわちプ
ラス電位とするために備えるものである。加算回路部２
１では、よく知られている演算増幅器の動作原理から、
ＯＰ２１１の反転入力端子の電位は零であるべきである
ので、仮想接地電位（ＶE ）を基準とした場合に、電圧
（Ｖb ）の絶対値は、電圧（Ｖa ）の絶対値と同一の値
であり、しかも電圧（Ｖa ）に対して逆の符号を持つ電
圧であるべきである。従って、ＯＰ２１１の出力側電圧
である加算回路部２１の出力側電圧（Ｖ21）は、仮想接
地電位（ＶE ）を基準とする電圧（Ｖa）と、仮想接地
電位（ＶE ）を基準とする電圧（Ｖb ）との和を、零に
するような値となる。その際に、前記の仮想接地電位
（ＶE ）が設けられていることで、電圧（Ｖb ）が電圧
（Ｖa ）に対して前記の関係に有る値をとったとして
も、電圧（Ｖb ）は、接地電位線９１の持つ電位に対し
てプラス電位とすることが可能になるのである。
b ）を仮想接地電位（ＶE ）よりも低く、しかも，接地
電位線９１の持つ電位に対しては高い電位、すなわちプ
ラス電位とするために備えるものである。加算回路部２
１では、よく知られている演算増幅器の動作原理から、
ＯＰ２１１の反転入力端子の電位は零であるべきである
ので、仮想接地電位（ＶE ）を基準とした場合に、電圧
（Ｖb ）の絶対値は、電圧（Ｖa ）の絶対値と同一の値
であり、しかも電圧（Ｖa ）に対して逆の符号を持つ電
圧であるべきである。従って、ＯＰ２１１の出力側電圧
である加算回路部２１の出力側電圧（Ｖ21）は、仮想接
地電位（ＶE ）を基準とする電圧（Ｖa）と、仮想接地
電位（ＶE ）を基準とする電圧（Ｖb ）との和を、零に
するような値となる。その際に、前記の仮想接地電位
（ＶE ）が設けられていることで、電圧（Ｖb ）が電圧
（Ｖa ）に対して前記の関係に有る値をとったとして
も、電圧（Ｖb ）は、接地電位線９１の持つ電位に対し
てプラス電位とすることが可能になるのである。
【００１３】また、増幅回路部２２は、反転入力端子と
非反転入力端子とを有するＯＰ２２１と、抵抗器２２２
〜２２８を備えている。抵抗器２２２は、前記の電圧
（Ｖ21）を一方の端部に受取り、他方の端部がＯＰ２２
１の反転入力端子に接続される。抵抗器２２４は、必要
に応じて設けられるＯＰ２２１に対する過電流抑制用の
抵抗器であり、ＯＰ２２１の出力側端子と増幅回路２の
出力側端子２ａとの間に接続される。抵抗器２２３は、
ＯＰ２２１の反転入力端子と抵抗器２２４の出力側端子
２ａ側の端部との間に接続される。抵抗器２２５〜２２
８は、ＯＰ２２１の非反転入力端子のバイアス電位を定
めるための抵抗器であり、抵抗器２２７，２２８は、互
いに直列接続されて接地電位線９１と電源線５１との間
に接続される。また、抵抗器２２５，２２６は、抵抗器
２２７と抵抗器２２８との接続点と、前記した仮想接地
電位（ＶE ）との間に接続される。増幅回路部２２はこ
のように構成されて、電圧（Ｖ21）を抵抗器２２３の持
つ抵抗値と抵抗器２２２の持つ抵抗値との比率で増幅
し、ＯＰ２２１の出力側端子から電圧増幅回路２の出力
側電圧（Ｖd ）として出力する。
非反転入力端子とを有するＯＰ２２１と、抵抗器２２２
〜２２８を備えている。抵抗器２２２は、前記の電圧
（Ｖ21）を一方の端部に受取り、他方の端部がＯＰ２２
１の反転入力端子に接続される。抵抗器２２４は、必要
に応じて設けられるＯＰ２２１に対する過電流抑制用の
抵抗器であり、ＯＰ２２１の出力側端子と増幅回路２の
出力側端子２ａとの間に接続される。抵抗器２２３は、
ＯＰ２２１の反転入力端子と抵抗器２２４の出力側端子
２ａ側の端部との間に接続される。抵抗器２２５〜２２
８は、ＯＰ２２１の非反転入力端子のバイアス電位を定
めるための抵抗器であり、抵抗器２２７，２２８は、互
いに直列接続されて接地電位線９１と電源線５１との間
に接続される。また、抵抗器２２５，２２６は、抵抗器
２２７と抵抗器２２８との接続点と、前記した仮想接地
電位（ＶE ）との間に接続される。増幅回路部２２はこ
のように構成されて、電圧（Ｖ21）を抵抗器２２３の持
つ抵抗値と抵抗器２２２の持つ抵抗値との比率で増幅
し、ＯＰ２２１の出力側端子から電圧増幅回路２の出力
側電圧（Ｖd ）として出力する。
【００１４】電圧フィードバック回路４は、反転入力端
子と非反転入力端子とを有するＯＰ４１と、抵抗器４２
〜４６を備えている。抵抗器４２は、電圧（Ｖd ）を一
方の端部に受取り、他方の端部がＯＰ４１の反転入力端
子に接続される。抵抗器４３は、基準電圧（ＶSG）を一
方の端部に受取り、他方の端部がＯＰ４１の反転入力端
子に接続される。抵抗器４４は、ＯＰ４１の出力側端子
とＯＰ４１の反転入力端子との間に接続される。抵抗器
４５は、基準電圧発生回路３が発生した基準電圧
（ＶSG）を一方の端部に受取り、他方の端部がＯＰ４１
の非反転入力端子に接続される。抵抗器４６は、ＯＰ４
１の非反転入力端子と接地電位線９１との間に接続され
る。前記のように構成された電圧フィードバック回路４
は、電圧（Ｖd）値と基準電圧（ＶSG）値とを入力し
て、電圧（Ｖd ）値と基準電圧（ＶSG）値との差として
のアナログ出力電圧（Ｖout ）が所望値である場合に、
仮想接地電位（ＶE ）に対する電位差としての電圧（Ｖ
b ）は、その絶対値が電圧（Ｖa ）と同一の値で，しか
も電圧（Ｖa ）に対して逆の符号を持つ電圧としてＯＰ
４１の出力側端子から出力される。なお、アナログ電圧
（Ｖa ）の値は、デジタル電圧（ＶDG）の値に対応して
リニアに変化するものであり、例えば、その最大値で７
〔Ｖ〕、その最小値で５．５〔Ｖ〕である。
子と非反転入力端子とを有するＯＰ４１と、抵抗器４２
〜４６を備えている。抵抗器４２は、電圧（Ｖd ）を一
方の端部に受取り、他方の端部がＯＰ４１の反転入力端
子に接続される。抵抗器４３は、基準電圧（ＶSG）を一
方の端部に受取り、他方の端部がＯＰ４１の反転入力端
子に接続される。抵抗器４４は、ＯＰ４１の出力側端子
とＯＰ４１の反転入力端子との間に接続される。抵抗器
４５は、基準電圧発生回路３が発生した基準電圧
（ＶSG）を一方の端部に受取り、他方の端部がＯＰ４１
の非反転入力端子に接続される。抵抗器４６は、ＯＰ４
１の非反転入力端子と接地電位線９１との間に接続され
る。前記のように構成された電圧フィードバック回路４
は、電圧（Ｖd）値と基準電圧（ＶSG）値とを入力し
て、電圧（Ｖd ）値と基準電圧（ＶSG）値との差として
のアナログ出力電圧（Ｖout ）が所望値である場合に、
仮想接地電位（ＶE ）に対する電位差としての電圧（Ｖ
b ）は、その絶対値が電圧（Ｖa ）と同一の値で，しか
も電圧（Ｖa ）に対して逆の符号を持つ電圧としてＯＰ
４１の出力側端子から出力される。なお、アナログ電圧
（Ｖa ）の値は、デジタル電圧（ＶDG）の値に対応して
リニアに変化するものであり、例えば、その最大値で７
〔Ｖ〕、その最小値で５．５〔Ｖ〕である。
【００１５】図１，図２に示す実施例では、前述のよう
な構成を備えているので、Ｄ−Ａ変換回路装置１のアナ
ログ出力電圧（Ｖout ）は、電圧増幅回路２の出力側電
圧（Ｖd ）と基準電圧発生回路３の発生する基準電圧
（ＶSG）とから、基準電圧（Ｖ SG）を仮想接地電位とし
て生成される。このために、基準電圧（ＶSG）の値を、
負荷装置が必要とする電圧レンジに対応させて、例え
ば、負荷装置が必要とする電圧であるアナログ出力電圧
（Ｖout ）が±１０〔Ｖ〕の正負電圧である場合におい
ては、電源線５１の接地電位線９１を基準とした電位を
＋３０〔Ｖ〕とし、基準電圧（ＶSG）の接地電位線９１
を基準とした電位を＋１５〔Ｖ〕に設定することによ
り、電圧増幅回路２が出力する電圧（Ｖd ）の接地電位
線９１を基準とした電位を、電圧（Ｖa ）の値に対応し
て＋２５〜＋５〔Ｖ〕として出力することで対処するこ
とができる。従って、Ｄ−Ａ変換回路装置１がその電源
をプラス側電圧だけの単一電圧を持つ電源装置から供給
される場合であっても、基準電圧（ＶSG）を仲介させる
ことで、アナログ出力電圧（Ｖout ）は、基準電圧（Ｖ
SG）による仮想接地電位に対してマイナス側の電圧を持
つことが可能になるのである。
な構成を備えているので、Ｄ−Ａ変換回路装置１のアナ
ログ出力電圧（Ｖout ）は、電圧増幅回路２の出力側電
圧（Ｖd ）と基準電圧発生回路３の発生する基準電圧
（ＶSG）とから、基準電圧（Ｖ SG）を仮想接地電位とし
て生成される。このために、基準電圧（ＶSG）の値を、
負荷装置が必要とする電圧レンジに対応させて、例え
ば、負荷装置が必要とする電圧であるアナログ出力電圧
（Ｖout ）が±１０〔Ｖ〕の正負電圧である場合におい
ては、電源線５１の接地電位線９１を基準とした電位を
＋３０〔Ｖ〕とし、基準電圧（ＶSG）の接地電位線９１
を基準とした電位を＋１５〔Ｖ〕に設定することによ
り、電圧増幅回路２が出力する電圧（Ｖd ）の接地電位
線９１を基準とした電位を、電圧（Ｖa ）の値に対応し
て＋２５〜＋５〔Ｖ〕として出力することで対処するこ
とができる。従って、Ｄ−Ａ変換回路装置１がその電源
をプラス側電圧だけの単一電圧を持つ電源装置から供給
される場合であっても、基準電圧（ＶSG）を仲介させる
ことで、アナログ出力電圧（Ｖout ）は、基準電圧（Ｖ
SG）による仮想接地電位に対してマイナス側の電圧を持
つことが可能になるのである。
【００１６】ところで、電圧フィードバック回路４は、
それが備える抵抗器４２〜４６の抵抗値を変えること
で、そのフィードバックの割合である増幅率を調整する
ことが可能である。これにより、電圧（Ｖd ）と基準電
圧（ＶSG）とを入力して、電圧フィードバック回路４で
所望の増幅率によって増幅して電圧（Ｖb ）を得て、こ
の電圧（Ｖb ）を加算回路部２１の入力側にフィードバ
ックすることにより、電圧増幅回路２は、他の回路構成
および電源電圧を同一としながらも、同一値のアナログ
電圧（Ｖa ）を基にして、適宜の電圧レンジのアナログ
出力電圧（Ｖout）に対応する電圧（Ｖd ）を出力する
ことが可能となるのである。今、一例として、アナログ
出力電圧（Ｖout ）として、−１０〜＋１０〔Ｖ〕，−
５〜＋５〔Ｖ〕，０〜＋１０〔Ｖ〕および０〜＋５
〔Ｖ〕の４種類の電圧レンジ値に対する場合の抵抗器４
２〜４６のそれぞれが持つべき抵抗値についての検討結
果を以下に記述する。なお、ここでは、Ｄ−Ａ変換回路
６を共用することを可能にするために、Ｄ−Ａ変換回路
６が出力するアナログ電圧（Ｖa ）の接地電位線９１を
基準とした電位の値は、全ての電圧レンジ値の場合にお
いて共通に、５．５〜７〔Ｖ〕であるとする。また、抵
抗器４４の抵抗値をＲ1 、抵抗器４６の抵抗値をＲ2 、
抵抗器４５の抵抗値をＲ3 、抵抗器４３の抵抗値をＲ4
、および、抵抗器４２の抵抗値をＲ5 と記述し、ＯＰ
４１の非反転入力端子の接地電位線９１を基準とした電
位をＶC と記述することとする。
それが備える抵抗器４２〜４６の抵抗値を変えること
で、そのフィードバックの割合である増幅率を調整する
ことが可能である。これにより、電圧（Ｖd ）と基準電
圧（ＶSG）とを入力して、電圧フィードバック回路４で
所望の増幅率によって増幅して電圧（Ｖb ）を得て、こ
の電圧（Ｖb ）を加算回路部２１の入力側にフィードバ
ックすることにより、電圧増幅回路２は、他の回路構成
および電源電圧を同一としながらも、同一値のアナログ
電圧（Ｖa ）を基にして、適宜の電圧レンジのアナログ
出力電圧（Ｖout）に対応する電圧（Ｖd ）を出力する
ことが可能となるのである。今、一例として、アナログ
出力電圧（Ｖout ）として、−１０〜＋１０〔Ｖ〕，−
５〜＋５〔Ｖ〕，０〜＋１０〔Ｖ〕および０〜＋５
〔Ｖ〕の４種類の電圧レンジ値に対する場合の抵抗器４
２〜４６のそれぞれが持つべき抵抗値についての検討結
果を以下に記述する。なお、ここでは、Ｄ−Ａ変換回路
６を共用することを可能にするために、Ｄ−Ａ変換回路
６が出力するアナログ電圧（Ｖa ）の接地電位線９１を
基準とした電位の値は、全ての電圧レンジ値の場合にお
いて共通に、５．５〜７〔Ｖ〕であるとする。また、抵
抗器４４の抵抗値をＲ1 、抵抗器４６の抵抗値をＲ2 、
抵抗器４５の抵抗値をＲ3 、抵抗器４３の抵抗値をＲ4
、および、抵抗器４２の抵抗値をＲ5 と記述し、ＯＰ
４１の非反転入力端子の接地電位線９１を基準とした電
位をＶC と記述することとする。
【００１７】まず最初に、アナログ出力電圧（Ｖout ）
のレンジが−１０〜＋１０〔Ｖ〕である場合について、
抵抗器４２〜４６の抵抗値を求めることとする。基準電
圧（ＶSG）の値はアナログ出力電圧（Ｖout ）の値から
＋１５〔Ｖ〕に定める。電圧（Ｖd ）からＯＰ４１の非
反転入力端子に流れ込む電流を１〜２〔ｍＡ〕程度に抑
えるために、アナログ出力電圧（Ｖout ）の値を基にし
て、Ｒ5 を１０〔ｋΩ〕に定める。電圧フィードバック
回路４においては、それぞれの電圧Ｖb ，ＶC，Ｖd お
よびＶSGの関係は、（式１）で表すことができる。
のレンジが−１０〜＋１０〔Ｖ〕である場合について、
抵抗器４２〜４６の抵抗値を求めることとする。基準電
圧（ＶSG）の値はアナログ出力電圧（Ｖout ）の値から
＋１５〔Ｖ〕に定める。電圧（Ｖd ）からＯＰ４１の非
反転入力端子に流れ込む電流を１〜２〔ｍＡ〕程度に抑
えるために、アナログ出力電圧（Ｖout ）の値を基にし
て、Ｒ5 を１０〔ｋΩ〕に定める。電圧フィードバック
回路４においては、それぞれの電圧Ｖb ，ＶC，Ｖd お
よびＶSGの関係は、（式１）で表すことができる。
【００１８】
【数１】 なお、仮想接地電位（ＶE ）を基準とした場合のＶb と
Ｖa の関係は、前述したところにより、Ｖb ＝−Ｖa の
関係にある。このことと（式１）の関係とを用い、仮想
接地電位（ＶE ）を＋５〔Ｖ〕に設定するものとして、
抵抗器４３〜４６の抵抗値を以下で計算する。
Ｖa の関係は、前述したところにより、Ｖb ＝−Ｖa の
関係にある。このことと（式１）の関係とを用い、仮想
接地電位（ＶE ）を＋５〔Ｖ〕に設定するものとして、
抵抗器４３〜４６の抵抗値を以下で計算する。
【００１９】この場合、アナログ出力電圧（Ｖout ）の
値が＋１０〔Ｖ〕の時に、Ｖd を＋２５〔Ｖ〕、Ｖa を
＋７〔Ｖ〕、Ｖb を＋３〔Ｖ〕とし、また、アナログ出
力電圧（Ｖout ）の値が−１０〔Ｖ〕の時に、Ｖd を＋
５〔Ｖ〕、Ｖa を＋５．５〔Ｖ〕、Ｖb を＋４．５
〔Ｖ〕にするとして、これらの数値を（式１）に代入し
て解くことにより、Ｒ1 の値が０．７５〔ｋΩ〕と求ま
る。
値が＋１０〔Ｖ〕の時に、Ｖd を＋２５〔Ｖ〕、Ｖa を
＋７〔Ｖ〕、Ｖb を＋３〔Ｖ〕とし、また、アナログ出
力電圧（Ｖout ）の値が−１０〔Ｖ〕の時に、Ｖd を＋
５〔Ｖ〕、Ｖa を＋５．５〔Ｖ〕、Ｖb を＋４．５
〔Ｖ〕にするとして、これらの数値を（式１）に代入し
て解くことにより、Ｒ1 の値が０．７５〔ｋΩ〕と求ま
る。
【００２０】また、（式１）をＲ4 について整理する
と、（式２）が得られる。
と、（式２）が得られる。
【００２１】
【数２】 （式２）にＶd ，Ｖa ，Ｖb の値，およびＲ1 ，Ｒ5 の
値を代入し、さらに、ＶC の値を＋６〔Ｖ〕とすること
で、Ｒ4 の値が、１５〔ｋΩ〕と求まる。なお、ＶC の
値を＋６〔Ｖ〕とした理由は、次記するところによって
いる。
値を代入し、さらに、ＶC の値を＋６〔Ｖ〕とすること
で、Ｒ4 の値が、１５〔ｋΩ〕と求まる。なお、ＶC の
値を＋６〔Ｖ〕とした理由は、次記するところによって
いる。
【００２２】すなわち、Ｒ4 は負の抵抗値を持つことは
できないことから、Ｒ4 ＞０という関係が導かれる。こ
の条件を（式１）に代入して整理すると、ＶC に関する
不等式が得られる。この不等式を解くことで、−１０〜
＋１０〔Ｖ〕の電圧レンジにおいては、ＶC の値は４．
５〔Ｖ〕＜ＶC ＜１５〔Ｖ〕の範囲にあるべきであり、
−５〜＋５〔Ｖ〕の電圧レンジにおいては、ＶC の値は
５．２〔Ｖ〕＜ＶC ＜１５〔Ｖ〕の範囲にあるべきであ
るとの結果が得られる。これらを共に満足し，しかも極
力低い値を選定するとして前記のＶC 値を定めたのであ
る。
できないことから、Ｒ4 ＞０という関係が導かれる。こ
の条件を（式１）に代入して整理すると、ＶC に関する
不等式が得られる。この不等式を解くことで、−１０〜
＋１０〔Ｖ〕の電圧レンジにおいては、ＶC の値は４．
５〔Ｖ〕＜ＶC ＜１５〔Ｖ〕の範囲にあるべきであり、
−５〜＋５〔Ｖ〕の電圧レンジにおいては、ＶC の値は
５．２〔Ｖ〕＜ＶC ＜１５〔Ｖ〕の範囲にあるべきであ
るとの結果が得られる。これらを共に満足し，しかも極
力低い値を選定するとして前記のＶC 値を定めたのであ
る。
【００２３】さらに、電圧フィードバック回路４におい
ては、電位（ＶC ）と基準電圧（Ｖ SG）の間には（式
３）の関係があるので、この（式３）に、Ｒ2 の値を１
０〔ｋΩ〕と仮定して代入し、前記のＶSGの値を代入す
ることで、Ｒ3 の値が、２０〔ｋΩ〕と求まる。
ては、電位（ＶC ）と基準電圧（Ｖ SG）の間には（式
３）の関係があるので、この（式３）に、Ｒ2 の値を１
０〔ｋΩ〕と仮定して代入し、前記のＶSGの値を代入す
ることで、Ｒ3 の値が、２０〔ｋΩ〕と求まる。
【００２４】
【数３】 続いて同様の方法を用いて、アナログ出力電圧
（Ｖout ）のレンジが、−５〜＋５〔Ｖ〕，０〜＋１０
〔Ｖ〕および０〜＋５〔Ｖ〕の場合についても求めた。
その場合に、アナログ出力電圧（Ｖout ）の電圧レンジ
が負電圧を持たない場合には、Ｒ4 は∞（非接続）とし
た。以上の検討で得られた各抵抗器の抵抗値を、表１中
に一括して示す。
（Ｖout ）のレンジが、−５〜＋５〔Ｖ〕，０〜＋１０
〔Ｖ〕および０〜＋５〔Ｖ〕の場合についても求めた。
その場合に、アナログ出力電圧（Ｖout ）の電圧レンジ
が負電圧を持たない場合には、Ｒ4 は∞（非接続）とし
た。以上の検討で得られた各抵抗器の抵抗値を、表１中
に一括して示す。
【００２５】表１を視察することにより、アナログ出力
電圧（Ｖout ）に関する４種類の電圧レンジに対して、
Ｒ2 およびＲ5 を同一値にすることが可能であることが
確認できる。また、Ｒ1 は、０〜＋１０〔Ｖ〕および−
５〜＋５〔Ｖ〕の電圧レンジで同一値にすることがで
き、しかも、１．５〔ｋΩ〕の抵抗器を２個用意し、こ
れらを直列接続すれば０〜＋５〔Ｖ〕の電圧レンジに対
応でき、これらを並列接続すれば−１０〜＋１０〔Ｖ〕
の電圧レンジに対応できることが確認できる。また、Ｒ
3 については、−１０〜＋１０〔Ｖ〕および−５〜＋５
〔Ｖ〕の電圧レンジで同一値にすることができることも
確認できる。
電圧（Ｖout ）に関する４種類の電圧レンジに対して、
Ｒ2 およびＲ5 を同一値にすることが可能であることが
確認できる。また、Ｒ1 は、０〜＋１０〔Ｖ〕および−
５〜＋５〔Ｖ〕の電圧レンジで同一値にすることがで
き、しかも、１．５〔ｋΩ〕の抵抗器を２個用意し、こ
れらを直列接続すれば０〜＋５〔Ｖ〕の電圧レンジに対
応でき、これらを並列接続すれば−１０〜＋１０〔Ｖ〕
の電圧レンジに対応できることが確認できる。また、Ｒ
3 については、−１０〜＋１０〔Ｖ〕および−５〜＋５
〔Ｖ〕の電圧レンジで同一値にすることができることも
確認できる。
【００２６】
【表１】 すなわち、電圧フィードバック回路４を前記した構成と
することにより、異なる電圧レンジのアナログ出力電圧
（Ｖout ）を、共通化された回路構成を持つＤ−Ａ変換
回路装置により、しかも同一の電源電圧値において供給
できることとなり、Ｄ−Ａ変換回路装置が標準化され、
その使用部品の共通化が進むことでＤ−Ａ変換回路装置
１の製造原価を低減することが可能となるのである。
することにより、異なる電圧レンジのアナログ出力電圧
（Ｖout ）を、共通化された回路構成を持つＤ−Ａ変換
回路装置により、しかも同一の電源電圧値において供給
できることとなり、Ｄ−Ａ変換回路装置が標準化され、
その使用部品の共通化が進むことでＤ−Ａ変換回路装置
１の製造原価を低減することが可能となるのである。
【００２７】実施例における今までの説明では、電源電
圧は、単一電圧値であるとしてきたが、これに限定され
るものではなく、例えば＋２５〜−５〔Ｖ〕のごとき、
正負が非対称の正負電圧を持つ電源電圧であってもよい
ものである。なお、この場合には、単一電圧値の電源電
圧の場合と同様に仮想接地電位（ＶE ）を設けてもよい
し、また、仮想接地電位（ＶE ）を設けなくても所望の
動作を発揮することが可能である。
圧は、単一電圧値であるとしてきたが、これに限定され
るものではなく、例えば＋２５〜−５〔Ｖ〕のごとき、
正負が非対称の正負電圧を持つ電源電圧であってもよい
ものである。なお、この場合には、単一電圧値の電源電
圧の場合と同様に仮想接地電位（ＶE ）を設けてもよい
し、また、仮想接地電位（ＶE ）を設けなくても所望の
動作を発揮することが可能である。
【００２８】また、実施例における今までの説明では、
Ｄ−Ａ変換回路装置１は、アナログ出力電圧（Ｖout ）
の電圧レンジとして１つの電圧レンジを持つとしてきた
が、これに限定されるものではなく、例えば、複数の電
圧レンジを持つ装置であってもよいものである。例え
ば、アナログ出力電圧（Ｖout ）の電圧レンジとして、
−１０〜＋１０〔Ｖ〕、−５〜＋５〔Ｖ〕、０〜＋１０
〔Ｖ〕および０〜＋５〔Ｖ〕の４種類の電圧レンジを持
つＤ−Ａ変換回路装置は、電圧フィードバック回路４の
備える抵抗器４３（抵抗値；Ｒ4 ）、抵抗器４４（抵抗
値；Ｒ1 ）および抵抗器４５（抵抗値；Ｒ3 ）として、
表１中に示した抵抗値をそれぞれに持つ複数の抵抗器を
装着し、これらの抵抗器を切替スイッチ装置等を用い
て、所望するアナログ出力電圧（Ｖout ）の電圧レンジ
に対応させて切替えるようにすることで、これを実現す
ることが可能である。その場合に、Ｒ1 については、前
述したように、同一の抵抗値の抵抗器を２個用いこれら
を切替スイッチ装置により接続換えすることで、４種類
の電圧レンジに対応することが可能である。
Ｄ−Ａ変換回路装置１は、アナログ出力電圧（Ｖout ）
の電圧レンジとして１つの電圧レンジを持つとしてきた
が、これに限定されるものではなく、例えば、複数の電
圧レンジを持つ装置であってもよいものである。例え
ば、アナログ出力電圧（Ｖout ）の電圧レンジとして、
−１０〜＋１０〔Ｖ〕、−５〜＋５〔Ｖ〕、０〜＋１０
〔Ｖ〕および０〜＋５〔Ｖ〕の４種類の電圧レンジを持
つＤ−Ａ変換回路装置は、電圧フィードバック回路４の
備える抵抗器４３（抵抗値；Ｒ4 ）、抵抗器４４（抵抗
値；Ｒ1 ）および抵抗器４５（抵抗値；Ｒ3 ）として、
表１中に示した抵抗値をそれぞれに持つ複数の抵抗器を
装着し、これらの抵抗器を切替スイッチ装置等を用い
て、所望するアナログ出力電圧（Ｖout ）の電圧レンジ
に対応させて切替えるようにすることで、これを実現す
ることが可能である。その場合に、Ｒ1 については、前
述したように、同一の抵抗値の抵抗器を２個用いこれら
を切替スイッチ装置により接続換えすることで、４種類
の電圧レンジに対応することが可能である。
【００２９】電圧フィードバック回路をこのように構成
することにより、電圧フィードバック回路の一部の抵抗
器の抵抗値を切替えるのみで異なる電圧レンジのアナロ
グ出力電圧（Ｖout ）を出力することが可能となること
で、複数の電圧レンジのアナログ出力電圧（Ｖout ）を
持つＤ−Ａ変換回路装置を安価に提供することが可能と
なるのである。
することにより、電圧フィードバック回路の一部の抵抗
器の抵抗値を切替えるのみで異なる電圧レンジのアナロ
グ出力電圧（Ｖout ）を出力することが可能となること
で、複数の電圧レンジのアナログ出力電圧（Ｖout ）を
持つＤ−Ａ変換回路装置を安価に提供することが可能と
なるのである。
【００３０】この発明においては、電圧増幅回路を備え
たＤ−Ａ変換回路装置において、基準電圧を発生する基
準電圧発生回路と、電圧増幅回路の出力電圧と基準電圧
発生回路の出力電圧とを入力とし、この両出力電圧の差
に応じた出力電圧を電圧増幅回路にフィードバックする
電圧フィードバック回路とを設けることにより、Ｄ−Ａ
変換回路装置がその電源を単一電源を持つ電源装置から
供給される場合であっても、その出力電圧は、仮想設置
電位に対してマイナス側の電圧を持つことが可能にな
る。このことにより、電源電圧が単純化されることで、
正負電圧を持つ出力電圧を供給できるＤ−Ａ変換回路装
置を、小形でしかも安価に製造することが可能になると
の効果がある。また、電圧フィードバック回路の一部の
抵抗器の抵抗値を切り替えることにより、複数の電圧の
電圧レンジのアナログ出力電圧を持つＤ−Ａ変換回路装
置を提供できる。
たＤ−Ａ変換回路装置において、基準電圧を発生する基
準電圧発生回路と、電圧増幅回路の出力電圧と基準電圧
発生回路の出力電圧とを入力とし、この両出力電圧の差
に応じた出力電圧を電圧増幅回路にフィードバックする
電圧フィードバック回路とを設けることにより、Ｄ−Ａ
変換回路装置がその電源を単一電源を持つ電源装置から
供給される場合であっても、その出力電圧は、仮想設置
電位に対してマイナス側の電圧を持つことが可能にな
る。このことにより、電源電圧が単純化されることで、
正負電圧を持つ出力電圧を供給できるＤ−Ａ変換回路装
置を、小形でしかも安価に製造することが可能になると
の効果がある。また、電圧フィードバック回路の一部の
抵抗器の抵抗値を切り替えることにより、複数の電圧の
電圧レンジのアナログ出力電圧を持つＤ−Ａ変換回路装
置を提供できる。
【図１】この発明の一実施例によるＤ−Ａ変換回路装置
を示すブロック回路図
を示すブロック回路図
【図２】図１においてＤ−Ａ変換回路を除いて示した回
路図
路図
【図３】従来例のＤ−Ａ変換回路装置を示すブロック回
路図
路図
１ Ｄ−Ａ変換回路装置 ２ 電圧増幅回路 ３ 基準電圧発生回路 ４ 電圧フィードバック回路 ＶSG 基準電圧 Ｖd 出力側電圧 Ｖb 電圧 Ｖout 出力電圧
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−274201（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88 H03F 1/00 - 3/52
Claims (1)
- 【請求項１】デジタル電圧をアナログ電圧(Va)に変換す
るＤ−Ａ変換回路(6)と、Ｄ−Ａ変換回路(6)の出力電圧
を入力して所望の電圧値を持つアナログ電圧に増幅する
電圧増幅回路(2)とを有してなるＤ−Ａ変換回路装置に
おいて、 反転入力端子が出力側端子に接続され、非反転入力端子
がツェナーダイオードに接続された演算増幅器(31)を有
し、この演算増幅器(31)の出力側端子に出力されるアナ
ログ電圧である基準電圧（VSG）の接地電位線(91)を基
準とした電位が、接地電位線(91)を基準としたプラス側
の電源線(51)の電位よりも低い値となるように前記ツェ
ナーダイオードのツェナー電圧を設定した基準電圧発生
回路(3)と、 後記アナログ電圧(Vd)と前記基準電圧（VSG）とを入力
とし、両電圧の差としてのアナログ出力電圧(Vout)が所
望値である場合に絶対値がアナログ電圧(Va)と同一の値
で、逆の符号を持つアナログ電圧(Vb)を出力する演算増
幅器（41）を有する電圧フィードバック回路(4)とを備
え、 前記電圧増幅回路(2)を、前記アナログ電圧(Vb)と前記
アナログ電圧(Va)との加算電圧が入力される反転入力端
子と、仮想接地電位(VE)が入力される非反転入力端子と
を有する演算増幅器を備え、前記アナログ電圧(Vb)を前
記仮想接地電位(VE) よりも低く、しかも接地電位線(9
1)の電位に対しては高い電位とするために前記仮想接地
電位(VE)を接地電位線(91)と電源線(51)との中間電位に
設定した加算回路部(21)と、この加算回路部(21)の出力
電圧(V21)を設定された比率で増幅してアナログ電圧(V
d)として出力する増幅回路部(22)とから構成し、 前記電圧増幅回路(2)の出力側端子と基準電圧発生回路
(3)の出力側端子との間からアナログ出力電圧(Vout)を
供給するようにしたことを特徴とするＤ−Ａ変換回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32068093A JP3216753B2 (ja) | 1993-12-21 | 1993-12-21 | Ｄ−ａ変換回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32068093A JP3216753B2 (ja) | 1993-12-21 | 1993-12-21 | Ｄ−ａ変換回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07177036A JPH07177036A (ja) | 1995-07-14 |
| JP3216753B2 true JP3216753B2 (ja) | 2001-10-09 |
Family
ID=18124137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32068093A Expired - Lifetime JP3216753B2 (ja) | 1993-12-21 | 1993-12-21 | Ｄ−ａ変換回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216753B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712669B2 (ja) * | 2006-10-26 | 2011-06-29 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置及びその制御方法並びに光モジュール |
-
1993
- 1993-12-21 JP JP32068093A patent/JP3216753B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07177036A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3841428B2 (ja) | 電荷移送装置 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| KR20090034764A (ko) | 차동 증폭 회로 | |
| US4965529A (en) | High current, very wide band transconductance amplifier | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| EP0903847B1 (en) | Amplifier circuit | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JPS6146566A (ja) | 絶対値回路 | |
| EP0603938A1 (en) | Universal signal converter | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| US20150137855A1 (en) | Current To Voltage Converter | |
| JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| EP0280516A2 (en) | Differential amplifier circuit | |
| JP2516546B2 (ja) | フロ―ティング増幅器 | |
| JPH0478044B2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH07221644A (ja) | Ａ−ｄ変換回路装置 | |
| JP3125525B2 (ja) | フィルタ回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |