JPS62133810A

JPS62133810A - 掛算回路

Info

Publication number: JPS62133810A
Application number: JP27417685A
Authority: JP
Inventors: Masatoshi Sase; 佐瀬　昌利
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-12-05
Filing date: 1985-12-05
Publication date: 1987-06-17
Anticipated expiration: 2009-10-12
Also published as: JPH0680997B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、動作電流と利得が比例関係にあることを要
する用途に用いて好適な掛算回路に関する。

〔発明の概要〕

この発明は、カレントミラーを負荷とする第１の差動ア
ンプと抵抗器を負荷とする第２の差動アンプを設け、第
１の差動アンプの出力側と第２の差動アンプの入力側を
相互接続し、第１の差動アンプと基準電位間にバイアス
電流が同時に供給される一対のダイオードを接続し、バ
イアス電流の値を変更して第２の差動アンプから得られ
る信号の利得を制御することにより、動作電流（バイア
ス電流）と利得の実質的に比例した関係を得るようにし
たものである。

〔従来の技術〕

第１の入力信号と第２の入力信号の積を得る掛算回路と
して従来例えば特公昭４Ｂ−２０９３２号等がある。第
３図は後者の要部を抜粋して示したもので、同図におい
て入力電圧を電流信号に変換する差動アンプを構成する
一対のトランジスタｆｌ）、　（２１が設けられ、トラ
ンジスタ＋１１．　（２１の各ベースは夫々入力端子＋
３＋、　ｆ４）に接続され、各エミッタは抵抗器（５）
。

（６）を介して共通接続された後２Ｔｏの定電流を流す
定電流源（７）を介して接地される。また、トランジス
タ（１）、（２１の各コレクタと正の電源端子＋ＶＣＣ
の間に夫々ダイオード（８１，（９１が設けられる。

トランジスタ（１）ｉ２）の各コレクタは更に差動アン
プを構成する一対のトランジスタ（１１）の各ベースに
夫々接続される。トランジスタ（１０）　。

（１１）の各エミッタは共通接続された後２１１の定電
流を流す定電流源（１２）を介して接地され、トランジ
スタ（１０）のコレクタは直接、トランジスタ（１１）
のコレクタは負荷抵抗としての抵抗器（１３）を介して
正の電源端子＋Ｖｃｃに夫々接続される。そして、トラ
ンジスタ（１１）のコレクタより出力端子（１４）が取
り出される。

こ＼でダイオード（８）及びトランジスタ（１１）のベ
ース・エミッタ間降下電圧を夫々ＶＢＢｓ及びＶ　ＦＩ
Ｅ　１１とし、ダイオード（９）及びトランジスタ（１
０）のベース・エミッタ間降下電圧をｖｓｓｓ及びＶＢ
Ｅｉ、０とすると、　　（Ｖｓａｓ　＋ＶＢ）：１１）
　−（Ｖｓａｓ　＋ＶＢＥＩＯ）の関係が成立する。ま
た、信号電流Ｉｓによってトランジスタ　（１０）　、
　　（１１）のコレクタ電流が（１１＋Ｉｏｕｒ）及び
Ｎｔ−Ｔｏｕｒ）に変化したものと仮定すると、上記各
電圧はとなる。た＼し、ｑは電子の電荷、ｋはボルツマン定数
、］゛は絶対温度である。

従って、上述の電圧関係から（Ｉｏ　＋ｌｓ）　　（ｈ　−１ｏＶｒ）　＝　（Ｔｏ
　−Ｉｓ）　　（ｈ　−Ｈｏｕｒ）Ｉｓ　　Ｉａが得られる。つまり、トランジスタｉ１）、　＋２１の
コレクタからトランジスタ（１０）　、　　（１１）の
コレクタ■１までの電流利得は□で表わされる。こ＼で入力Ｉ。

端子（３）、　（４）に印加される入力電圧をＶｉｎと
すると、信号電流Ｉｓはで表わされる。ＲＥは抵抗器＜５１　、　（６１の値で
ある。

そして、出力端子（１４）に得られる出力電圧ｖｏｕｒ
とすると第３図全体の電圧利得は次式で表わされる。

〔発明が解決しようとする問題点〕

ところが、第３図の如き構成を成す従来回路の場合、電
圧利得を考慮すると、上述の電圧利得の式からもわかる
ように　１／Ｉｏで制御される範囲が狭く、また、動作
電流１／Ｉｏが電圧利得に実質的に比例しない等の不都
合がある。

この発明は斯る点に鑑みてなされたもので、動作電流利
得を実質的に比例関係となし、　１／Ｉ。

で制御される範囲を拡大することができる掛算回路を提
供するものである。

〔問題点を解決するための手段〕

この発明による掛算回路は、カレントミラー（２４）を
負荷とする第１の差動アンプ（２０）の一対の出力端子
を第２の差動アンプ（４４）の一対の入力端子に接続し
、上記第１の差動アンプの上記一対の出力端子と基準電
位間に夫々バイアス電流が同時に供給される一対のダイ
オード（４１）　。

（４２）を接続し、上記バイアス電流の値を変更して上
記第２の差動アンプから得られる信号の利得を制御する
ように構成している。

〔作用〕

斯る構成によりバイアス電流の値を変更して第２の差動
ア゛ンブから得られる信号の利得が制御されるが、この
際に動作電流としてのバイアス電流１／Ｉｏが利得（電
圧）に実質的に比例するようになる。

〔実施例〕

以下、この発明の一実施例を第１図〜第２図に基づいて
詳しく説明する。

第１図はこの発明の第１実施例を示すもので、同図にお
いて、（２０）は入力電圧を電流信号に変換する第１の
差動アンプであって、トランジスタ（２１）及び（２２
）から成り、トランジスタ（２１）　。

（２２）の各ベースには入力信号源（２３）が接続され
る。トランジスタ（２１）　、　　（２２）の各コレク
タはカレントミラー（２４）を構成するトランジスタ（
２５）　　、　　（２６）のコレクターエミツタ路を夫
々介して正の電源端子＋Ｖｃｃ　　接続される。トラン
ジスタ（２５＞　、　　（２６）の各ベースは相互接続
された後トランジスタ（２５）のコレクタ側に接続され
る。

トランジスタ（２１）　、　　（２２）の各エミッタは
夫々抵抗器（２７）　、　　（２Ｂ）を介して共通接続
された後トランジスタ（２９）のコレクターエミツタ路
及び抵抗器（３０）を介して接地される。トランジスタ
（２９）のベースはダイオード接続のトランジスタ（３
１）のコレクタに接続され、トランジスタ（３１）のコ
レクタは更に抵抗器（３２）及びトランジスタ（３３）
のエミックーコレクタ路を介して正の電源端子＋Ｖｃｃ
に接続され、トランジスタ（３１）のエミッタは抵抗器
（３４）を介して接地される。

トランジスタ（３３）のベースは抵抗器（３５）を介し
て正の電源端子＋Ｖｃｃに接続されると共に抵抗器（３
６）及びダイオード接続のトランジスタ（３７）〜（３
９）を介して接地される。なお、（２９）〜（３９）の
回路は温度特性のない定電流源を構成しており、例えば
２１２の定電流が流れる。

トランジスタ（２１）　、　　（２２）の各コレクタは
夫々ダイオード（４１）　、　　（４２）を介して共通
接続された後２ｉｏの定電流を流す定電流源（４３）を
介して接地される。また、トランジスタ（２１）　。

（２２）の各コレクタは第２の差動アンプ（４４）を構
成するトランジスタ（４５）　、　　（４６）の各ベー
スに夫々接続され、トランジスタ（４５）　＋’　　（
４６）の各エミッタは共通接続された後２１１の定電流
を流す定電流源（４７）を介して接地される。また、ト
ランジスタ（４５）のコレクタは正の電源端子＋Ｖｃｃ
に接続され、トランジスタ（４６）のコレクタは抵抗器
（４８）を介して正の電源端子＋Ｖｃｃに接続される。

そしてトランジスタ（４６）のコレクタより出力端子（
４６）が取り出される。

いま、定電流源としてのトランジスタ（２９）の所に２
Ｉ２の定電流を流し、定電流源（４３）に２Ｉｏの定電
流を流すと、カレントミラー（２４）のトランジスタ（
２５）　、　　（２６）の各コレクタ側には■ｏ＋■２
の等しい電流が流れる。そして、入力信号源より入力電
圧Ｖｉｎを印加すると、この人（たりし、ＲＥは抵抗器
（２７）　、　　（２８）の値）の信号電流に変換され
、この結果差動アンプ（２０）のトランジスタ（２１）
のコレクタには１２−Ｉｓ。

トランジスタ（２２）のコレクタには１２＋ＩＳの電流
が流れ、また、ダイオード（４１）にはＩｏ＋ｌｓ、ダ
イオード（４２）には１Ｏ−Ｉｓの電流が流れる。たソ
′シ、信号電流Ｉｓは定電流Ｉｏ、１１の影響を受けな
いものとする。

こ＼で、出力端子（４９）に得られる出力電圧を次のよ
うに表わされる。

こ＼で、ＲＬは抵抗器（４８）の値である。この式より
、電圧利得は動作電流１／Ｉｏに実質的に比例しており
、動作電流Ｉｏを変更することにより、広い範囲にわた
って制御できることが理解される。

また、カレントミラー（２４）には信号電流Ｉｓが流れ
ないため、ＰＮＰ　トランジスタの周波数特性の悪さの
影響が小さい。更に差動アンプ（２０）の動作電流とダ
イオードｆ＋ｌ　、　　（４２）の動作電流（バイアス
電流）の大きさの制限がなく、利得を大幅に制御できる
。

第２図はこの発明の第２実施例を示すもので、同図にお
いて、第１図と対応する部分には同一符号を付し、その
詳細説明は省略する。

本実施例では、ダイオード（４１）　、　　（４２）の
カソード側を抵抗器（５０）で接続すると共にダイオー
ド（４１）のカソード側を定電流１０が流れる定電流Ｊ
（５１）を介して接地すると共にダイオード（４２）の
カソード側を定電流１ｏが流れる定電流源（５２）を介
して接地し、定電流源（５１）　、　　（５２）を流れ
る定電流ＩＯを直流電源（５３）を可変することにより
変えるようにする。その他の構成は第１図と同様である
。

斯る構成により本実施例でも電圧利得を動作電流１／Ｉ
ｏと比例関係にすることができる等第１実施例と略々同
様の作用効果を得ることができる。

〔発明の効果〕

上述の如くこの発明によれば、カレントミラーを負荷と
する第１の差動アンプと抵抗器を負荷とする第２の差動
アンプの間にバイアス電流が同時に供給される一対のダ
イオードを設け、バイアス電流の値を変更して第２の差
動アンプから得られる信号の利得を制御するようにした
ので、広い範囲の動作電流に対してバイアス電流（動作
電流）１／Ｔｏと電圧利得の実質的に比例した掛算回路
を比較的簡単な回路構成で容易に得ることができ、特に
集積回路化する場合には有用である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図はこ
の発明の他の実施例を示す接続図、第３図は従来回路の
一例を示す接続図である。（２０）は第１の差動アンプ、り２４）はカレントミラ
ー、（４）、　　（４２）はダイオード、（４３）　、
　　（４７）は定電流源、（４４）は差動アンプである
。第３図」−綻に宇市−１−Ｅ言１：昭和６１年　１月　９日特許庁＋Ｓ官　　宇　負゛　道　部　　殿適！、事件の表示昭和６０年　特　許　願　第２７４１７６号３、補止を
する者Ｄ件との関係　　　特許出願人１１ミ　所　東京部品用１×北品川６Ｊ−）ヨ１７番３
５号名（５１、（２１８）ソニー株式会社代表取締没　大　負°　典　Ｊ１＃４、代理人６、補止により増加する発明の数（１１明細書中、第２頁１３行及び第５頁７行の「第３
図」を「第２図」と訂【Ｅする。（２）　　間、第４頁のＶａＩＩｓ　＋　ｖ８１！１１
．　ＶＢＨｓ及びＶ　Ｒｌｉ　１０の各氏を夫々下記の
如く訂正する。」（３）　　同、同頁５行の「絶対温度」の後に「、Ｉｓ
ｓはトランジスタの飽和電流」を加入する。（４）同、第６頁１７行の「第１図〜第２図」を１第１
図」と訂正する。（５ン　　同、第７頁１行の「第１実施例」を］゛実施
例」と訂正する。（６）同、第９頁１５〜１６行のまたソし、・・・もの
とする。」を１゛尚、信号電流１０．ＩＬの影響を受け
ない。」と訂正する。（７）同、第１０頁１５行〜第１１頁１２行の１第２図
は・・・できる。」を削除する。（８）同、第１２頁７〜８行の１第２図は・・・従来回
路の」を「第２図は従来の」と訂正する。（９）図面中、第２図を削除し、第３図を朱書きの如く
第２図と訂正する。以上

Claims

【特許請求の範囲】カレントミラーを負荷とする第１の差動アンプの一対の
出力端子を第２の差動アンプの一対の入力端子に接続し
、上記第１の差動アンプの上記一対の出力端子と基準電位
間に夫々バイアス電流が同時に供給される一対のダイオ
ードを接続し、上記バイアス電流の値を変更して上記第２の差動アンプ
から得られる信号の利得を制御するようにしたことを特
徴とする掛算回路。