JPS63296404A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の目的〕 （産業上の利用分野） この発明は、出力のオフセットを改善した差動増幅回路
に関する。

（従来の技術） 一般に、差動増幅回路は、容量及び高抵抗を多用するこ
となく構成できるために、集積化には好適である。

第２図は従来から用いられている差動増幅回路の一構成
例を示す回路図である。同図に示す差動増幅回路は、各
々のベース相互間に差動入力が与えられるＮＰＮ型のバ
イポーラトランジスタＱ＋。

Ｑ２で差動対が構成されている。バイポーラトランジス
タＱ＋　、Ｑ２は、各々のエミッタが相互接続されて相
互接続点が定電流源１を介してグランドに接続されてお
り、バイポーラトランジスタＱ１のコレクタは電源■Ｃ
Ｃに接続され、バイポーラトランジスタＱ２のコレクタ
はウィルソン定電流回路３の一方の定電流端５に接続さ
れている。

ウィルソン定電流回路３は、ＰＮＰ型のパイボ−ラトラ
ンジスタＱ３　、Ｑ４　、Ｑ５を有し、バイポーラトラ
ンジスタＱ３　、Ｑ４は、各々のベースが接続されてい
るとともにバイポーラトランジスタＱ４のコレクタに接
続され、各々のエミッタがともに電源Ｖｃｃに接続され
ており、バイポーラトランジスタＱ３のコレクタは一方
の定電流端５に接続され、バイポーラトランジスタＱ４
のコレクタはバイポーラトランジスタＱ５のエミッタに
接続されている。また、バイポーラトランジスタＱ５は
、そのベースが定電流端５に接続され、コレクタが他方
の定電流端７に接続されており、この定電流端７は定電
流ｍ９を介してグランドに接続されているとともに負荷
ＲＬに接続されている。

ウィルソン定電流回路３は、このような構成において、
一方の定電流端５を流れる電流と同量の電流が他方の定
電流端７に流れるカレントミラー回路をなしている。

このような構成において、差動増幅回路は、ウィルソン
定電流回路３を能動負荷とした電流モード形となってい
るため、負荷電流ＩＬは温度及び電ｍ電圧等の変動に対
して変化しにりく、定電流で高抵抗を用いることなく高
利得を得ることができる。

（発明が解決しようとする問題点） 以上説明したような差動増幅回路において、差動入力Ｖ
ＩＮが零の場合に、バイポーラトランジスタＱ＋　、Ｑ
２の素子特性が同一で各々のバイポーラトランジスタ（
ｈ　、Ｑ２のベース電流が等しいとすれば、バイポーラ
トランジスタＱ２のベース電流ＩＢ２及びコレクタ電流
Ｉ２は次式で表わされる。

Ｉ２　＋ＩＢ２　＝Ｉ。

ここで、Ｉ０は定電流源１を流れる電流値の半分の電流
値とする。

さらに、ウィルソン定電流回路３のカレントミラー効果
により、バイポーラ１ヘランジスタＱ２のコレクタ電流
Ｉ２とバイポーラトランジスタＱ５のコレクタ電流Ｉ５
は等しくなる。したがって、バイポーラトランジスタＱ
５のコレクタ電流Ｉ５は、上式から次式に示すようにな
る。

Ｉｓ　　＝Ｉｏ　　−１８２ これにより、負荷ＲＬを流れる負荷電流ＩＬは次式で表
わされる。

ＩＬ　＝　１５−　Ｉｏ　＝−ＩＢ２ ここで、１０は定電流源９を流れる電流値とする。

したがって、差動入力ＶＩＮが零の場合にあっても、負
荷電流ＩＬ＝−ｒＢ２が負荷ＲＬにオフヒツト電流とし
て流れることになり、（−１８２ＸＲＬ　）の電圧がオ
フセット電圧として出力されてしまうという問題があっ
た。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、簡単な回路構成で出力のオ
フセットを補償した差動増幅回路を提供することにある
。

〔発明の構成〕

（問題点を解決するための手段） 上記目的を達成するために、この発明は、相互接続され
たエミッタが定電流源に接続されて差動対をなし、各々
のベース間に与えられる差動入力を増幅する１組の入力
バイポーラトランジスタと、一方の定電流端子を流れる
電流と同量の電流が他方の定電流端子に流れ、前記一方
の定電流端子は前記一方の入力バイポーラトランジスタ
のコレクタに接続され、前記他方の定電流端子は負荷に
接続されてなる定電流回路と、ベースが前記定電流回路
の一方の定電流端子に接続され、そのエミッタ・コレク
タ路が前記他方の入力バイポーラトランジスタのコレク
タを流れる電流の電流経路に挿入された補償用バイポー
ラトランジスタとから構成される。

（作用） 上記構成において、定電流回路の一方の定電流端子を流
れる電流に対する一方の入力バイポーラトランジスタの
ベース電流の影響を、補償用バイポーラトランジスタの
ベース電流により補償して、差動入力が零の場合に負荷
に電流が流れないようにしている。

（実施例） 以下、図面を用いてこの発明の一実施例を説明する。

第１図はこの発明の一実施例に係る差動増幅回路の構成
を示すブロック図である。同図に示す差動増幅回路は、
第２図に示した差動増幅回路に対してＮＰＮ型のバイポ
ーラトランジスタＱ６を付加したものであり、その他の
構成は第２図に示した差動増幅回路と同一であるので同
じ符号を付してその説明を省略する。

第１図において、バイポーラトランジスタＱ６は、その
ベースがバイポーラトランジスタＱ２のコレクタに接続
され、コレクタが電圧源ＶＣＣに接続されており、エミ
ッタがバイポーラトランジスタＱ１のコレクタに接続さ
れている。

このバイポーラトランジスタＱ６は、そのベース電流Ｉ
Ｂｅによって、ウィルソン定電流回路３の定電流端５を
流れる電流におけるバイポーラトランジスタＱ２のベー
ス電流１−８２の影響を補償するものである。

次に、バイポーラトランジスタＱ６におけるベース電流
ＩＢ２の補償について説明する。

第１図に示す差動増幅回路において、差動入力ＶＩＮが
零の場合には、バイポーラトランジスタＱ＋　、Ｑ２の
素子特性が同一で各々のバイポーラトランジスタＱ＋　
、Ｑ２のベース電流が等しいとすると、バイポーラトラ
ンジスタＱ２のベース電流ＩＢ２及びコレクタ電流Ｉ２
は、前述したように次式で表わされる。

１２　＋ｌＢ２−１゜ また、バイポーラトランジスタＱ３のコレクタからウィ
ルソン定電流回路３の定電流端５を介してバイポーラト
ランジスタＱ６のベース及びバイポーラトランジスタＱ
２のコレクタに流れる電流１３は、バイポーラトランジ
スタＱｅのベース電流ＩＢｅとバイポーラトランジスタ
Ｑ２のコレクタ電流Ｉ２の和となり、次式で表わされる
。

Ｉ３　＝Ｉ２　＋ＩＢ２ したがって、電流Ｉ３は上述した関係式から次式で示す
ようになる。

Ｉ３　＝　（Ｉｏ−１８２）＋Ｉ８ｅ ここで、新たに付加したバイポーラトランジスタＱａの
ベース電流ｌｅｅをバイポーラトランジスタＱ２のベー
ス電流１８２と同一に設定するようにすれば、Ｎ流１３
は上式から電流１ｏと等しくなる。

一方、ウィルソン定電流回路３のカレントミラー効果に
より、ウィルソン定電流回路３の他方の定電流端７を流
れる電流■５はＩ３と同じになるので、電流［５は電流
ＩＯと等しくなる。これにより、負荷電流ＩＬは定電流
源９を流れる電流が１ｏであるため零となる。

したがって、バイポーラトランジスタＱ＋　。

Ｑ２の各々のベース間に与えられる差動入力■ＩＮが等
しい場合には、負荷ＲＬに電流は流れず、出力のオフセ
ットは補償されることになる。

（発明の効果〕 以上説明したように、この発明によれば、定電流回路の
一方の定電流端子を流れる電流に対する一方の入力バイ
ポーラトランジスタのベースｍｌの影響を、補償用バイ
ポーラトランジスタのベース電流により補償して、差動
入力が零の場合に負荷に電流が流れないようにしたので
、簡単な回路構成で出力のオフセットを補償することが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る差動増幅回路の構成
を示す回路図、第２図は従来の差動増幅器の一構成例を
示す回路図である。 （図の主要な部分を表わす符号の説明）３・・・定電流
回路 Ｑ＋　、Ｑ２　、Ｑｓ・・・ＮＰＮ型のバイポーラトラ
ンジスタ

Claims (1)

1. 【特許請求の範囲】 相互接続されたエミッタが定電源に接続されて差動対を
   なし、各々のベース間に与えられる差動入力を増幅する
   １組の入力バイポーラトランジスタと、 一方の定電流端子を流れる電流と同量の電流が他方の定
   電流端子に流れ、前記一方の定電流端子は前記一方の入
   力バイポーラトランジスタのコレクタに接続され、前記
   他方の定電流端子は負荷に接続されてなる定電流回路と
   、 ベースが前記定電流回路の一方の定電流端子に接続され
   、そのエミッタ・コレクタ路が前記他方の入力バイポー
   ラトランジスタのコレクタを流れる電流の電流経路に挿
   入された補償用バイポーラトランジスタと、 を有することを特徴とする差動増幅回路。