JP2614272B2 - フィルター回路 - Google Patents
フィルター回路Info
- Publication number
- JP2614272B2 JP2614272B2 JP13207888A JP13207888A JP2614272B2 JP 2614272 B2 JP2614272 B2 JP 2614272B2 JP 13207888 A JP13207888 A JP 13207888A JP 13207888 A JP13207888 A JP 13207888A JP 2614272 B2 JP2614272 B2 JP 2614272B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はモノリシック集積回路におけるフィルター
回路に関するものである。
回路に関するものである。
（従来技術） IC（集積回路）内に例えば、アンプA1、A2の間にハイ
パスフィルターを構成する場合は第５図に示すようにIC
の端子P1、P2を２ヶ使用し、これにコンデンサＣを外付
けすることが一般的である。ただ端子数に制約があると
きは第６図に示すように後段のアンプA3を差動回路とし
１端子形のハイパスフィルターを実現させることもあ
る。第７図は第６図の１端子形のハイパスフィルターを
具体化した回路例を示すものである。
パスフィルターを構成する場合は第５図に示すようにIC
の端子P1、P2を２ヶ使用し、これにコンデンサＣを外付
けすることが一般的である。ただ端子数に制約があると
きは第６図に示すように後段のアンプA3を差動回路とし
１端子形のハイパスフィルターを実現させることもあ
る。第７図は第６図の１端子形のハイパスフィルターを
具体化した回路例を示すものである。
第７図において、トランジスタQ1〜Q5、定電流源Ｉは
差動増幅回路A3を構成しており、トランジスタQ1とQ2と
ベース間の電圧差に比例した出力電流i0を負荷回路RLに
出力する。入力信号電圧源VINの周波数fINが十分高く抵
抗Ｒに対しコンデンサＣのインピーダンスが低く無視で
きるとするとトランジスタQ1のベースは交流的に接地さ
れることになる。このときトランジスタQ2のベースには
入力信号電圧源VINが印加されており、トランジスタ
Q1、Q2のベース間の電圧は入力信号電圧源VINであり、
差動増幅回路A3コンダクタンス（電圧−電流変換利得）
をGmとすると出力電流i0はVIN・Gmとなる。
差動増幅回路A3を構成しており、トランジスタQ1とQ2と
ベース間の電圧差に比例した出力電流i0を負荷回路RLに
出力する。入力信号電圧源VINの周波数fINが十分高く抵
抗Ｒに対しコンデンサＣのインピーダンスが低く無視で
きるとするとトランジスタQ1のベースは交流的に接地さ
れることになる。このときトランジスタQ2のベースには
入力信号電圧源VINが印加されており、トランジスタ
Q1、Q2のベース間の電圧は入力信号電圧源VINであり、
差動増幅回路A3コンダクタンス（電圧−電流変換利得）
をGmとすると出力電流i0はVIN・Gmとなる。
また周波数fINが低い領域では抵抗Ｒに対しコンデン
サＣのインピーダンスが高くなり等価的にオープン状態
と考えれば、トランジスタQ1およびQ2のベース間電圧は
０となり、従ってi0＝０となる。つまり出力電流i0は、
ハイパスフィルターの特性を持つことになる。差動増幅
回路A3の入力インピーダンスが抵抗Ｒに対し十分高いと
すると、出力電流i0が3dB低下する低域カットオフ周波
数fCは、 fC＝1/（２πCR） となる。
サＣのインピーダンスが高くなり等価的にオープン状態
と考えれば、トランジスタQ1およびQ2のベース間電圧は
０となり、従ってi0＝０となる。つまり出力電流i0は、
ハイパスフィルターの特性を持つことになる。差動増幅
回路A3の入力インピーダンスが抵抗Ｒに対し十分高いと
すると、出力電流i0が3dB低下する低域カットオフ周波
数fCは、 fC＝1/（２πCR） となる。
この回路は、共通エミッタ接続を持った電圧入力の差
動増幅回路A3のため、少ない歪で動作できる範囲はトラ
ンジスタQ1、Q2のベース間の電圧差が±60mV程度、交流
で表わすと40mVrms程度である。つまり通過帯域の許容
入力が40mVrms程度しかないことになる。対策としてト
ランジスタQ1、Q2のエミッタにそれぞれ抵抗素子を挿入
し、電流負帰還をかけることによって歪を低下させ許容
入力を増加させることは可能であるが、この場合帰還用
の抵抗素子の電圧降下によって最低動作電圧VCCMINが上
昇してしまうことになる。第７図の入力信号電圧源VIN
＝40mVrms、トランジスタQ3のベース・エミッタ間電圧V
BE（Q3）＝0.7V、トランジスタQ1、Q6のコレクタ・エ
ミッタ間の飽和電圧をそれぞれVCESat（Q1）＝VCESat
（Q6）＝0.1Vとすると、 となる。
動増幅回路A3のため、少ない歪で動作できる範囲はトラ
ンジスタQ1、Q2のベース間の電圧差が±60mV程度、交流
で表わすと40mVrms程度である。つまり通過帯域の許容
入力が40mVrms程度しかないことになる。対策としてト
ランジスタQ1、Q2のエミッタにそれぞれ抵抗素子を挿入
し、電流負帰還をかけることによって歪を低下させ許容
入力を増加させることは可能であるが、この場合帰還用
の抵抗素子の電圧降下によって最低動作電圧VCCMINが上
昇してしまうことになる。第７図の入力信号電圧源VIN
＝40mVrms、トランジスタQ3のベース・エミッタ間電圧V
BE（Q3）＝0.7V、トランジスタQ1、Q6のコレクタ・エ
ミッタ間の飽和電圧をそれぞれVCESat（Q1）＝VCESat
（Q6）＝0.1Vとすると、 となる。
従って従来回路では、 1.許容入力が大きくできない。
2.最低動作電源電圧を低くできない。
3.バイアス電流源の他のバイアス電圧源Vrefが必要で回
路構成が複雑になる。
路構成が複雑になる。
等の問題があった。。
（発明が解決しようとする課題） 上記したフィルター回路では許容入力を大きくでき
ず、許容入力を大きくしたならば最低動作電源電圧が大
きくなることのほかにバイアス電流源の他にバイアス電
圧源を必要とし、回路構成を複雑なものにしていた。
ず、許容入力を大きくしたならば最低動作電源電圧が大
きくなることのほかにバイアス電流源の他にバイアス電
圧源を必要とし、回路構成を複雑なものにしていた。
そこでこの発明は、入力を電圧源とせず、電流源とし
て構成したことにより、上記した問題点のないフィルタ
ー回路を提供しようとするものである。
て構成したことにより、上記した問題点のないフィルタ
ー回路を提供しようとするものである。
［発明の構成］ （課題が解決するための手段） この発明のフィルター回路はベースが共通接続された
第４、第５のトランジスタから構成されるカレントミラ
ー回路と、エミッタが直接あるいは抵抗素子を介して基
準電位点に接続された第１、第２のトランジスタと、前
記第１のトランジスタのベースおよびコレクタと前記第
２のトランジスタのベースが直接あるいは抵抗素子を介
して接続された入力信号電流源と、ベースが直接あるい
は抵抗素子を介して前記第１、第２のトランジスタのベ
ースに接続され、コレクタが前記カレントミラー回路の
出力に接続された第３のトランジスタと、この第３のト
ランジスタと前記カレントミラー回路との接続点に接続
された出力端子と、前記第３のトランジスタのベースと
前記基準電位点あるいは交流的な基準電位点との間に接
続されたインピーダンス素子とを有するものである。
第４、第５のトランジスタから構成されるカレントミラ
ー回路と、エミッタが直接あるいは抵抗素子を介して基
準電位点に接続された第１、第２のトランジスタと、前
記第１のトランジスタのベースおよびコレクタと前記第
２のトランジスタのベースが直接あるいは抵抗素子を介
して接続された入力信号電流源と、ベースが直接あるい
は抵抗素子を介して前記第１、第２のトランジスタのベ
ースに接続され、コレクタが前記カレントミラー回路の
出力に接続された第３のトランジスタと、この第３のト
ランジスタと前記カレントミラー回路との接続点に接続
された出力端子と、前記第３のトランジスタのベースと
前記基準電位点あるいは交流的な基準電位点との間に接
続されたインピーダンス素子とを有するものである。
（作 用） 上記した手段において、前記第３のトランジスタのベ
ースと基準電位点間に接続したインピーダンス変化素子
をコンデンサＣを挿入した例を考えて見る。前記入力信
号電流源iINが零の場合は前記出力端子には直流電流が
流れない。入力信号電流源iINが零以外のとき出力端子
に流れる出力信号電流i0は、 となる。但しiC（Q2）、iC（Q3）は前記第２、第３のト
ランジスタのコレクタ電流、Ｒは前記抵抗素子の抵抗値
である。従ってω＝２πfIN（fINは入力信号電流iINの
周波数）が高くてωCR＞１のときi0＝iINとなり、ω＝
２πｆが低くωCR＜１の場合i0＝０となる。
ースと基準電位点間に接続したインピーダンス変化素子
をコンデンサＣを挿入した例を考えて見る。前記入力信
号電流源iINが零の場合は前記出力端子には直流電流が
流れない。入力信号電流源iINが零以外のとき出力端子
に流れる出力信号電流i0は、 となる。但しiC（Q2）、iC（Q3）は前記第２、第３のト
ランジスタのコレクタ電流、Ｒは前記抵抗素子の抵抗値
である。従ってω＝２πfIN（fINは入力信号電流iINの
周波数）が高くてωCR＞１のときi0＝iINとなり、ω＝
２πｆが低くωCR＜１の場合i0＝０となる。
このようにインピーダンス変化素子をコンデンサを例
にした場合の出力信号電流は、ハイパスフィルター特性
となる。
にした場合の出力信号電流は、ハイパスフィルター特性
となる。
（実施例） 以下、この発明の一実施例につき図面を参照し、詳細
に説明する。
に説明する。
第１図において、それぞれのエミッタが接地されたQ1
〜Q3はNPN型のトランジスタである。トランジスタQ1、Q
2のベースは入力信号電流源IINの接続されたトランジス
タQ1のコレクタに接続する。さらにトランジスタQ1のコ
レクタは入力直流電流源I1を介して電源VCCに接続す
る。PNPトランジスタQ4、Q5はベースを共通接続し、ト
ランジスタQ4のベースとコレクタを共通接続してカレン
トミラー回路CMを構成する。カレントミラー回路CMの入
力であるトランジスタQ4のコレクタはトランジスタQ2の
コレクタに接続する。トランジスタQ3のベースは抵抗Ｒ
を介してトランジスタQ1のコレクタに接続し、コレクタ
はカレントミラー回路CMの出力に接続する。この接続点
を出力端子OUTとし、出力端子OUTに負荷RLを接続する。
トランジスタQ3のベースおよび抵抗Ｒの接続点と接地間
にはコンデンサＣを接続している。
〜Q3はNPN型のトランジスタである。トランジスタQ1、Q
2のベースは入力信号電流源IINの接続されたトランジス
タQ1のコレクタに接続する。さらにトランジスタQ1のコ
レクタは入力直流電流源I1を介して電源VCCに接続す
る。PNPトランジスタQ4、Q5はベースを共通接続し、ト
ランジスタQ4のベースとコレクタを共通接続してカレン
トミラー回路CMを構成する。カレントミラー回路CMの入
力であるトランジスタQ4のコレクタはトランジスタQ2の
コレクタに接続する。トランジスタQ3のベースは抵抗Ｒ
を介してトランジスタQ1のコレクタに接続し、コレクタ
はカレントミラー回路CMの出力に接続する。この接続点
を出力端子OUTとし、出力端子OUTに負荷RLを接続する。
トランジスタQ3のベースおよび抵抗Ｒの接続点と接地間
にはコンデンサＣを接続している。
トランジスタQ1〜Q3は特性的に等しくエミッタ接地電
流増幅率βも十分大きくベース電流が実質的に無視でき
るとし、カレントミラー回路CMの出力電流であるトラン
ジスタQ5のコレクタ電流IC（Q5）が入力電流であるトラ
ンジスタQ2のコレクタ電流IC（Q2）と等しいとして以下
に作用を説明する。
流増幅率βも十分大きくベース電流が実質的に無視でき
るとし、カレントミラー回路CMの出力電流であるトラン
ジスタQ5のコレクタ電流IC（Q5）が入力電流であるトラ
ンジスタQ2のコレクタ電流IC（Q2）と等しいとして以下
に作用を説明する。
入力信号電流源IINの入力交流電流iINがiIN＝０の場
合、トランジスタQ1〜Q3、Q5のコレクタ電流は電流源I1
の電流I1と等しくIC（Q1）＝IC（Q2）＝IC（Q3）＝I
C（Q5）である。また出力端子OUTに流れる出力電流I0は
I0＝IC（Q5）−IC（Q3）であり、IC（Q3）＝IC（Q5）で
あることからI0＝０である。つまり出力端子OUTには直
流電流は流れない。
合、トランジスタQ1〜Q3、Q5のコレクタ電流は電流源I1
の電流I1と等しくIC（Q1）＝IC（Q2）＝IC（Q3）＝I
C（Q5）である。また出力端子OUTに流れる出力電流I0は
I0＝IC（Q5）−IC（Q3）であり、IC（Q3）＝IC（Q5）で
あることからI0＝０である。つまり出力端子OUTには直
流電流は流れない。
次に入力交流信号電流iINがiIN≠０の場合を第１図の
回路構成を交流的な等価回路で現わした第２図を用いて
考えてみる。トランジスタQ2の交流コレクタ電流i
C（Q2）はトランジスタQ1のエミッタ等価抵抗re（Q1）
がre（Q1）≪Ｒとすると、 となり、交流コレクタ電流iC（Q2）はコンデンサＣの両
端電圧eCに依存する。またトランジスタQ3の交流コレク
タ電流iC（Q3）は、 となる。交流出力信号電流i0は、 i0＝iC（Q2）−ｉ（Q3） ＝iIN（１−（1/jωcR＋１）） となる。ω＝２πfIN（fINは入力交流信号電流の周波
数）が高くてωCR≫１のときi0＝iINとなり、ω＝２πf
INが低くωCR≪１のときiIN＝０となる。つまり交流出
力信号電流i0はハイパスフィルター特性を有することに
なる。このとき−3dBカットオフ周波数fCは、 fC＝1/2πCRで求められる。
回路構成を交流的な等価回路で現わした第２図を用いて
考えてみる。トランジスタQ2の交流コレクタ電流i
C（Q2）はトランジスタQ1のエミッタ等価抵抗re（Q1）
がre（Q1）≪Ｒとすると、 となり、交流コレクタ電流iC（Q2）はコンデンサＣの両
端電圧eCに依存する。またトランジスタQ3の交流コレク
タ電流iC（Q3）は、 となる。交流出力信号電流i0は、 i0＝iC（Q2）−ｉ（Q3） ＝iIN（１−（1/jωcR＋１）） となる。ω＝２πfIN（fINは入力交流信号電流の周波
数）が高くてωCR≫１のときi0＝iINとなり、ω＝２πf
INが低くωCR≪１のときiIN＝０となる。つまり交流出
力信号電流i0はハイパスフィルター特性を有することに
なる。このとき−3dBカットオフ周波数fCは、 fC＝1/2πCRで求められる。
この回路の入力インピーダンスはトランジスタQ1のエ
ミッタ等価抵抗re（Q1）であり、re（Q1）＝VT/I
C（Q1）である。VTは電子の熱電圧＝kT/qであり、常温
で約26mVである。ここでIC（Q1）＝100μＡとするとre
（Q1）は260Ωと非常に小さい。またこのときiIN＝10μ
AP-Pとすると、入力電圧e1＝re（Q1）iINのため、入力
電圧振幅は2.6mVP-Pと非常に小さい。この回路の最低動
作源電圧 と非常に低くすることが可能である。またこの回路は大
振幅の電圧処理部分がないため、入力信号電流の大きな
変化に対しても原理的に歪を生じないものとなる。
ミッタ等価抵抗re（Q1）であり、re（Q1）＝VT/I
C（Q1）である。VTは電子の熱電圧＝kT/qであり、常温
で約26mVである。ここでIC（Q1）＝100μＡとするとre
（Q1）は260Ωと非常に小さい。またこのときiIN＝10μ
AP-Pとすると、入力電圧e1＝re（Q1）iINのため、入力
電圧振幅は2.6mVP-Pと非常に小さい。この回路の最低動
作源電圧 と非常に低くすることが可能である。またこの回路は大
振幅の電圧処理部分がないため、入力信号電流の大きな
変化に対しても原理的に歪を生じないものとなる。
なお、第１図の回路ではトランジスタQ3と接地間には
コンデンサＣを入れてハイパスフィルター特性とした
が、コイルＬ、コンデンサＣの直列回路を入れるとバイ
パスフィルターが構成できる。またトランジスタQ2のベ
ースにベース電流を補正する抵抗（例えばR/2）を入れ
てもよい。
コンデンサＣを入れてハイパスフィルター特性とした
が、コイルＬ、コンデンサＣの直列回路を入れるとバイ
パスフィルターが構成できる。またトランジスタQ2のベ
ースにベース電流を補正する抵抗（例えばR/2）を入れ
てもよい。
第３図はこの発明の他の実施例を示すものである。こ
の実施例はトランジスタQ4、Q5のベース電流によるカレ
ントミラーの入出力の電流誤差を補正するためトランジ
スタQ6を付加したものである。この場合最低動作電源電
圧VCCMINは第１図に比して高くなる。
の実施例はトランジスタQ4、Q5のベース電流によるカレ
ントミラーの入出力の電流誤差を補正するためトランジ
スタQ6を付加したものである。この場合最低動作電源電
圧VCCMINは第１図に比して高くなる。
第４図はこの発明のもう一つの他の実施例を示すもの
である。この実施例はトランジスタQ1と電流源I1間に図
示極性のダイオードQ9を接続し、ダイオードQ9と電流電
源I1間にベースを接続し、ダイオードQ9によりバイアス
されるトランジスタQ10はエミッタをトランジスタQ2の
コレクタに、コレクタをトランジスタQ4のコレクタに接
続している。トランジスタQ10のベースはエミッタをト
ランジスタQ3のコレクタに、コレクタを出力端子OUTに
接続したトランジスタQ11のベースに接続するとともに
コレクタを電源VCCに、エミッタをトランジスタQ2と抵
抗Ｒに接続したトランジスタQ12のベースに共通接続し
ている。トランジスタQ4、Q5のベースを共通接続し、ト
ランジスタQ5のベースとコレクタを共通接続してカレン
トミラー回路CMのトランジスタQ5のコレクタにエミッタ
を出力端子OUTにコレクタを接続したトランジスタQ13の
ベースはトランジスタQ4のコレクタに接続している。
である。この実施例はトランジスタQ1と電流源I1間に図
示極性のダイオードQ9を接続し、ダイオードQ9と電流電
源I1間にベースを接続し、ダイオードQ9によりバイアス
されるトランジスタQ10はエミッタをトランジスタQ2の
コレクタに、コレクタをトランジスタQ4のコレクタに接
続している。トランジスタQ10のベースはエミッタをト
ランジスタQ3のコレクタに、コレクタを出力端子OUTに
接続したトランジスタQ11のベースに接続するとともに
コレクタを電源VCCに、エミッタをトランジスタQ2と抵
抗Ｒに接続したトランジスタQ12のベースに共通接続し
ている。トランジスタQ4、Q5のベースを共通接続し、ト
ランジスタQ5のベースとコレクタを共通接続してカレン
トミラー回路CMのトランジスタQ5のコレクタにエミッタ
を出力端子OUTにコレクタを接続したトランジスタQ13の
ベースはトランジスタQ4のコレクタに接続している。
上記構成において、トランジスタQ9〜Q13はトランジ
スタQ1〜Q3の電源電圧の依存性を少なくするとともにト
ランジスタQ13はカレントミラー回路CMの出力電流の電
源電圧の依存性も少なくし、電源電圧の変動による弊害
も少なくできる。この場合でも最低動作電源電圧VCCMIN
は第１図に比して高くなる。
スタQ1〜Q3の電源電圧の依存性を少なくするとともにト
ランジスタQ13はカレントミラー回路CMの出力電流の電
源電圧の依存性も少なくし、電源電圧の変動による弊害
も少なくできる。この場合でも最低動作電源電圧VCCMIN
は第１図に比して高くなる。
［発明の効果］ 以上記載したようにこの発明によるフィルター回路に
よれば、最低動作電圧を低くすることができるとともに
大きな入力変化に対しても原理的に歪を生じないものと
なる。またIC化した場合外付インピーダンス素子を１端
子で接続できるばかりかバイアス用（基準）電圧源が不
要なため極めてシンプルな構成にできるものである。
よれば、最低動作電圧を低くすることができるとともに
大きな入力変化に対しても原理的に歪を生じないものと
なる。またIC化した場合外付インピーダンス素子を１端
子で接続できるばかりかバイアス用（基準）電圧源が不
要なため極めてシンプルな構成にできるものである。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の交流等価回路図、第３図はこの発明の他の実施例
を示す回路図、第４図はこの発明のもう一つの実施例を
示回路図、第５図は従来の回路図、第６図は他の従来の
回路図、第７図は第６図の具体的な回路図である。 Q1、Q2、Q3……トランジスタ Ｒ……抵抗 CM……カレントミラー Ｃ……コンデンサ
１図の交流等価回路図、第３図はこの発明の他の実施例
を示す回路図、第４図はこの発明のもう一つの実施例を
示回路図、第５図は従来の回路図、第６図は他の従来の
回路図、第７図は第６図の具体的な回路図である。 Q1、Q2、Q3……トランジスタ Ｒ……抵抗 CM……カレントミラー Ｃ……コンデンサ
Claims (3)
- 【請求項１】ベースが共通接続された第４、第５のトラ
ンジスタから構成されるカレントミラー回路と、 エミッタが直接あるいは抵抗素子を介して基準電位点に
接続された第１、第２のトランジスタと、 前記第１のトランジスタのベースおよびコレクタと前記
第２のトランジスタのベースが直接あるいは抵抗素子を
介して接続された入力信号電流源と、 ベースが直接あるいは抵抗素子を介して前記第１、第２
のトランジスタのベースに接続され、コレクタが前記カ
レントミラー回路の出力に接続された第３のトランジス
タと、 この第３のトランジスタと前記カレントミラー回路との
接続点に接続された出力端子と、 前記第３のトランジスタのベースと前記基準電位点ある
いは交流的な基準電位点との間に接続されたインピーダ
ンス素子と を有することを特徴とするフィルター回路。 - 【請求項２】前記カレントミラー回路の共通ベース間と
入力間に前記第１のトランジスタないし第３のトランジ
スタの各ベースによる各コレクタ電流の誤差を補正する
手段を接続してなることを特徴とする請求項１記載のフ
ィルター回路。 - 【請求項３】前記第１のトランジスタないし第３のトラ
ンジスタのコレクタと前記カレントミラー回路間に電源
電圧の変動による該第１のトランジスタないし第３のト
ランジスタのコレクタ電流の誤差を補正する手段を接続
してなることを特徴とする請求項１記載のフィルター回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207888A JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207888A JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300705A JPH01300705A (ja) | 1989-12-05 |
| JP2614272B2 true JP2614272B2 (ja) | 1997-05-28 |
Family
ID=15072994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13207888A Expired - Fee Related JP2614272B2 (ja) | 1988-05-30 | 1988-05-30 | フィルター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614272B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2625283B2 (ja) * | 1991-06-24 | 1997-07-02 | 関西日本電気株式会社 | ローパスフィルタ |
-
1988
- 1988-05-30 JP JP13207888A patent/JP2614272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01300705A (ja) | 1989-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPS6260847B2 (ja) | ||
| JPS6337966B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6228087Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP2865296B2 (ja) | 利得制御装置 | |
| JP3237793B2 (ja) | 電流源回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6121857Y2 (ja) | ||
| JPS6221059Y2 (ja) | ||
| JPH0254966B2 (ja) | ||
| JPH0153931B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS63296404A (ja) | 差動増幅回路 | |
| JPS625488B2 (ja) | ||
| JPH0516767B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |