JP3237793B2 - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JP3237793B2 JP3237793B2 JP35466592A JP35466592A JP3237793B2 JP 3237793 B2 JP3237793 B2 JP 3237793B2 JP 35466592 A JP35466592 A JP 35466592A JP 35466592 A JP35466592 A JP 35466592A JP 3237793 B2 JP3237793 B2 JP 3237793B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- transistor
- transistors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図３及び図４） 発明が解決しようとする課題（図５〜図７） 課題を解決するための手段（図１及び図２） 作用（図１及び図２） 実施例（図１及び図２） 発明の効果
【０００２】
【産業上の利用分野】本発明は電流源回路に関し、例え
ば乗算器や増幅器の電流源に用いて好適なものである。
ば乗算器や増幅器の電流源に用いて好適なものである。
【０００３】
【従来の技術】従来、種々のアナログ回路（例えば図３
に示す乗算回路や図４に示す差動増幅回路）では電流源
が必須の構成要素として用いられている。
に示す乗算回路や図４に示す差動増幅回路）では電流源
が必須の構成要素として用いられている。
【０００４】図３において１は全体として乗算回路を示
し、ダイオード対とエミツタ共通差動対を基本構成とす
るいわゆるギルバートセルの改良回路であり２組のギル
バートセルによつてＡＢ級の動作をするようになされて
いる。
し、ダイオード対とエミツタ共通差動対を基本構成とす
るいわゆるギルバートセルの改良回路であり２組のギル
バートセルによつてＡＢ級の動作をするようになされて
いる。
【０００５】すなわちダイオード接続されたトランジス
タＱ１、Ｑ２の差動対を入力段とし、エミツタが共通に
接続されたトランジスタＱ３、Ｑ４の差動対を出力段と
する第１のギルバートセルと、ダイオード接続されたト
ランジスタＱ５、Ｑ６の差動対を入力段とし、エミツタ
が共通に接続されたトランジスタＱ７、Ｑ８の差動対を
出力段とする第２のギルバートセルとによつて構成され
ている。
タＱ１、Ｑ２の差動対を入力段とし、エミツタが共通に
接続されたトランジスタＱ３、Ｑ４の差動対を出力段と
する第１のギルバートセルと、ダイオード接続されたト
ランジスタＱ５、Ｑ６の差動対を入力段とし、エミツタ
が共通に接続されたトランジスタＱ７、Ｑ８の差動対を
出力段とする第２のギルバートセルとによつて構成され
ている。
【０００６】入力段のトランジスタＱ１、Ｑ２の差動対
及びＱ５、Ｑ６の差動対は、その共通エミツタがそれぞ
れ電流源２の入力端Ｐ１及びＰ２に接続されている。電
流源２は入力端Ｐ１及びＰ２より電流ＩX をそれぞれ引
き込むようになされている。
及びＱ５、Ｑ６の差動対は、その共通エミツタがそれぞ
れ電流源２の入力端Ｐ１及びＰ２に接続されている。電
流源２は入力端Ｐ１及びＰ２より電流ＩX をそれぞれ引
き込むようになされている。
【０００７】ここでトランジスタＱ１及びＱ６のエミツ
タ面積はそれぞれトランジスタＱ５及びＱ２のエミツタ
面積のＮ倍になつている。これによりトランジスタＱ１
及びＱ６はトランジスタＱ５及びＱ２に対してＮ倍のエ
ミツタ電流を流すことができるようになされている。
タ面積はそれぞれトランジスタＱ５及びＱ２のエミツタ
面積のＮ倍になつている。これによりトランジスタＱ１
及びＱ６はトランジスタＱ５及びＱ２に対してＮ倍のエ
ミツタ電流を流すことができるようになされている。
【０００８】また出力段のトランジスタＱ３、Ｑ４の差
動対及びＱ７、Ｑ８の差動対は、その共通エミツタがそ
れぞれ電流源３及び４に接続されている。因みにトラン
ジスタＱ３及びＱ８のコレクタは電源電圧ＶCCにそれぞ
れ直接に接続されている。トランジスタＱ７及びＱ４の
コレクタはカレントミラー型の電流源５及び６を介して
電源電圧ＶCCにそれぞれ接続されている。
動対及びＱ７、Ｑ８の差動対は、その共通エミツタがそ
れぞれ電流源３及び４に接続されている。因みにトラン
ジスタＱ３及びＱ８のコレクタは電源電圧ＶCCにそれぞ
れ直接に接続されている。トランジスタＱ７及びＱ４の
コレクタはカレントミラー型の電流源５及び６を介して
電源電圧ＶCCにそれぞれ接続されている。
【０００９】またトランジスタＱ３、Ｑ７及びＱ４、Ｑ
８のベースはそれぞれ共通に接続されて前段のトランジ
スタＱ２、Ｑ６及びＱ１、Ｑ５の共通コレクタに接続さ
れている。トランジスタＱ３及びＱ８のエミツタ面積は
それぞれトランジスタＱ７及びＱ４のエミツタ面積のＮ
倍になつている。
８のベースはそれぞれ共通に接続されて前段のトランジ
スタＱ２、Ｑ６及びＱ１、Ｑ５の共通コレクタに接続さ
れている。トランジスタＱ３及びＱ８のエミツタ面積は
それぞれトランジスタＱ７及びＱ４のエミツタ面積のＮ
倍になつている。
【００１０】これにより入力段に電流ＩX を変調度ａで
変調した信号電流ａ・ＩX を有する１対の差動電流ＩX
・(1+a) 及びＩX ・(1-a) が与えられると、出力段は電
流源６とトランジスタＱ４との接続中点より変調度ａに
比例した信号Ｓ１を出力するようになされている。
変調した信号電流ａ・ＩX を有する１対の差動電流ＩX
・(1+a) 及びＩX ・(1-a) が与えられると、出力段は電
流源６とトランジスタＱ４との接続中点より変調度ａに
比例した信号Ｓ１を出力するようになされている。
【００１１】また差電流増幅回路７（図４）は、電流源
８の出力端Ｐ３及びＰ４に１対の出力用トランジスタＱ
１１及びＱ１２のベースが接続されて構成されている。
８の出力端Ｐ３及びＰ４に１対の出力用トランジスタＱ
１１及びＱ１２のベースが接続されて構成されている。
【００１２】電流源８は、トランジスタＱ９及びＱ１０
のそれぞれのコレクタと抵抗Ｒ１及びＲ２の直列回路を
接続点Ｐ５及びＰ６において接続するようになされてお
り、抵抗Ｒ１及びＲ２の接続中点をトランジスタＱ９及
びＱ１０のベースに接続している。接続点Ｐ５及びＰ６
はそれぞれ電流源８の入力端Ｐ７、Ｐ８及び出力端Ｐ
３、Ｐ４に接続されている。
のそれぞれのコレクタと抵抗Ｒ１及びＲ２の直列回路を
接続点Ｐ５及びＰ６において接続するようになされてお
り、抵抗Ｒ１及びＲ２の接続中点をトランジスタＱ９及
びＱ１０のベースに接続している。接続点Ｐ５及びＰ６
はそれぞれ電流源８の入力端Ｐ７、Ｐ８及び出力端Ｐ
３、Ｐ４に接続されている。
【００１３】ここで入力端Ｐ７及びＰ８に互いに逆相の
信号電流ｉ及び−ｉが重畳された１対の差動電流Ｉ0 ＋
ｉ及びＩ0 −ｉが与えられると、電流源８は、トランジ
スタＱ９及びＱ１０で電流Ｉ0 をそれぞれ引き込み、そ
の共通エミツタより接地ラインＧＮＤに流すと共に信号
電流ｉを抵抗Ｒ１及びＲ２に流す。
信号電流ｉ及び−ｉが重畳された１対の差動電流Ｉ0 ＋
ｉ及びＩ0 −ｉが与えられると、電流源８は、トランジ
スタＱ９及びＱ１０で電流Ｉ0 をそれぞれ引き込み、そ
の共通エミツタより接地ラインＧＮＤに流すと共に信号
電流ｉを抵抗Ｒ１及びＲ２に流す。
【００１４】これにより抵抗Ｒ１及びＲ２間（すなわち
出力端Ｐ３及びＰ４間）に電位差が生じ、その電位差に
よつてトランジスタＱ１１及びＱ１２には増幅された差
分電流ａ・ｉを有する１対のコレクタ電流Ｉ1 及びＩ2
（＝Ｉ0 ＋ａ・ｉ及びＩ0 −ａ・ｉ）が流れる。この結
果差電流増幅回路７は信号電流ｉをａ倍して出力するよ
うになされている。
出力端Ｐ３及びＰ４間）に電位差が生じ、その電位差に
よつてトランジスタＱ１１及びＱ１２には増幅された差
分電流ａ・ｉを有する１対のコレクタ電流Ｉ1 及びＩ2
（＝Ｉ0 ＋ａ・ｉ及びＩ0 −ａ・ｉ）が流れる。この結
果差電流増幅回路７は信号電流ｉをａ倍して出力するよ
うになされている。
【００１５】
【発明が解決しようとする課題】ところで乗算回路１の
場合、電流源２は正しい信号を出力するため入力端Ｐ１
及びＰ２を適当な直流電位に保つと共に同一の電流ＩX
を引き込むという特性が要求される。
場合、電流源２は正しい信号を出力するため入力端Ｐ１
及びＰ２を適当な直流電位に保つと共に同一の電流ＩX
を引き込むという特性が要求される。
【００１６】この電流源２としては、最も簡単な具体例
として図５に示すカレントミラー型の電流源９が考えら
れる。
として図５に示すカレントミラー型の電流源９が考えら
れる。
【００１７】この電流源９の場合、トランジスタＱ１３
及びＱ１４のコレクタ電流Ｉ3 及びＩ4 がほぼ等しくな
るが、入力端Ｐ１より流れ込む電流の一部がベース電流
ＩB1として使われるので、入力端Ｐ１より流れ込む電流
と入力端Ｐ２より流れ込む電流が厳密には等しくならな
いという問題があつた。
及びＱ１４のコレクタ電流Ｉ3 及びＩ4 がほぼ等しくな
るが、入力端Ｐ１より流れ込む電流の一部がベース電流
ＩB1として使われるので、入力端Ｐ１より流れ込む電流
と入力端Ｐ２より流れ込む電流が厳密には等しくならな
いという問題があつた。
【００１８】また図６に示す電流源１０の場合、電流源
９にトランジスタＱ１５よりなるエミツタフオロワを付
加したものであり、入力端Ｐ１及びＰ２より流れ込む電
流の大きさはほぼ等しくできるようになされている。
９にトランジスタＱ１５よりなるエミツタフオロワを付
加したものであり、入力端Ｐ１及びＰ２より流れ込む電
流の大きさはほぼ等しくできるようになされている。
【００１９】ところがこの電流源１０の場合、エミツタ
フオロワを付加したことにより入力端Ｐ１の電位が接地
ラインＧＮＤより２・ＶF （ここでＶF は半導体のＰＮ
接合の順方向電圧降下）分だけ上昇し、有効なダイナミ
ツクレンジが減少するという問題があつた。
フオロワを付加したことにより入力端Ｐ１の電位が接地
ラインＧＮＤより２・ＶF （ここでＶF は半導体のＰＮ
接合の順方向電圧降下）分だけ上昇し、有効なダイナミ
ツクレンジが減少するという問題があつた。
【００２０】また入力端Ｐ１及びＰ２より電流ＩX を等
しく引き込むためには入力端Ｐ１の電位は固定、入力端
Ｐ２の電位は任意となる。これにより１対の差動電流Ｉ
X ・(1+a) 及びＩX ・(1-a) において、変調度ａとして
正弦波を与えると、入力端Ｐ１の電位が２・ＶF に固定
されているのに対して入力端Ｐ２の電位は２・ＶF を中
心に上下に変動する（図７）。すなわち入力端Ｐ１及び
Ｐ２の電位は非対称に変化するので、乗算回路１の電流
源２として用いる場合には線形性に若干の好ましくない
影響が与えられるという問題があつた。
しく引き込むためには入力端Ｐ１の電位は固定、入力端
Ｐ２の電位は任意となる。これにより１対の差動電流Ｉ
X ・(1+a) 及びＩX ・(1-a) において、変調度ａとして
正弦波を与えると、入力端Ｐ１の電位が２・ＶF に固定
されているのに対して入力端Ｐ２の電位は２・ＶF を中
心に上下に変動する（図７）。すなわち入力端Ｐ１及び
Ｐ２の電位は非対称に変化するので、乗算回路１の電流
源２として用いる場合には線形性に若干の好ましくない
影響が与えられるという問題があつた。
【００２１】一方、差電流増幅回路７の電流源８の場
合、これを構成する１対のトランジスタＱ９及びＱ１０
のベース及びエミツタがそれぞれ共通に接続されている
ので同一のコレクタ電流Ｉ0 が流れる。従つて入力端Ｐ
７及びＰ８に１対の差動電流Ｉ0 ＋ｉ及びＩ0 −ｉが入
力されると信号電流ｉは抵抗Ｒ１及びＲ２を流れ、抵抗
Ｒ１及びＲ２間（すなわち出力端Ｐ３及びＰ４間）に
（Ｒ１＋Ｒ２）・ｉの電位差を生じる。
合、これを構成する１対のトランジスタＱ９及びＱ１０
のベース及びエミツタがそれぞれ共通に接続されている
ので同一のコレクタ電流Ｉ0 が流れる。従つて入力端Ｐ
７及びＰ８に１対の差動電流Ｉ0 ＋ｉ及びＩ0 −ｉが入
力されると信号電流ｉは抵抗Ｒ１及びＲ２を流れ、抵抗
Ｒ１及びＲ２間（すなわち出力端Ｐ３及びＰ４間）に
（Ｒ１＋Ｒ２）・ｉの電位差を生じる。
【００２２】この電位差によつてトランジスタＱ１１及
びＱ１２のコレクタ電流Ｉ0 ＋ａ・ｉ及びＩ0 −ａ・ｉ
に現れる差分電流ａ・ｉは、抵抗Ｒ１及びＲ２を同一抵
抗値Ｒ、相互コンダクタンスｇm 及び定数ＶT を用いて
次式
びＱ１２のコレクタ電流Ｉ0 ＋ａ・ｉ及びＩ0 −ａ・ｉ
に現れる差分電流ａ・ｉは、抵抗Ｒ１及びＲ２を同一抵
抗値Ｒ、相互コンダクタンスｇm 及び定数ＶT を用いて
次式
【数１】 で与えられる。
【００２３】定数ＶT はボルツマン定数ｋ、絶対温度
Ｔ、電子の電荷量ｑを用いてＶT ＝ｋ・Ｔ／ｑで与えら
れ、常温で約２６〔ｍＶ〕の値となる。
Ｔ、電子の電荷量ｑを用いてＶT ＝ｋ・Ｔ／ｑで与えら
れ、常温で約２６〔ｍＶ〕の値となる。
【００２４】（１）式により、この差電流増幅回路７に
おいては増幅度を大きく設定するためには抵抗Ｒ１及び
Ｒ２を大きくする必要があることが分かる。
おいては増幅度を大きく設定するためには抵抗Ｒ１及び
Ｒ２を大きくする必要があることが分かる。
【００２５】しかし抵抗Ｒ１及びＲ２を大きくし過ぎる
と抵抗Ｒ１及びＲ２を流れるトランジスタＱ９及びＱ１
０のベース電流により出力端Ｐ３及びＰ４の接地ライン
ＧＮＤに対するそれぞれの電位が上昇し、トランジスタ
Ｑ１１及びＱ１２の動作電流が電流Ｉ0 よりずれてき
て、増幅率ｈFEや温度に依存する傾向が強くなるという
問題があつた。
と抵抗Ｒ１及びＲ２を流れるトランジスタＱ９及びＱ１
０のベース電流により出力端Ｐ３及びＰ４の接地ライン
ＧＮＤに対するそれぞれの電位が上昇し、トランジスタ
Ｑ１１及びＱ１２の動作電流が電流Ｉ0 よりずれてき
て、増幅率ｈFEや温度に依存する傾向が強くなるという
問題があつた。
【００２６】本発明は以上の点を考慮してなされたもの
で、信号電流の変動によらず２つの端子に流れる電流を
互いに等しくでき、かつ２つの端子の電位の関係が対称
となる電流源回路を提案しようとするものである。
で、信号電流の変動によらず２つの端子に流れる電流を
互いに等しくでき、かつ２つの端子の電位の関係が対称
となる電流源回路を提案しようとするものである。
【００２７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の端子Ｐ１４及び第２の端子
Ｐ１１に出力端及び入力端がそれぞれ接続された第１の
トランジスタＱ１６及び第２のトランジスタＱ１７でな
る第１の電流ミラー回路１２と、第１の端子Ｐ１４及び
第２の端子Ｐ１１に入力端及び出力端がそれぞれ接続さ
れた第３のトランジスタＱ１８及び第４のトランジスタ
Ｑ１９でなる第２の電流ミラー回路１３と、第１の端子
Ｐ１４及び第２の端子Ｐ１１にそれぞれの入力端が接続
されると共に、それぞれの出力端から出力信号を導出す
る第５のトランジスタＱ２０及び第６のトランジスタＱ
２１と、第１の端子Ｐ１４及び第２の端子Ｐ１１間に接
続された抵抗Ｒ３とを具え、第１の端子Ｐ１４及び第２
の端子Ｐ１１にそれぞれ対応する第１及び第２の入力信
号における差電流のみを抵抗Ｒ３に流すようにする。ま
た本発明においては、第１の端子Ｐ１４にコレクタが接
続され、エミツタが第１の基準電位ＧＮＤに接続された
第１のトランジスタＱ１７と、当該第１のトランジスタ
Ｑ１７のベースにコレクタ及びベースが共通接続される
と共に第２の端子Ｐ１１に接続され、エミツタが第１の
基準電位ＧＮＤに接続された第２のトランジスタＱ１６
とでなる第１の電流ミラー回路１２と、第２の端子Ｐ１
１にコレクタが接続され、エミツタが第１の基準電位Ｇ
ＮＤに接続された第３のトランジスタＱ１９と、当該第
３のトランジスタＱ１９のベースにコレクタ及びベース
が共通接続されると共に第１の端子Ｐ１４に接続され、
エミツタが第１の基準電位ＧＮＤに接続された第４のト
ランジスタＱ１８とでなる第２の電流ミラー回路１３と
を具え、ダイオードとして機能する第５及び第６のトラ
ンジスタＱ１、Ｑ２における共通出力端が接続される第
１の端子Ｐ１４の電位と、ダイオードとして機能する第
７及び第８のトランジスタＱ５、Ｑ６における共通出力
端が接続される第２の端子Ｐ１１の電位とを第５及び第
７Ｑ１、Ｑ５のトランジスタにより分流された第１の入
力信号及び第６及び第８のトランジスタＱ２、Ｑ６によ
り分流された第２の入力信号に含まれる交流信号の変調
度によらず一定とする。
め本発明においては、第１の端子Ｐ１４及び第２の端子
Ｐ１１に出力端及び入力端がそれぞれ接続された第１の
トランジスタＱ１６及び第２のトランジスタＱ１７でな
る第１の電流ミラー回路１２と、第１の端子Ｐ１４及び
第２の端子Ｐ１１に入力端及び出力端がそれぞれ接続さ
れた第３のトランジスタＱ１８及び第４のトランジスタ
Ｑ１９でなる第２の電流ミラー回路１３と、第１の端子
Ｐ１４及び第２の端子Ｐ１１にそれぞれの入力端が接続
されると共に、それぞれの出力端から出力信号を導出す
る第５のトランジスタＱ２０及び第６のトランジスタＱ
２１と、第１の端子Ｐ１４及び第２の端子Ｐ１１間に接
続された抵抗Ｒ３とを具え、第１の端子Ｐ１４及び第２
の端子Ｐ１１にそれぞれ対応する第１及び第２の入力信
号における差電流のみを抵抗Ｒ３に流すようにする。ま
た本発明においては、第１の端子Ｐ１４にコレクタが接
続され、エミツタが第１の基準電位ＧＮＤに接続された
第１のトランジスタＱ１７と、当該第１のトランジスタ
Ｑ１７のベースにコレクタ及びベースが共通接続される
と共に第２の端子Ｐ１１に接続され、エミツタが第１の
基準電位ＧＮＤに接続された第２のトランジスタＱ１６
とでなる第１の電流ミラー回路１２と、第２の端子Ｐ１
１にコレクタが接続され、エミツタが第１の基準電位Ｇ
ＮＤに接続された第３のトランジスタＱ１９と、当該第
３のトランジスタＱ１９のベースにコレクタ及びベース
が共通接続されると共に第１の端子Ｐ１４に接続され、
エミツタが第１の基準電位ＧＮＤに接続された第４のト
ランジスタＱ１８とでなる第２の電流ミラー回路１３と
を具え、ダイオードとして機能する第５及び第６のトラ
ンジスタＱ１、Ｑ２における共通出力端が接続される第
１の端子Ｐ１４の電位と、ダイオードとして機能する第
７及び第８のトランジスタＱ５、Ｑ６における共通出力
端が接続される第２の端子Ｐ１１の電位とを第５及び第
７Ｑ１、Ｑ５のトランジスタにより分流された第１の入
力信号及び第６及び第８のトランジスタＱ２、Ｑ６によ
り分流された第２の入力信号に含まれる交流信号の変調
度によらず一定とする。
【００２８】
【作用】電流源１１を適用した差電流増幅回路１４にお
いては、利得を大きくしなければならない場合でも、直
線的な動作点の変動を回避し得ることに加え、ダイナミ
ツクレンジを大きくできる。また、電流源１１を電流源
２に適用した乗算回路１においては、端子電圧を対称と
することができると共に、トランジスタで必要な動作電
圧をも少なくでき、かくして、ダイナミツクレンジを大
きくできることに加え、ロスをも少なくすることができ
る。
いては、利得を大きくしなければならない場合でも、直
線的な動作点の変動を回避し得ることに加え、ダイナミ
ツクレンジを大きくできる。また、電流源１１を電流源
２に適用した乗算回路１においては、端子電圧を対称と
することができると共に、トランジスタで必要な動作電
圧をも少なくでき、かくして、ダイナミツクレンジを大
きくできることに加え、ロスをも少なくすることができ
る。
【００２９】これにより電流源回路１１を増幅器１４の
電流源１１として用いる場合に利得を大きくしなければ
ならないときにも直流の動作点の変動をなくすことがで
きる。また乗算器１の電流源２として用いる場合にも端
子電圧が対称となるためダイナミツクレンジのロスもな
くすことができる。
電流源１１として用いる場合に利得を大きくしなければ
ならないときにも直流の動作点の変動をなくすことがで
きる。また乗算器１の電流源２として用いる場合にも端
子電圧が対称となるためダイナミツクレンジのロスもな
くすことができる。
【００３０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００３１】図１において、１１は全体として電流源を
示し、１対のカレントミラー回路１２及び１３により構
成されている。ここで一方のカレントミラー回路１２の
入力端Ｐ９は他方のカレントミラー回路１３の出力端Ｐ
１０に接続されると共に電流源１１の入力端Ｐ１１に接
続されている。また他方のカレントミラー回路１３の入
力端Ｐ１２は一方のカレントミラー回路１２の出力端Ｐ
１３に接続されると共に電流源１１の入力端Ｐ１４に接
続されている。
示し、１対のカレントミラー回路１２及び１３により構
成されている。ここで一方のカレントミラー回路１２の
入力端Ｐ９は他方のカレントミラー回路１３の出力端Ｐ
１０に接続されると共に電流源１１の入力端Ｐ１１に接
続されている。また他方のカレントミラー回路１３の入
力端Ｐ１２は一方のカレントミラー回路１２の出力端Ｐ
１３に接続されると共に電流源１１の入力端Ｐ１４に接
続されている。
【００３２】以上の構成において、入力端Ｐ１１及びＰ
１４にそれぞれ電流Ｉ0 が与えられ、トランジスタＱ１
６に電流Ｉ0 ・ｘが流れたとすると、トランジスタＱ１
７には同一の大きさのコレクタ電流Ｉ0 ・ｘが流れる。
このときトランジスタＱ１８には電流Ｉ0 ・（１−ｘ）
が流れるのでトランジスタＱ１９に同一の大きさのコレ
クタ電流Ｉ0 ・（１−ｘ）が流れる。
１４にそれぞれ電流Ｉ0 が与えられ、トランジスタＱ１
６に電流Ｉ0 ・ｘが流れたとすると、トランジスタＱ１
７には同一の大きさのコレクタ電流Ｉ0 ・ｘが流れる。
このときトランジスタＱ１８には電流Ｉ0 ・（１−ｘ）
が流れるのでトランジスタＱ１９に同一の大きさのコレ
クタ電流Ｉ0 ・（１−ｘ）が流れる。
【００３３】ここで電流源１１は、入力端Ｐ１１及びＰ
１４より見た回路の構成が対称となるので上述の電流の
関係が入力端Ｐ１１及びＰ１４のいずれから見た場合に
も成り立つ。これにより電流源１１が入力端Ｐ１１及び
Ｐ１４より同一の大きさの電流Ｉ0 を引き込むので、入
力端Ｐ１１及びＰ１４に引き込まれる電流は対称的に変
化する。
１４より見た回路の構成が対称となるので上述の電流の
関係が入力端Ｐ１１及びＰ１４のいずれから見た場合に
も成り立つ。これにより電流源１１が入力端Ｐ１１及び
Ｐ１４より同一の大きさの電流Ｉ0 を引き込むので、入
力端Ｐ１１及びＰ１４に引き込まれる電流は対称的に変
化する。
【００３４】また電流源１１は、入力端Ｐ１１及びＰ１
４の接地ラインＧＮＤに対する直流電位が両方ともトラ
ンジスタＱ１６及びＱ１８のベース・エミツタ間電圧
（すなわちＶF ）となると共に入力端Ｐ１１及びＰ１４
より見た回路の構成が対称となるので、入力端Ｐ１１及
びＰ１４における電位は対称的に変化する。
４の接地ラインＧＮＤに対する直流電位が両方ともトラ
ンジスタＱ１６及びＱ１８のベース・エミツタ間電圧
（すなわちＶF ）となると共に入力端Ｐ１１及びＰ１４
より見た回路の構成が対称となるので、入力端Ｐ１１及
びＰ１４における電位は対称的に変化する。
【００３５】そこで電流源１１を乗算回路１の電流源２
として用いた場合には、入力端Ｐ１１及びＰ１４に引き
込まれる電流は完全に等しくなると共に入力端Ｐ１１及
びＰ１４の電位が図７に示したような非対称な変化をす
ることもなく、かつ図６の電流源１０を採用した場合の
ようにダイナミツクレンジが減少することもない。
として用いた場合には、入力端Ｐ１１及びＰ１４に引き
込まれる電流は完全に等しくなると共に入力端Ｐ１１及
びＰ１４の電位が図７に示したような非対称な変化をす
ることもなく、かつ図６の電流源１０を採用した場合の
ようにダイナミツクレンジが減少することもない。
【００３６】以上の構成によれば、乗算回路１より信号
電流ａ・ＩX に一段と正確に比例した信号Ｓ１を取り出
すことができる。
電流ａ・ＩX に一段と正確に比例した信号Ｓ１を取り出
すことができる。
【００３７】なお上述の実施例においては電流源１１を
乗算回路１の電流源２として用いた場合について述べた
が、本発明はこれに限らず、電流源１１を差電流増幅回
路の電流源として用いても良い。
乗算回路１の電流源２として用いた場合について述べた
が、本発明はこれに限らず、電流源１１を差電流増幅回
路の電流源として用いても良い。
【００３８】この場合、差電流増幅回路１４は電流源１
１の入力端Ｐ１４及びＰ１１に抵抗Ｒ３を接続すると共
に、出力端Ｐ１３及びＰ１０にそれぞれ接続された電流
源１１の出力端Ｐ１５及びＰ１６にトランジスタＱ２０
及びＱ２１のベースをそれぞれ接続して構成されている
（図２）。
１の入力端Ｐ１４及びＰ１１に抵抗Ｒ３を接続すると共
に、出力端Ｐ１３及びＰ１０にそれぞれ接続された電流
源１１の出力端Ｐ１５及びＰ１６にトランジスタＱ２０
及びＱ２１のベースをそれぞれ接続して構成されている
（図２）。
【００３９】ここで差電流増幅回路１４は、信号電流ｉ
を有する１対の差動電流Ｉ0 ＋ｉ及びＩ0 −ｉを与えら
れると、電流Ｉ0 のみを出力端Ｐ１３及びＰ１０よりそ
れぞれ引き込んで接地ラインＧＮＤに流し、信号電流ｉ
を抵抗Ｒ３に流す。
を有する１対の差動電流Ｉ0 ＋ｉ及びＩ0 −ｉを与えら
れると、電流Ｉ0 のみを出力端Ｐ１３及びＰ１０よりそ
れぞれ引き込んで接地ラインＧＮＤに流し、信号電流ｉ
を抵抗Ｒ３に流す。
【００４０】これにより抵抗Ｒ３の両端間（すなわち出
力端Ｐ１５及びＰ１６間）に電位差が生じ、トランジス
タＱ２０及びＱ２１のコレクタには信号電流ｉに比例し
て増幅された差分電流ａ・ｉを有する差動電流Ｉ0 ＋ａ
・ｉ及びＩ0 −ａ・ｉが流れる。
力端Ｐ１５及びＰ１６間）に電位差が生じ、トランジス
タＱ２０及びＱ２１のコレクタには信号電流ｉに比例し
て増幅された差分電流ａ・ｉを有する差動電流Ｉ0 ＋ａ
・ｉ及びＩ0 −ａ・ｉが流れる。
【００４１】このように出力端Ｐ１５及びＰ１６の電位
に影響を与えるトランジスタＱ１６及びＱ１８のベース
電流は抵抗Ｒ３を介さず、入力端Ｐ１１及びＰ１４より
直接与えられている。これにより信号電流ｉが入力され
ていないときには、出力端Ｐ１５及びＰ１６の電位は抵
抗Ｒ３の値に関係なく一定かつ同一となる。
に影響を与えるトランジスタＱ１６及びＱ１８のベース
電流は抵抗Ｒ３を介さず、入力端Ｐ１１及びＰ１４より
直接与えられている。これにより信号電流ｉが入力され
ていないときには、出力端Ｐ１５及びＰ１６の電位は抵
抗Ｒ３の値に関係なく一定かつ同一となる。
【００４２】これにより利得を大きくするため抵抗Ｒ３
の値を大きく設定しても、トランジスタＱ２０及びＱ２
１の直流的な動作点は抵抗Ｒ３の値に影響されない。こ
れにより差電流増幅回路１４の利得設定の自由度が一段
と大きくかつ利得を一段と大きく設定できる。
の値を大きく設定しても、トランジスタＱ２０及びＱ２
１の直流的な動作点は抵抗Ｒ３の値に影響されない。こ
れにより差電流増幅回路１４の利得設定の自由度が一段
と大きくかつ利得を一段と大きく設定できる。
【００４３】またこのように入力電流Ｉ0 がどれほど大
きくても信号電流ｉが入力されていないときには、出力
端Ｐ１５及びＰ１６の電位が抵抗Ｒ３の値に関係なく一
定かつ同一となるので、トランジスタＱ２０及びＱ２１
のベースは同電位となり、トランジスタＱ２０及びＱ２
１に流す電流Ｉ0 を容易に設定できる。
きくても信号電流ｉが入力されていないときには、出力
端Ｐ１５及びＰ１６の電位が抵抗Ｒ３の値に関係なく一
定かつ同一となるので、トランジスタＱ２０及びＱ２１
のベースは同電位となり、トランジスタＱ２０及びＱ２
１に流す電流Ｉ0 を容易に設定できる。
【００４４】また上述の実施例においては、乗算回路１
及び差電流増幅回路１４に応用する場合について述べた
が、本発明はこれに限らず、電流源を構成要素とするア
ナログ回路に広く適用し得る。
及び差電流増幅回路１４に応用する場合について述べた
が、本発明はこれに限らず、電流源を構成要素とするア
ナログ回路に広く適用し得る。
【００４５】さらに上述の実施例においては、電流源１
１のカレントミラー回路１２及び１３をＮＰＮ型のトラ
ンジスタＱ１６〜Ｑ１９で構成し、所定の電流を引き込
む場合について述べたが、本発明はこれに限らず、カレ
ントミラー回路をＰＮＰ型のトランジスタによつて構成
し、所定の電流を流出する場合にも適用し得る。
１のカレントミラー回路１２及び１３をＮＰＮ型のトラ
ンジスタＱ１６〜Ｑ１９で構成し、所定の電流を引き込
む場合について述べたが、本発明はこれに限らず、カレ
ントミラー回路をＰＮＰ型のトランジスタによつて構成
し、所定の電流を流出する場合にも適用し得る。
【００４６】さらに上述の実施例においては、電流源１
１のカレントミラー回路１２及び１３を各２つのトラン
ジスタＱ１６〜Ｑ１９で構成する場合について述べた
が、本発明はこれに限らず、カレントミラー回路を各３
つ以上のトランジスタで構成する場合にも適用し得る。
１のカレントミラー回路１２及び１３を各２つのトラン
ジスタＱ１６〜Ｑ１９で構成する場合について述べた
が、本発明はこれに限らず、カレントミラー回路を各３
つ以上のトランジスタで構成する場合にも適用し得る。
【００４７】
【発明の効果】上述のように本発明によれば、第１の端
子及び第２の端子に出力端及び入力端がそれぞれ接続さ
れた第１のトランジスタ及び第２のトランジスタでなる
第１の電流ミラー回路と、第１の端子及び第２の端子に
入力端及び出力端がそれぞれ接続された第３のトランジ
スタ及び第４のトランジスタでなる第２の電流ミラー回
路と、第１の端子及び第２の端子にそれぞれの入力端が
接続されると共に、それぞれの出力端から出力信号を導
出する第５のトランジスタ及び第６のトランジスタと、
第１の端子及び第２の端子間に接続された抵抗とを具
え、第１の端子及び第２の端子にそれぞれ対応する第１
及び第２の入力信号における差電流のみを抵抗に流すよ
うにしたことにより、増幅器の利得を大きくしなければ
ならない場合でも、直線的な動作点の変動を回避するこ
とができることに加え、ダイナミツクレンジを大きくで
きる。
子及び第２の端子に出力端及び入力端がそれぞれ接続さ
れた第１のトランジスタ及び第２のトランジスタでなる
第１の電流ミラー回路と、第１の端子及び第２の端子に
入力端及び出力端がそれぞれ接続された第３のトランジ
スタ及び第４のトランジスタでなる第２の電流ミラー回
路と、第１の端子及び第２の端子にそれぞれの入力端が
接続されると共に、それぞれの出力端から出力信号を導
出する第５のトランジスタ及び第６のトランジスタと、
第１の端子及び第２の端子間に接続された抵抗とを具
え、第１の端子及び第２の端子にそれぞれ対応する第１
及び第２の入力信号における差電流のみを抵抗に流すよ
うにしたことにより、増幅器の利得を大きくしなければ
ならない場合でも、直線的な動作点の変動を回避するこ
とができることに加え、ダイナミツクレンジを大きくで
きる。
【００４８】また本発明によれば、第１の端子にコレク
タが接続され、エミツタが第１の基準電位に接続された
第１のトランジスタと、当該第１のトランジスタのベー
スにコレクタ及びベースが共通接続されると共に第２の
端子に接続され、エミツタが第１の基準電位に接続され
た第２のトランジスタとでなる第１の電流ミラー回路
と、第２の端子にコレクタが接続され、エミツタが第１
の基準電位に接続された第３のトランジスタと、当該第
３のトランジスタのベースにコレクタ及びベースが共通
接続されると共に第１の端子に接続され、エミツタが第
１の基準電位に接続された第４のトランジスタとでなる
第２の電流ミラー回路とを具え、ダイオードとして機能
する第５及び第６のトランジスタにおける共通出力端が
接続される第１の端子の電位と、ダイオードとして機能
する第７及び第８のトランジスタにおける共通出力端が
接続される第２の端子の電位とを第５及び第７のトラン
ジスタにより分流された第１の入力信号及び第６及び第
８のトランジスタにより分流された第２の入力信号に含
まれる交流信号の変調度によらず一定とするようにした
ことにより、端子電圧を対称とすることができると共
に、トランジスタで必要な動作電圧をも少なくでき、か
くして、ダイナミツクレンジを大きくできることに加
え、ロスをも少なくすることができる。
タが接続され、エミツタが第１の基準電位に接続された
第１のトランジスタと、当該第１のトランジスタのベー
スにコレクタ及びベースが共通接続されると共に第２の
端子に接続され、エミツタが第１の基準電位に接続され
た第２のトランジスタとでなる第１の電流ミラー回路
と、第２の端子にコレクタが接続され、エミツタが第１
の基準電位に接続された第３のトランジスタと、当該第
３のトランジスタのベースにコレクタ及びベースが共通
接続されると共に第１の端子に接続され、エミツタが第
１の基準電位に接続された第４のトランジスタとでなる
第２の電流ミラー回路とを具え、ダイオードとして機能
する第５及び第６のトランジスタにおける共通出力端が
接続される第１の端子の電位と、ダイオードとして機能
する第７及び第８のトランジスタにおける共通出力端が
接続される第２の端子の電位とを第５及び第７のトラン
ジスタにより分流された第１の入力信号及び第６及び第
８のトランジスタにより分流された第２の入力信号に含
まれる交流信号の変調度によらず一定とするようにした
ことにより、端子電圧を対称とすることができると共
に、トランジスタで必要な動作電圧をも少なくでき、か
くして、ダイナミツクレンジを大きくできることに加
え、ロスをも少なくすることができる。
【図１】本発明による電流源回路の一実施例を示す接続
図である。
図である。
【図２】本発明の電流源回路を用いた差電流増幅回路を
示す接続図である。
示す接続図である。
【図３】乗算回路の説明に供する接続図である。
【図４】従来の電流源による差電流増幅回路の説明に供
する接続図である。
する接続図である。
【図５】従来の電流源の説明に供する接続図である。
【図６】従来の電流源の説明に供する接続図である。
【図７】その入力端の電位の変化の説明に供する略線的
信号波形図である。
信号波形図である。
１……乗算回路、２、８、９、１０、１１……電流源、
７、１４……差電流増幅回路、１２、１３……カレント
ミラー回路。
７、１４……差電流増幅回路、１２、１３……カレント
ミラー回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−206104（ＪＰ，Ａ) 特開 昭57−46512（ＪＰ，Ａ) 特開 平３−123208（ＪＰ，Ａ) 特開 昭47−42083（ＪＰ，Ａ) 特開 平２−143602（ＪＰ，Ａ) 実開 昭53−47347（ＪＰ，Ｕ) 米国特許4791315（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 H03F 3/45
Claims (2)
- 【請求項１】第１の端子及び第２の端子に出力端及び入
力端がそれぞれ接続された第１のトランジスタ及び第２
のトランジスタでなる第１の電流ミラー回路と、 上記第１の端子及び第２の端子に入力端及び出力端がそ
れぞれ接続された第３のトランジスタ及び第４のトラン
ジスタでなる第２の電流ミラー回路と、上記第１の端子及び第２の端子にそれぞれの入力端が接
続されると共に、それぞれの出力端から出力信号を導出
する第５のトランジスタ及び第６のトランジスタと、 上記第１の端子及び第２の端子間に接続された抵抗とを
具え、 上記第１の端子及び第２の端子にそれぞれ対応して入力
される第１及び第２の入力信号の差電流のみを上記抵抗
に流すことを特徴とする増幅器の電流源回路。 - 【請求項２】第１の端子にコレクタが接続され、エミツ
タが第１の基準電位に接続された第１のトランジスタ
と、当該第１のトランジスタのベースにコレクタ及びベ
ースが共通接続されると共に第２の端子に接続され、エ
ミツタが上記第１の基準電位に接続された第２のトラン
ジスタとでなる第１の電流ミラー回路と、 上記第２の端子にコレクタが接続され、エミツタが第１
の基準電位に接続された第３のトランジスタと、当該第
３のトランジスタのベースにコレクタ及びベースが共通
接続されると共に第１の端子に接続され、エミツタが上
記第１の基準電位に接続された第４のトランジスタとで
なる第２の電流ミラー回路とを具え、 ダイオードとして機能する第５及び第６のトランジスタ
における共通出力端が接続される上記第１の端子の電位
と、ダイオードとして機能する第７及び第８のトランジ
スタにおける共通出力端が接続される上記第２の端子の
電位とを上記第５及び第７のトランジスタにより分流さ
れた第１の入力信号及び上記第６及び第８のトランジス
タにより分流された第２の入力信号に含まれる交流信号
の変調度によらず一定とする ことを特徴とする乗算器の
電流源回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35466592A JP3237793B2 (ja) | 1992-12-15 | 1992-12-15 | 電流源回路 |
| US08/158,308 US5446409A (en) | 1992-11-30 | 1993-11-29 | Cross coupled symmetrical current source unit |
| KR1019930025757A KR940013204A (ko) | 1992-11-30 | 1993-11-30 | 전류원 회로 및 에미터 결합 논리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35466592A JP3237793B2 (ja) | 1992-12-15 | 1992-12-15 | 電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188645A JPH06188645A (ja) | 1994-07-08 |
| JP3237793B2 true JP3237793B2 (ja) | 2001-12-10 |
Family
ID=18439086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35466592A Expired - Fee Related JP3237793B2 (ja) | 1992-11-30 | 1992-12-15 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237793B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4845868B2 (ja) * | 2007-12-25 | 2011-12-28 | 富士通株式会社 | 差動カレントミラー回路 |
-
1992
- 1992-12-15 JP JP35466592A patent/JP3237793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06188645A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH0626290B2 (ja) | 差動増幅器 | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3237793B2 (ja) | 電流源回路 | |
| US5446409A (en) | Cross coupled symmetrical current source unit | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| EP0051362A2 (en) | Electronic gain control circuit | |
| JPH0527282B2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS641785Y2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0513051Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| KR830001977B1 (ko) | 전력증폭 회로 | |
| JPH0363847B2 (ja) | ||
| KR830001978B1 (ko) | 전력 증폭회로 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH0227620Y2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |