KR940013204A - 전류원 회로 및 에미터 결합 논리 회로 - Google Patents

전류원 회로 및 에미터 결합 논리 회로 Download PDF

Info

Publication number
KR940013204A
KR940013204A KR1019930025757A KR930025757A KR940013204A KR 940013204 A KR940013204 A KR 940013204A KR 1019930025757 A KR1019930025757 A KR 1019930025757A KR 930025757 A KR930025757 A KR 930025757A KR 940013204 A KR940013204 A KR 940013204A
Authority
KR
South Korea
Prior art keywords
current
terminal
output
output terminal
input
Prior art date
Application number
KR1019930025757A
Other languages
English (en)
Inventor
마사유끼 가따꾸라
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4343514A external-priority patent/JPH06177718A/ja
Priority claimed from JP35466592A external-priority patent/JP3237793B2/ja
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940013204A publication Critical patent/KR940013204A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Abstract

본 발명은 전류원 회로에 관한 것으로, 특히 승산기나 증폭기 또는 히스테리 시스 회로 및 차전류 검출 회로를 구성하는 에미터 결합 논리 회로에 응용하기에 적합하다. 전류원 회로는 한쌍의 전류 미러 회로로 구성되고, 한쪽의 전류 미러 회로의 입력단은 다른 쪽의 전류 미러 회로의 출력단에 접속됨과 동시에 전류원 회로의 입력단에 접속된다. 또한, 다른 쪽의 커런트 미러 회로의 입력단은 한쪽의 전류 미러 회로의 출력단에 접속됨과 동시에 전류원 회로의 입력단에 접속된다.

Description

전류원 회로 및 에미터 결합 논리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 의한 전류원 회로의 한 실시예를 도시한 접속도,
제9도는 본 발명의 전류원 회로를 사용한 차전류 증폭 회로를 도시한 접속도,
제10도는 본 발명에 의한 에미터 결합 논리 회로를 사용한 히스테리시스 회로의 실시예를 도시한 회로도,
제11도는 입력 전압의 변화에 수반되는 한쪽의 접속 중점의 전위 변화를 도시한 특성 곡선도,
제12도는 입력 전압의 변화에 수반되는 한쪽의 접속 중점의 전위 변화를 도시한 특성 곡선도,
제13도는 본 발명에 의한 에미터 결합 논리 회로를 사용한 차전류 검출회로의 한 실시예를 도시한 회로도,
제14A도 내지 제14G도는 제13도에 도시한 차전류 검출 회로의 각 입력단에 입력되거나 출력단에서 출력하는 입력 전류 또는 출력 전류의 파형을 도시한 파형도.

Claims (6)

  1. 제1전류 미러 회로 및 제2전류 미러 회로를 구비하고, 상기 제1 및 제2전류 미러 회로는 제1단자에 상기 제1전류 미러 회로의 출력단과 상기 제2전류 미러 회로의 입력단을 접속하며, 제2 단자에 상기 제2전류 미러 회로의 출력단과 상기 제1전류 미러 회로의 입력단을 접속하는 것을 특징으로 하는 전류원 회로.
  2. 제1 및 제2단자에 출력단 및 입력단이 각각 접속된 제1전류 미러 회로 및 상기 제1 및 제2단자에 입력단 및 출력단이 각각 접속된 제2전류 미러 회로를 구비하고, 상기 제1 및 제2단자 사이에 접속된 저항에 상기 제1 및 제2단자로 각각 입력되는 제1 및 제2입력 신호의 차전류만을 흐르게 하는 것을 특징으로 하는 증폭기의 전류원 회로.
  3. 제1 및 제2단자에 출력단 및 입력단이 각각 접속된 제1전류 미러 회로 및 상기 제1 및 제2단자에 입력단 및 출력단이 각각 접속된 제2전류 미러 회로를 구비하고, 제1 및 제2다이오드의 공통 출력단이 접속되는 상기 제1단자의 전위와 제3 및 제4다이오드의 공통 출력단이 접속되는 상기 제2단자의 전위를 상기 제1 및 제3다이오드에 분류되어 입력되는 제1입력 신호 및 상기 제2 및 제4다이오드에 분류되어 입력되는 제2입력 신호에 포함되는 교류신호의 변조도에 의존하지 않고 일정하게 되는 것을 특징으로 하는 승산기의 전류원 회로.
  4. 제1 및 제2입력 신호의 신호 레벨의 차에 대응하는 차동 전류를 출력하는 차동 증폭단, 상기 차동 증폭단의 제1전류 출력단에 전류 출력단이 접속됨과 동시에, 상기 차동 증폭단의 제2전류 출력단에 전류 입력단이 접속되고, 상기 제2전류 출력단에서 유입되는 전류에 대해 소정 배수의 크기의 전류를 상기 제1전류 출력단에서 인입하는 전류 미러형 제1전류원 및 상기 제1전류 출력단에 전류 입력단이 접속됨과 동시에, 상기 제2전류 출력단에 전류 출력단이 접속되고, 상기 제1전류 출력단에서 유입되는 전류에 대해 소정 배수의 크기의 전류를 상기 제2전류 출력단에서 인입하는 전류 미러형 제2전류원을 구비하고, 상기 제1전류 출력단에서 출력되는 전류가 상기 제2전류 출력단에서 인입하는 전류 미러형 제2전류원을 구비하고, 상기 제1전류 출력단에서 출력되는 전류가 상기 제2전류 출력단에서 출력되는 전류의 상기 소정 배수보다 크게되면, 상기 제2전류원이 동작함과 동시에, 상기 제1전류원이 동작을 정지하고, 이것에 대해 상기 제2전류 출력단에서 출력되는 전류가 상기 제1전류 출력단에서 출력되는 전류의 상기 소정 배수보다 크게되면, 상기 제2전류원의 동작을 정지함과 동시에 상기 제1전류원이 동작하는 것을 특징으로 하는 에미터 결합 논리 회로.
  5. 소정의 전류 출력단의 제1 및 제2전류 출력단에서 각각 출력되는 제1 및 제2전류의 차전류를 검출하는 에미터 결합 논리 회로에 있어서, 상기 제1전류 출력단에 전류 출력단이 접속됨과 동시에, 상기 제2전류 출력단에 전류 입력단이 접속되고, 상기 제2전류 출력단에서 유입되는 전류와 동일한 크기의 전류를 상기 제1전류 출력단에서 인입하는 전류 미러형 제1전류원, 상기 제1전류 출력단에 전류 출력단이 접속됨과 동시에, 상기 제2전류 출력단에 전류출력단이 접속되고, 상기 제1전류 출력단에서 유입되는 전류와 동일한 크기의 전류를 상기 제2전류 출력단에서 인입하는 전류 미러형 제2전류원, 상기 제1전류 출력단에 에미터 전극이 접속된 제1트랜지스터 및 상기 제2전류 출력단에 에미터 전극이 접속된 제2트랜지스터를 구비하고, 상기 제1전류가 상기 제2전류보다 크게 되면, 상기 제1전류원은 동작을 정지함과 동시에 상기 제2전류원은 상기 제2트랜지스터에서 제1 및 제2 전류의 차전류에 대응하는 전류를 인입하고, 이것에 대해 상기 제2전류가 상기 제1전류보다 크게되면, 상기 제2전류원은 동작을 정지함과 동시에 상기 제1전류원은 상기 제1트랜지스터에서 상기 제1 및 제2전류의 차전류에 대응하는 전류를 인입하는 것을 특징으로 하는 에미터 결합 논리 회로.
  6. 제5항에 있어서, 상기 제1 및 제2트랜지스터의 콜렉터 전극을 공통으로 접속함으로써, 접속된 상기 콜렉터 전극으로 되는 출력단에서 상기 제1 및 제2트랜지스터의 각 콜렉터 전극에서 각각 출력되는 신호를 합성하여 출력하는 것을 특징으로 하는 에미터 결합 논리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025757A 1992-11-30 1993-11-30 전류원 회로 및 에미터 결합 논리 회로 KR940013204A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-343514 1992-11-30
JP4343514A JPH06177718A (ja) 1992-11-30 1992-11-30 エミツタ結合論理回路
JP35466592A JP3237793B2 (ja) 1992-12-15 1992-12-15 電流源回路
JP92-354665 1992-12-15

Publications (1)

Publication Number Publication Date
KR940013204A true KR940013204A (ko) 1994-06-25

Family

ID=26577551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025757A KR940013204A (ko) 1992-11-30 1993-11-30 전류원 회로 및 에미터 결합 논리 회로

Country Status (2)

Country Link
US (1) US5446409A (ko)
KR (1) KR940013204A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9304954D0 (en) * 1993-03-11 1993-04-28 Sgs Thomson Microelectronics Reference current generating circuit
US5554957A (en) * 1993-12-17 1996-09-10 Imp, Inc. Programmable function current mode signal module
FR2718259A1 (fr) * 1994-03-30 1995-10-06 Philips Composants Circuit régulateur fournissant une tension indépendante de l'alimentation et de la température.
JP2001100854A (ja) * 1999-10-01 2001-04-13 Toyota Autom Loom Works Ltd 定電圧電流回路
DE10161382A1 (de) * 2001-12-14 2003-06-18 Philips Intellectual Property Komparatorschaltung zum Vergleich zweier elektrischer Spannungen
KR100700846B1 (ko) * 2004-12-24 2007-03-27 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100613088B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치
EP2395663B1 (en) * 2009-02-06 2014-06-04 Japan Science And Technology Agency Multi-hysteresis voltage controlled current source system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7407953A (nl) * 1974-06-14 1975-12-16 Philips Nv Spanningstroomomzetter.
JPS5659321A (en) * 1979-08-09 1981-05-22 Toshiba Corp Constant-current regulated power circuit
DE3309396A1 (de) * 1983-03-16 1984-09-20 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur pegelanpassung
US4791315A (en) * 1987-06-04 1988-12-13 Cherry Semiconductor Corporation Cross-coupled latch
US4929910A (en) * 1989-07-10 1990-05-29 Motorola, Inc. Low current amplifier with controlled hysteresis
JPH0770935B2 (ja) * 1989-10-06 1995-07-31 株式会社東芝 差動電流増幅回路
US5051621A (en) * 1990-05-04 1991-09-24 National Semiconductor Corporation Area-efficient low-power bipolar current-mode logic

Also Published As

Publication number Publication date
US5446409A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
US3961280A (en) Amplifier circuit having power supply voltage responsive to amplitude of input signal
KR960027256A (ko) 증폭기
KR900008763A (ko) 궤환부하를 이용한 증폭회로
KR920015740A (ko) 주파수 2배 및 믹싱 회로
KR940013204A (ko) 전류원 회로 및 에미터 결합 논리 회로
KR850002710A (ko) 에미터플로위형 싱글 엔디드 푸쉬풀회로
KR850700191A (ko) 제곱회로
KR960700560A (ko) 상보적 캐스코드 푸쉬-풀 증폭기(A Differential Amplifier with Common Mode Bias)
KR900001117A (ko) 자동 이득 제어회로
KR910013690A (ko) 전류증폭회로
JPS5938773B2 (ja) レベルシフト回路
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
KR840008728A (ko) 에미터 플로워형 sepp 회로
KR910003918A (ko) 증폭 장치
JPS61251214A (ja) 電源回路
US3660774A (en) Single stage differential amplifier
KR100193637B1 (ko) 인버터의 전류 제어 회로
KR100290460B1 (ko) 차동증폭회로
SU987796A2 (ru) Дифференциальный усилитель
JPH0216042B2 (ko)
KR19980028169A (ko) 히스테리시스형 비교기
SU1626327A1 (ru) Дифференциальный усилитель
JPS5816366B2 (ja) レベルシフトカイロ
KR790001825Y1 (ko) 펄스폭 변조증폭기의 보호회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid