KR100290460B1 - 차동증폭회로 - Google Patents
차동증폭회로 Download PDFInfo
- Publication number
- KR100290460B1 KR100290460B1 KR1019970072065A KR19970072065A KR100290460B1 KR 100290460 B1 KR100290460 B1 KR 100290460B1 KR 1019970072065 A KR1019970072065 A KR 1019970072065A KR 19970072065 A KR19970072065 A KR 19970072065A KR 100290460 B1 KR100290460 B1 KR 100290460B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- output terminal
- differential amplifier
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 차동 증폭 회로에 관한 것으로 특히, 소스 전극으로 신호를 입력하고 드레인 전극으로 출력하는 구조로 여러 가지 혼합된 주파수 성분을 원래의 차동 신호로부터 용이하게 제거할 수 있는 것을 특징으로 한다.
종래의 차동 증폭 회로는 독립된 증폭단을 구성하여 바이어스 회로 및 이에 따른 직류 바이어스 전류 소모를 필요로 한다.
본 발명에서는 두 개의 트랜지스터를 이용하여, 첫 번째 입력 신호를 제 1 트랜지스터의 소스 전극에 공급하고 동시에 제 2 트랜지스터의 게이트 전극에 공급하며, 두 번째 입력 신호는 제 2 트랜지스터의 소스 전극에 공급하고 동시에 제 1 트랜지스터의 게이트 전극에 공급한다. 또한 각각 트랜지스터의 드레인 전극은 부하 저항과 연결 되도록 한 구성으로 독립된 직류 바이어스 전원이 필요없는 간단한 회로를 제시한다.
Description
본 발명은 차동 증폭 회로에 관한 것으로 특히, 소스 전극으로 신호를 입력하고 드레인 전극으로 출력하는 구조로 여러 가지 동 위상의 혼합된 주파수 성분을 원래의 차동 신호로부터 용이하게 제거할 수 있는 것을 특징으로 한다.
종래의 차동 증폭 회로를 도면을 참조하여 설명하고자 한다.
도 1은 종래의 기술에 의한 차동 증폭 회로의 회로도이다. 도면에 도시된 것과 같이, 2 개의 트랜지스터(11 및 12)를 독립된 구조로 배치하고 드레인 전극에 바이어스를 인가하고 소스 전극을 공통으로 연결하며, 이 공통 소스 전극에서 접지까지 정 전류원(13)을 설치한 다음 각각의 게이트 전극에 입력 신호(14)를 인가하고, 출력 신호(15)를 각각의 드레인 전극에서 검출하는 구조이다. 그러나 이러한 차동 증폭 회로는 입력 신호 즉, 차동 또는 공통 신호에 대하여 출력 신호를 증폭하는 구조로서 독립된 각각의 트랜지스터에 바이어스를 인가하기 때문에 이를 위한 바이어스 회로가 추가로 필요하게 되고 따라서 직류(DC) 바이어스 전류 소모가 필연적이다.
본 발명은 독립된 직류 바이어스 전원이 필요하지 않아 소비 전력을 감소시킬 수 있는 간단한 구조의 차동 증폭 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 차동 증폭 회로는 전원전압 분배선 및 제 1 출력단자간에 접속된 제 1 부하저항과, 전원전압 분배선 및 제 2 출력 단자간에 접속된 제 2 부하저항과, 제 1 출력단자에 드레인 전극이 접속되며, 소오스 전극을 통해 제 1 신호가 입력되고, 게이트를 통해 제 2 신호가 입력되는 제 1 트랜지스터와, 제 2 출력단자에 드레인 전극이 접속되며, 소오스 전극을 통해 제 2 신호 가 입력되고, 게이트를 통해 제 1 신호가 입력되는 제 2 트랜지스터로 이루어지는 것을 특징으로 한다.
도 1은 종래의 기술에 의한 차동 증폭 회로의 회로도.
도 2는 본 발명에 따른 차동 증폭 회로의 회로도.
〈도면의 주요 부분에 대한 부호 설명〉
11, 12, 22 및 23 : 트랜지스터 13 : 정 전류원
14 및 26 : 입력 신호 15 및 27 : 출력 신호
21 : 전원 전압 분배선 24 및 25 : 부하 저항
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 차동 증폭 회로의 회로도이다.
전원 전압 분배선(21)으로부터 2 개의 트랜지스터(22 및 23) 각각의 드레인 전극에 부하 저항(24 및 25)을 연결하고 바이어스를 인가한다. 또한 각각의 트랜지스터(22 및 23)의 소스 전극으로 제 1 및 제 2 입력 신호(26)를 인가하고, 제 1 트랜지스터(22)의 게이트 전극과 제 2 트랜지스터(23)의 소스 전극은 서로 연결된다. 같은 방법으로 제 2 트랜지스터(23)의 게이트 전극과 제 1 트랜지스터(22)의 소스 전극도 서로 연결한다. 출력 신호(27)는 각 트랜지스터의 드레인 전극을 통해 검출된 다.
위와 같은 구성의 차동 증폭 회로는 서로 반대의 위상을 갖는 두 개의 상보 신호가 트랜지스터(22 또는 23)의 게이트 전극과 대칭되는 트랜지스터(23 또는 22)의 소스 전극으로 각각 입력된다. 즉, 하이(high) 전위의 제 1 신호(26)가 상기 제 1 트랜지스터(22)의 소스 전극 및 제 2 트랜지스터(25)의 게이트로 인가되면, 제 2 트랜지스터(23)의 소스 전극 및 제 1 트랜지스터(24)의 게이트에는 로우(low) 전위의 제 2 입력신호(26)가 인가된다.
따라서 상기와 같이 입력되는 제 1 및 제 2 입력신호(26)에 의해 제 1 트랜지스터(22)의 게이트 전극은 꺼짐(OFF) 상태가 되고, 제 2 트랜지스터(23)의 게이트 전극은 켜짐(ON) 상태가 되며, 이에 따라 제 1 트랜지스터(22)의 드레인 전극으로 하이(high) 상태의 신호가 출력되고, 제 2 트랜지스터(23)의 드레인 전극으로 로우 (low) 상태의 신호가 출력되어 차동 증폭 동작을 수행하게 된다.
또한, 본 발명에서는 입력단을 캐패시터(도시 안됨)로 커플링시켜 직류 및 교류(AC) 신호에 대하여 신호가 분리되어 동작될 수 있도록 구성할 수도 있다.
종래의 차동 증폭 회로에서는 회로의 입력단 및 출력단 경로에 독립된 차동 증폭단이 필요하게 되고 추가의 부가 바이어스 회로 및 전력 소모가 따르게 된다. 그러나 본 발명의 차동 증폭 회로를 이용하여 구동하는 경우는 부가의 바이어스 회로가 필요하지 않아 소비 전력이 크게 감소되고, 회로의 설계 및 레이아웃 면적을 감소시킬 수 있어 제작 단가를 감소시킬 수 있다. 즉, 종래의 차동 증폭 회로는 독립된 증폭단을 구성하여 바이어스 회로 및 이에 따른 직류 바이어스 전류 소모가 있는 것에 대하여, 본 발명에서는 2 개의 트랜지스터(22 및 23) 각각의 드레인 전극에 바이어스를 인가하고 소스 전극으로 각각의 차동 입력 신호(26)를 인가하며 각각 소스 전극의 신호를 서로 교차시켜 서로 다른 트랜지스터의 게이트 전극에 입력 신호를 연결하는 구조이다. 또한 종래의 차동 증폭 회로에 비해 독립된 증폭단으로 존재하지 않고 입력 신호를 소스단으로 인가시켜 입력단의 입력 신호 전압과 각각의 드레인 전극에 인가된 바이어스를 이용하여 회로가 구동한다. 따라서 독립된 직류 바이어스 전원이 필요하지 않으며 바이어스 회로도 필요없게 된다.
상술한 바와 같이 본 발명에 의하면, 독립된 기존의 차동 증폭 회로와는 달리 부가의 바이어스 회로가 필요하지 않으며 소비 전력이 낮으며, 회로의 설계 및 레이아웃 면적을 감소할 수 있음은 물론이고, 따라서 제작 단가를 감소시킬 수 있는 탁월한 효과가 있다.
Claims (2)
- 전원전압 분배선 및 제 1 출력단자간에 접속된 제 1 부하저항과,상기 전원전압 분배선 및 제 2 출력단자간에 접속된 제 2 부하저항과,상기 제 1 출력단자에 드레인 전극이 접속되며, 소오스 전극을 통해 제 1 신 호가 입력되고, 게이트를 통해 제 2 신호가 입력되는 제 1 트랜지스터와,상기 제 2 출력단자에 드레인 전극이 접속되며, 소오스 전극을 통해 상기 제 2 신호가 입력되고, 게이트를 통해 상기 제 1 신호가 입력되는 제 2 트랜지스터로 이루어지는 것을 특징으로 하는 차동 증폭 회로.
- 제 1 항에 있어서,상기 제 1 및 제 2 신호는 서로 반대의 위상을 갖는 것을 특징으로 하는 차동 증폭 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072065A KR100290460B1 (ko) | 1997-12-22 | 1997-12-22 | 차동증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072065A KR100290460B1 (ko) | 1997-12-22 | 1997-12-22 | 차동증폭회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990052572A KR19990052572A (ko) | 1999-07-15 |
| KR100290460B1 true KR100290460B1 (ko) | 2001-06-01 |
Family
ID=37525757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072065A KR100290460B1 (ko) | 1997-12-22 | 1997-12-22 | 차동증폭회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290460B1 (ko) |
-
1997
- 1997-12-22 KR KR1019970072065A patent/KR100290460B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990052572A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005169B1 (ko) | 평형 차동 증폭기 | |
| KR970063901A (ko) | 연산증폭회로 | |
| KR20050030570A (ko) | 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로 | |
| JPH07321568A (ja) | 増幅器 | |
| KR960009388A (ko) | 전압 플로워형의 전력 증폭단 | |
| KR20050019761A (ko) | 파워앰프장치 | |
| JP2005124120A (ja) | 駆動回路、処理回路および差動ａｂ級増幅回路 | |
| KR970017150A (ko) | 액정 디스플레이 드라이버 및 전압 신호 제공 방법 | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| JPH04286408A (ja) | 増幅回路 | |
| KR20050000423A (ko) | 푸시풀 전력 증폭기용 엔드 스테이지 회로 및 그를 포함한ｄ급 증폭기와 푸시풀 증폭기의 엔드 스테이지 제어 방법 | |
| USRE37291E1 (en) | Operational amplifier switchable to different configurations | |
| US7015756B1 (en) | Push-pull buffer/amplifier | |
| KR960009392A (ko) | 이득가변회로와 그의 집적회로 | |
| KR100290460B1 (ko) | 차동증폭회로 | |
| US4431971A (en) | Dynamic operational amplifier | |
| JPS58139506A (ja) | 差動増幅回路 | |
| KR960027255A (ko) | 시퀀스 제어회로를 구비한 연산증폭기 | |
| JP3561196B2 (ja) | 半導体集積回路 | |
| US5164614A (en) | Low power bias voltage generating circuit comprising a current mirror | |
| KR940026963A (ko) | 센스증폭회로 및 그의 구동방법 | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| KR960003070A (ko) | 저 전원 전압의 출력 구동기 | |
| KR100373340B1 (ko) | 박막트랜지스터-엘시디의 소오스 드라이버 | |
| KR970077970A (ko) | 차동 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 17 |