KR950005169B1 - 평형 차동 증폭기 - Google Patents

평형 차동 증폭기 Download PDF

Info

Publication number
KR950005169B1
KR950005169B1 KR1019860002648A KR860002648A KR950005169B1 KR 950005169 B1 KR950005169 B1 KR 950005169B1 KR 1019860002648 A KR1019860002648 A KR 1019860002648A KR 860002648 A KR860002648 A KR 860002648A KR 950005169 B1 KR950005169 B1 KR 950005169B1
Authority
KR
South Korea
Prior art keywords
differential
mosfet
differential amplifier
balanced
mosfets
Prior art date
Application number
KR1019860002648A
Other languages
English (en)
Other versions
KR860008652A (ko
Inventor
아끼라 나까가와라
가즈오 와따나베
Original Assignee
소니 가부시끼가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤, 오오가 노리오 filed Critical 소니 가부시끼가이샤
Publication of KR860008652A publication Critical patent/KR860008652A/ko
Application granted granted Critical
Publication of KR950005169B1 publication Critical patent/KR950005169B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Abstract

내용 없음.

Description

평형 차동 증폭기
제1도는 종래의 평형 차동 증폭기의 실시예에 대한 회로 다이어그램.
제2도는 본 발명에 따른 평형 차동 증폭기의 한 실시예에 대한 회로 다이어그램.
제3도는 제2도에 도시된 평형 차동 증폭기의 동작을 설명하는데 도움이 되는 파형 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
10,20 : 차동 증폭기 11,12,15,21,22 : N채널 MOSFET
13,14,24 : P채널 MOSFET
본 발명은 컴퓨터와 합체된 기억 장치로부터 공급된 판독 신호를 증폭시키기 위하여 판독 증폭기에 인가된 평형 차동 증폭기에 관한 것으로써, 특히 평형 차동 증폭기의 총 정전류 특성의 개선에 관한 것이다.
종래의 판독 증폭기 즉, 감지 증폭기는 논리 회로를 활성화시키도록 전압 레벨을 충분히 높이기 위하여 전자 컴퓨터의 내부 기억 장치 또는 외부 기억 장치 즉, 메모리 장치로부터 공급된 순간 판독 신호를 증폭시키는데 사용되었다. 판독 증폭기에 있어서, 두개의 동위상(in-phase) 입력 신호의 억압이 선형 증폭에 부가하여 필요하기 때문에 상기 회로는 차동 증폭에 의존하여 기초적으로 배열된다.
차동 증폭기의 출력단자로부터 얻어진 평형 출력신호는 일반적으로 연속-단 증폭기에 공급된다. 그러나, 고속력 다-출력 메모리 장치용 판독 증폭기에 있어서, 연속-단 증폭기가 통상적으로 큰 구동 능력을 갖기 때문에, 큰 용량성 부하가 연속-단 차동 증폭기의 출력단자에 연결되었을때, 큰 진폭의 과도 전류는 연속-단 증폭기를 통하여 전력 공급원 또는 접지로 흐른다. 그러므로, 고 주파수 잡음은 쉽게 발생되어, 전력 공급원 또는 접지를 통하여 동위상의 차동 증폭기내로 들어간다. 잡음이 동위상의 차동 증폭기내로 들어갔을때, 물론, 잡음이 증폭되지는 않지만 삭제되는 것은 기대된다.
그러나, 차동 증폭기가 통상 비포화 영역에서 동작하는 정전류원과 함께 제공하므로, 정전류원을 통하여 흐르는 전류의 크기는 차동 증폭기의 입력단자에 공급된 판독신호 DC 전압의 절대값에 영향을 받기 쉽다. 그러므로, 정전류 특성은 저하된다.
그러므로, 종래 기술의 차동 증폭은 동위상의 잡음이 정전류의 파동에 기인하여 완전하게 억압되지 못하여 잡음성분이 차동 증폭기의 출력신호상에 계속하여 겹쳐지는 문제점을 갖는다.
종래 기술의 평형 차동 증폭기의 구조 및 동작은 첨부한 도면을 참고하여 이후 상세하게 기술될 것이다.
그러므로, 본 발명의 제1목적은 정전류 특성을 개선하여 연속-단 증폭기로부터 발생되어 전력 공급원 및 접지를 통하여 차동 증폭기에 입력된 동위상의 잡음을 충분히 억압시키는 평형 차동 증폭기를 제공하는데 있다.
상기 언급된 목적을 이루기 위하여, 본 발명에 따른 평형 차동 증폭기는 (a) 제1차동 MOSFET 및 제2차동 MOSFET로 구성된 제1차동 증폭기를 구비하되, 각 MOSFET는 전류미러회로를 가지며, 평형 입력신호는 제1극성에 연관하여 상기 제1 및 제2차동 MOSFET은 게이트에 인가되며 ; (b) 제3차동 MOSFET 및 제4차동 MOSFET로 구성된 제2차동 증폭기를 구비하되, 각 MOSFET는 전류미러회로를 가지며, 상기 평형 입력신호는 또한 상기 제1차동 증폭기에 인가된 제1극성 관계와 반대 극성 관계로 제3 및 제4차동 MOSFET의 게이트에 인가되며, 그러므로, 균형 출력신호는 제1차동 증폭기의 제2차동 MOSFET의 출력단자와 제2차동 증폭기의 제4차동 MOSFET의 출력단자 사이에서 얻어질 수 있으며 ; (c) 상기 제1,제2,제3 및 제4차동 MOSFET의 각 소오스 단자에 연결되 제1정전류원 MOSFET를 구비하되, 그것으로부터의 게이트는 제1차동 증폭기의 상기 제1차동 MOSFET의 출력단자에 연결되며 ; (d) 상기 제1,제2,제3 및 제4차동 MOSFET의 각 소오스 단자에 또한 연결된 제2정전류원 MOSFET를 구비하되, 그것으로부터의 게이트는 제2차동 증폭기의 상기 제3차동 MOSFET의 출력단자에 연결되며, 그것에 의해 각 게이트 전압은 서로 이상의 관계로 상기 두개의 정전류원 MOS 트랜지스터의 각각에 인가된다. 본 발명에 따르는 평형 차동 증폭기에 있어서, 제1 및 제2정전류원 MOSFET의 동작점은 포화 영역과 비포화 영역 사이의 경계선 근처에서 결정되며, 또한 상기 제1정전류원 MOSFET를 통하여 흐르는 전류와 상기 제2정전류원 MOSFET를 통하여 흐르는 전류의 총합은 실제적으로 상기 평형 차동 증폭기에 인가된 평형 입력 신호의 DC 전압 파동과 관계없이 일정하여, 정전류 특성 및 평형 차동 증폭기에 동위상으로 입력된 잡음에 대한 억압 능력을 개선시킨다.
본 발명에 따르는 평형 차동 증폭기의 특징 및 장점은 첨부한 도면을 참고로 하여 더욱 상세하게 기술할 것이다.
본 발명의 이해를 용이하게 하기 위하여, 간단한 참조는 첨부한 도면을 참고로 하여 종래 기술의 평형 차동 증폭기로 만들어질 것이다.
제1도는 종래 기술의 평형 차동 증폭기의 회로 배열을 도시한 것이다. 제1도에서, 평형 판독 신호는 메모리 장치(도시되지 않음)로부터 입력단자(1) 및 (2)로 공급된다.
참조번호(10)은 활성 부하로써 전류미러회로 기능을 갖는 제1차동 증폭기를 나타낸다. 즉, 입력단자(1) 및 (2)는 각각 평형 입력신호를 공급하도록 제1차동 증폭기(10)의 한쌍의 N-채널 차동 MOSFET(11) 및 (12)의 각각의 게이트 입력에 접속된다. N-채널 MOSFET(11) 및 (12)의 각 드레인은 각각 활성 부하로써 사용하는 한쌍의 P-채널 MOSFET(13) 및 (14)의 대응 드레인에 접속된다. P채널 MOSFET(13)는 게이트 및 그의 드레인이 직접 접속되기 때무에 다이오드로서 접속된다. 다른 P채널 MOSFET(14)의 게이트는 MOSFET(13)의 게이트에 접속된다. 각 P채널 MOSFET(13 및 14)의 소스는 전원공급전압 VDD를 제공하는 전원 공급 단자(3)에 접속된다. 따라서, 전류미러회로가 구성된다. 게다가, 각 N채널 MOSFET(11 및 12)의 소스는 정전류원 역할을 하는 N채널 MOSFET(15)의 드레인에 접속된다. MOSFET(15)의 소스는 접지와 같은 기준 전위원에 접속되며, 그리고 전원공급전압 VDD는 작동중에 MOSFET(15)가 도전 상태로 작동하게하도록 칩 선택신호 CS로서 게이트에 공급된다. 더욱이, 차동 증폭기의 출력단자(4)는 N채널 MOSFET(12)와 P채널 MOSFET(14)사이의 조정 접합점 P에 접속된다.
참조번호(20)는 제2차동 증폭기를 나타낸다. 이런 제2차동 증폭기가 제1차동 증폭기(10)와 같은 식으로 구성되므로, 여기에서, 구성에 대한 상세한 설명은 같은 참조번호를 사용하여, 1에서 2로 제10의 수를 변화시킴으로써 생략된다. 더욱이 이 차동 증폭기(20)에서, 각 N채널 MOSFET(21 및 22)의 소스는, 또한 제1차동 증폭기(10)에서 소스 접속부와 공통인 N채널 MOSFET(15)의 드레인에 접속된다. 한편으로, 각 MOSFET(21 및 22)의 게이트는 제각기 입력단자(2 및 1)에 접속된다. 제1차동 증폭기(10)에 공급됨에 따라 역극성을 갖는 입력신호는 제2차동 증폭기(20)에 공급된다. 더욱이, 다른 출력단자(5)는, N채널 MOSFET(22) 및 P채널 MOSFET(24)의 접속된 드레인 사이의 조정 접합점 Q에 접속된다.
상기에 기술된 바와 같이, 종래 기술인 제1도의 평형 차동 증폭기에서, 평형 입력신호는 제1 및 제2차동 증폭기(10 및 20)가 서로 이상 관계로 공급되므로, 평형 출력이 차동 증폭기(10 및 20)의 두 조정 접합점 P 및 Q사이에서, 즉 두 출력단자(4 및 5)에서 발생된다. 이 발생된 평형 출력은 도시되지 않은 연속단 증폭기에 공급된다.
고속 다중 출력 메모리 유닛에 대한 판독 증폭기에서, 보통 연속단 증폭기는 큰 구동 용량을 갖는다. 그러므로, 큰 용량부하가 차동 증폭기에 접속되는 경우에 있어서, 큰 진폭 과도 전류는 연속단 증폭기를 통하여 전원 공급 장치나 접지에 흐르므로, 고주파 노이즈를 쉽게 발생시킨다. 제1도에 도시된 바와 같이, 발생된 노이즈는 전원 공급 장치나 접지를 통하여 동위상인 제1단 평형 차동 증폭기내로 입력된다.
공지된 바와 같이, 차동 증폭기는 두 입력신호 사이에서 차 신호를 증폭하므로, 동위상인 두 입력 전압은 증폭되지 않는 것을 알 수 있다. 그러나, 종래 기술인 제1도의 평형 차동 증폭기에서, 예를 들어 5V의 전원공급전압 VDD가 두 차동 증폭기(10 및 20)에 대한 공통 정 전류원 역할을 하는 N채널 MOSFET(15)의 게이트에 인가될 경우, 이 MOSFET(15)의 드레인 및 소스 사이의 전압 VDS는 약 2.2V 만큼 낮아지므로, MOSFET(15)가 불포화 영역내에서, 또는 소위 불리워지는 ＂삼극 범위＂내에서 작동한다. 그러므로, MOSFET(15)를 통해 흐르는 전류의 진폭은 입력단자(1 및 2)에 공급된 판독신호 DC전압의 절대값에 영향을 받기 쉽다. 따라서 MOSFET(15)는 정전류 특성을 제공할 수 없다.
그러므로, 종래 기술의 평형 차동 증폭기에서, 평형 형태임에도 불구하고, 전술한 동위상 노이즈 성분이 평형 출력단자(4 및 5)상에 쉽게 발생되는 문제가 있다.
상기 기술에 대하여 본 발명에 따른 평형 차동 증폭기의 한 실시예를 참조로 한다.
제2 및 3에 관하여, 본 발명에 따른 평형 차동 증폭기의 실시예가 기술된다.
제2도에서, 참조 번호(30)는, 활성 부하 역할을 하는 전류미러회로를 갖는 제1차동 증폭기를 나타낸다. 즉, 입력단자(1 및 2)는 제각기 차동 증폭기(30)의 두 N채널 차 입력 MOSFET(31 및 32)의 각각의 게이트에 접속되고, 평형 입력 신호는 입력단자(1 및 2)에 공급된다. 각 N채널 MOSFET(31 및 32)의 드레인은, 제각기 활성 부하 역할을 하는 두 P채널 MOSFET(33 및 34)의 각각에 대응하는 드레인에 접속된다. 한 P채널 MOSFET(33)는 서로 직접 접속된 게이트 및 드레인과 다이오드 접속되며, 그리고 다른 P채널 MOSFET(34)의 게이트는 MOSFET(33)의 게이트에 접속된다. 각 P채널 MOSFET(33 및 34)의 소스는 전류미러회로를 구성하도록 전원공급단자(3)에 접속된다. 더 나아가, 각각의 N채널 MOSFET(31),(32)의 소스는 정전류원으로 작용하는 N채널 MOSFET(35)의 드레인에 공통으로 연결된다. MOSFET(35)의 게이트는 N채널 MOSFET(31)의 연결된 드레인과 다이오드 연결된 P채널 MOSFET(33)사이의 중간 접점 A에 연결되고, 정전류 MOSFET(35)의 소스는 대형 칩 선택 MOSFET(36)의 드레인과 소스 사이의 선로를 통하여 접지된다. 한 출력단자(4)는 N채널 MOSFET(32)와 P채널 MOSFET(34)의 연결된 드레인 사이의 중간 접점 R에 연결된다.
참조번호(40)는 제2차동 증폭기를 표시한다. 제2차동 증폭기(40)는 제1차동 증폭기(30)와 동일한 방식으로 구성되므로, 그 구성에 대한 상세한 설명은 동일한 1자리 숫자를 적용하고, 10자리 숫자를 3에서 4로 변경함으로써 본 명세서에서는 생략된다. 또한, 제2차동 증폭기(40)의 정전류원 MOSFET(45)의 드레인과 소스는 제1차동 증폭기(30)의 정전류원 MOSFET(35)의 드레인과 소스에 각각 병렬로 연결된다. 제2정전류원 MOSFET(45)의 게이트는 제2차동 증폭기(40)의 MOSFET(41,(43)의 연결된 드레인 사이에서 중간 접점 B에 연결된다. 다른 한편, 각각의 MOSFET(41),(42)의 게이트는 각각 입력단자(2),(1)에 연결되어, 평형 입력신호가 제1차동 증폭기(30)에 공급된 극성의 반대 극성을 갖는 제2연산 증폭기(40)에 공급된다. 더 나아가, 다른 입력단자(5)는 N채널 MOSFET(42)와 P채널 MOSFET(44)의 연결된 드레인 사이의 중간 접점 S에 연결된다.
설명된 바와 같이, 본 실시예에서 조차도 두 입력 신호가 제1 및 제2차동 증폭기(30),(40)에 서로 위상이 어긋나는 관계로 공급되므로, 두 차동 증폭기(30),(40)의 대응 중간 접점 R,S에서 즉, 두 출력단자(4),(5)에서 평형 출력을 얻을 수 있다. 이 평형 출력은 도시되지 않은 연속단 증폭기에 공급된다.
또한, 본 실시예에서, 두 차동 증폭기(30),(40)의 정전류원 MOSFET(35),(45
)의 각각의 게이트는 두 차동 증폭기(30),(40)의 각각의 차 입력 MOSFET(31),(41)의 드레인 즉 중간 접점 A 및 B에 각각 연결된다. 예를 들어, 5V의 전력공급전압(VDD)이 전력공급단자(3)에 인가되는 경우, 이러한 중간 접점 A 및 B에서의 DC전압 VA및 VB는 각각 약 4.0V로 된다. 이러한 DC전압 VA및 VB는 MOSFET(35),(45)에 게이트 바이어스 전압으로 공급되고, 따라서 정전류원 MOSFET(35),(45)의 작동점은 불포화 영역과 포화 영역 사이에서 경계선 근방으로 이동된다. MOSFET(35),(45)의 정전류 특성은 두드러지게 개선된다.
또한, 본 실시예에서 두 입력신호가 두 차동 증폭기(30),(40)의 두 차 입력 MOSFET(31),(41)의 각각의 게이트에 서로 위상이 어긋나는 관계로 각각 공급되므로, 각각의 드레인 전압 즉, 두 MOSFET(31),(41)의 중간 접점 A 및 B에서의 중간 전압 Va 및 Vb는 제3도에 도시된 바와 같이 서로 위상이 어긋나는 관계로 변한다. 이러한 위상 이탈 전압 Va 및 Vb가 정전류원 MOSFET(35),(45)의 각각의 게이트에 공급되므로, MOSFET(35),(45)를 통해 각각 흐르는 전류 iD35및 iD45의 합은 입력신호 레벨의 변화에 관계없이 항상 일정하다. 따라서, 두 MOSFET(35),(45)의 전체적인 정전류 특성은 전체적으로 평형인 차동 증폭기용으로 현저하게 개선된다. 그 결과, 본 발명에서 동상 잡음 억압 능력이 현저하게 개선된다.
설명된 바와 같이, 본 발명에 따르면 평형 입력신호가 서로 위상 이탈된 관계로 인가되는 제1 및 제2차동 증폭기(30),(40)의 대응 차 입력 MOSFET(31),(41)의 각각의 드레인 전압이 제1 및 제2정전류원 MOSFET(35),(45)의 각각의 게이트에 공급되므로, 두 정전류원 MOSFET(35),(45)의 전체적인 정전류 특성은 현저하게 개선될 수 있다. 따라서, 현저히 개선된 동상 잡음 억압 능력을 갖춘 평형 차동 증폭기를 얻을 수 있다.

Claims (10)

  1. 전류미러회로를 각각 가지며, 각각의 게이트에 평형 입력신호가 인가되는 제1차동 MOSFET 및 제2차동 MOSFET로 구성된 제1차동 증폭기와, 전류미러회로를 각각 가지며, 각각의 게이트에 상기 제1차동 증폭기에 인가되는 신호와는 극성이 반대인 평형 입력 신호가 역시 인가되며, 제1차동 증폭기의 제2차동 MOSFET의 출력단자와 제2차동 증폭기의 제4차동 MOSFET의 출력단자 사이에서 평형 출력신호가 얻어지는 제3차동 MOSFET 및 제4차동 MOSFET로 구성된 제2차동 증폭기를 구비하는 평형 차동 증폭기에 있어서, (1) 제1정전류원 MOSFET는 상기 제1,2,3 및 4차동 MOSFET의 각 전류원 단자에 접속되며, 상기 MOSFET의 게이트는 제1차동 증폭기의 상기 제1차동 MOSFET의 출력단자에 접속되며, (2) 제2정전류원 MOSFET도 역시 상기 제1,2,3 및 4차동 MOSFET 각각의 전류원 단자에 접속되며, 상기 MOSFET의 게이트는 제2차동 증폭기의 상기 제3차동 MOSFET의 출력단자에 접속되어서, 상기 제1 및 제2정전류원 MOSFET의 각 게이트에 인가되는 전압은 서로 위상이 다른 상태가 되는 것을 특징으로 하는 평형 차동 증폭기.
  2. 제1항에 있어서, 상기 제1 및 제2정전류원 MOSFET의 동작점은 포화 영역과 불포화 영역 사이의 경계선 부근에 정해지는 것을 특징으로 하는 평형 차동 증폭기.
  3. 제1항에 있어서, 상기 제1정전류원 MOSFET을 통해 흐르는 전류와 상기 제2정전류원 MOSFET을 통해 흐르는 전류의 총합은 평형 차동 증폭기에 인가되는 평형 입력신호의 DC전압 변동에 관계없이 거의 일정한 것을 특징으로 하는 평형 차동 증폭기.
  4. 제1항에 있어서, 상기 제1 및 제2정전류원 MOSFET 각각의 게이트에 인가되는 전압은 크기에 있어서는 동일하나 위상은 반대가 되어 상기 제1 및 제2정전류원을 통해 흐르는 전류의 총합은 거의 일정한 것을 특징으로 하는 평형 차동 증폭기.
  5. 제1차동 MOSFET 및 제2차동 MOSFET를 포함하고, 각각의 MOSFET가 전류 미러 회로에 결합되며, 상기 제1 및 제2차동 MOSFET 각각의 입력이 제1극성 관계에서 평형 입력 신호를 수신하는 제1차동 증폭기와 ; 제3차동 MOSFET 및 제4차동 MOSFET를 포함하고, 각각의 MOSFET가 전류미러회로에 결합되며, 상기 제2 및 제3차동 MOSFET 각각의 입력이 상기 제2차동 증폭기에 인가된 역극성 관계에서 평형 입력 신호를 수신하는 제2차동 증폭기 및 ; 상기 제1차동 증폭기의 상기 제2차동 MOSFET의 출력단자 및 상기 제2차동 증폭기의 상기 제4차동 MOSFET의 출력단자 사이에서 평형 출력신호를 제공하기 위한 출력회로로 결합되며 ; 적어도 상기 제1 및 제2차동 MOSFET 각각의 전원단자에 결합된 제1정전류원 MOSFET와 ; 적어도 상기 제3 및 상기 제4차동 MOSFET 각각이 전원단자에 결합된 제2정전류원 MOSFET 및 ; 상기 제1 및 상기 제2정전류 MOSFET를 통하여 흐르는 각각의 전류의 총합이 상기 평형 입력신호에서의 변화에 관계없이 일정하도록 인가됐을때 상기 제1 및 상기 제2정전류원 MOSFET 각각의 게이트를 각각의 위상이 벗어난 전압 신호로 바이어스하기 위한 수단을 구비하는 것을 특징으로 하는 평형 차동 증폭기.
  6. 제5항에 있어서, 상기 바이어스 수단이 상기 제1 및 상기 제2정전류원 MOSFET를 상기 제1 및 상기 제2정전류원 MOSFET를 위해 불포화 영역 및 포화 영역 사이의 경계선 가까이에서 동작되도록 하는 것을 특징으로 하는 평형 차동 증폭기.
  7. 제5항에 있어서, 각각의 상기 바이어스 수단이 상기 제1 및 상기 제2정전류원 MOSFET의 게이트 전극과 상기 제1 및 상기 제3차동 MOSFET의 출력단자 사이에서의 회로 결합을 포함하는 것을 특징으로 하는 평형 차동 증폭기.
  8. 제7항에 있어서, 상기 출력단자가 상기 제1 및 상기 제2정전류원 MOSFET에 바이어스 전압을 제공하기 위해 서로간에 위상이 벗어난 관계에서 변하는 순간 전압을 공급하는 각각의 상기 제1 및 상기 제3차동 MOSFET의 드레인이며, 상기 정전류원 MOSFET에 흐르는 전류의 총합이 항상 실질적으로 일정하도록 하는 것을 특징으로 하는 평형 차동 증폭기.
  9. 제5항에 있어서, 각각의 상기 정전류원 MOSFET의 드레인이 상기 제1, 제2, 상기 제3 및, 상기 제4차동 MOSFET의 각각의 상기 전원단자와 공동으로 결합되는 것을 특징으로 하는 평형 차동 증폭기.
  10. 제5항에 있어서, 각각의 상기 정전류원 MOSFET의 전원 단자가 일반적으로 칩 선택 MOSFET의 드레인에 결합되는 것을 특징으로 하는 평형 차동 증폭기.
KR1019860002648A 1985-04-08 1986-04-08 평형 차동 증폭기 KR950005169B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP74036 1985-04-08
JP60074036A JPH0618308B2 (ja) 1985-04-08 1985-04-08 平衡型差動増幅器

Publications (2)

Publication Number Publication Date
KR860008652A KR860008652A (ko) 1986-11-17
KR950005169B1 true KR950005169B1 (ko) 1995-05-19

Family

ID=13535525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002648A KR950005169B1 (ko) 1985-04-08 1986-04-08 평형 차동 증폭기

Country Status (5)

Country Link
US (1) US4728900A (ko)
EP (1) EP0204915B1 (ko)
JP (1) JPH0618308B2 (ko)
KR (1) KR950005169B1 (ko)
DE (1) DE3686096T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701791A1 (de) * 1987-01-22 1988-08-04 Siemens Ag Differenzverstaerker mit steuerbarer leistungsaufnahme
EP0283037B1 (en) * 1987-03-20 1992-08-05 Kabushiki Kaisha Toshiba Controlled current producing differential circuit apparatus
JPH02110898A (ja) * 1988-10-20 1990-04-24 Seiko Epson Corp 半導体記憶装置
US5276369A (en) * 1989-07-20 1994-01-04 Kabushiki Kaisha Toshiba Sense amplifier circuit having a bias current control means
JPH07105145B2 (ja) * 1989-07-20 1995-11-13 株式会社東芝 センス回路
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ
KR960009739B1 (en) * 1991-05-14 1996-07-23 Toshiba Kk Differential input circuit
DE69319553T2 (de) * 1992-12-11 1999-02-18 Philips Electronics Nv Eintakt-in-Gegentakt-Umwandler
AU691554B2 (en) * 1994-03-09 1998-05-21 Nec Corporation Analog multiplier using multitail cell
US5491455A (en) * 1994-11-10 1996-02-13 National Semiconductor Corporation Differential-to-single ended translator that generates an output signal with very small signal distortion
US5764101A (en) * 1995-08-23 1998-06-09 National Semiconductor Corporation Rail-to-rail input common mode range differential amplifier that operates with very low rail-to-rail voltages
DE19614996A1 (de) * 1996-04-16 1997-10-23 Drazenko Dipl Ing Sukalo Polungsunabhängiger Differenzverstärker
US5821809A (en) * 1996-05-23 1998-10-13 International Business Machines Corporation CMOS high-speed differential to single-ended converter circuit
FR2762161B1 (fr) * 1997-04-15 1999-07-02 Sgs Thomson Microelectronics Comparateur a grande excursion de tension d'entree
GB9708865D0 (en) * 1997-04-30 1997-06-25 Phoenix Vlsi Consultants Ltd ECL-CMOS converter
US6252432B1 (en) * 1998-04-14 2001-06-26 Fairchild Semiconductor Corp. Differential-input/single-ended-output translator
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
EP1515432A1 (en) * 2003-09-09 2005-03-16 Dialog Semiconductor GmbH Translinear amplifier
US20050285677A1 (en) * 2004-06-28 2005-12-29 Rowley Matthew D Fully balanced transconductor
US7071858B2 (en) * 2004-10-29 2006-07-04 Broadcom Corporation Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion
TWI307212B (en) * 2005-05-06 2009-03-01 Novatek Microelectronics Corp Amplfier device and transformation device thereof
US7279974B2 (en) * 2005-06-10 2007-10-09 Texas Instruments Incorporated Fully differential large swing variable gain amplifier
JP4871590B2 (ja) * 2005-12-28 2012-02-08 パナソニック株式会社 トランスコンダクタを用いた積分器及びフィルタ回路
DE102006034560B4 (de) * 2006-07-26 2012-04-26 Infineon Technologies Ag Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung
US7969224B2 (en) * 2007-03-20 2011-06-28 Honeywell International, Inc. Circuit to reduce duty cycle distortion
US20080231335A1 (en) * 2007-03-20 2008-09-25 Honeywell International Inc. Circuit to reduce duty cycle distortion
US7567124B2 (en) * 2007-06-15 2009-07-28 Sun Microsystems, Inc. Symmetrical differential amplifier
TWM594146U (zh) 2019-11-15 2020-04-21 力智電子股份有限公司 電流感測電路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7700969A (nl) * 1977-01-31 1978-08-02 Philips Nv Versterkerschakeling.
US4267517A (en) * 1977-12-07 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Operational amplifier
JPS59186188A (ja) * 1983-04-07 1984-10-22 Fujitsu Ltd センス増幅器
US4554515A (en) * 1984-07-06 1985-11-19 At&T Laboratories CMOS Operational amplifier

Also Published As

Publication number Publication date
EP0204915B1 (en) 1992-07-22
US4728900A (en) 1988-03-01
DE3686096D1 (de) 1992-08-27
JPS61232708A (ja) 1986-10-17
KR860008652A (ko) 1986-11-17
JPH0618308B2 (ja) 1994-03-09
DE3686096T2 (de) 1993-02-25
EP0204915A1 (en) 1986-12-17

Similar Documents

Publication Publication Date Title
KR950005169B1 (ko) 평형 차동 증폭기
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
US5266887A (en) Bidirectional voltage to current converter
US4284957A (en) CMOS Operational amplifier with reduced power dissipation
US5248946A (en) Symmetrical differential amplifier circuit
US5381112A (en) Fully differential line driver circuit having common-mode feedback
US4459555A (en) MOS Differential amplifier gain control circuit
JPS5855685B2 (ja) ゾウフクカイロ
US4335355A (en) CMOS Operational amplifier with reduced power dissipation
US4739281A (en) Analog buffer amplifier
US5021730A (en) Voltage to current converter with extended dynamic range
US4736117A (en) VDS clamp for limiting impact ionization in high density CMOS devices
US4340867A (en) Inverter amplifier
CA1158727A (en) Driver circuit having reduced cross-over distortion
KR900008159B1 (ko) 차동증폭기
US4383223A (en) CMOS Operational amplifier employing push-pull output stage
US5166636A (en) Dynamic biasing for class a amplifier
US4446444A (en) CMOS Amplifier
US6476680B2 (en) Cascode amplifying circuit and folded cascode amplifying circuit
US5864228A (en) Current mirror current source with current shunting circuit
US5164614A (en) Low power bias voltage generating circuit comprising a current mirror
KR100203965B1 (ko) 반도체 집적회로
US4996499A (en) Amplitude stabilized oscillator amplifier
US6100753A (en) Bias stabilization circuit
US4847566A (en) CMOS Amplifier having enhanced current sinking and capacitance load drive

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030410

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee