KR960009392A - 이득가변회로와 그의 집적회로 - Google Patents

Abstract

[목적] 고주파동작에 적합하고, 또한 저전압동작이 가능한 이득변환회로를 구성하는데 그 목적이 있다.

[구성] 입력신호 RF_in은 MESEFT(11)에 의해 증폭된다.

MESEFT(12)와 부하저항(13)은 MESEFT(11)의 부하가 되고, 제어전압 Vagc에의 MESEFT(12)의 온도저항이 변화하여 MESEFT(11)로 이득이 변화한다. 이 증폭에 있어서, 저항(14)는 MESEFT(11,12)에 있어서의 셀프바이어스가 되고, 커패시터(15)는 MESEFT(11,12)의 소스를 고주파적으로 접지한다. 또 저항(16)은 MESEFT(11)의 게이트를 접지전위 Ground에 바이어스한다. MESEFT(12)의 온저항의 변화는 MESEFT(11)의 부하, MESEFT(11)의 드레인, 소스간의 전위차 및 MESEFT(11)의 게이트 바이어스를 변화시켜, 이 이득가변회로의 이득을 크게 변화시킨다.

Description

이득가변회로와 그의 집적회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1의 실시예를 표시하는 이득가변회로의 회로도.

제2도는 본 발명의 제2의 실시예를 표시하는 이득가변회로의 회로도.

제3도는 본 발명의 제3의 실시예를 표시하는 이득가변회로의 회로도.

Claims (12)

1. 제어전극과 그 제어전극의 전위에 근거해서 도통상태의 변화하는 제1전극 및 제2전극을 가지고, 입력단자에서 그 제어전극에 제공된 입력신호를 증폭하는 제1의 트랜지스터와, 상기 제1의 트랜지스터의 제1전극과 전원간에 접속된 부하저항과, 상기 제1의 트랜지스터의 제어전극과 접지간에 접속되어, 그 제어전극에 대한 직류 바이어스전위를 접지전위로 하는 제1의 저항과, 상기 제어전극과 제1전극과 제2전극을 가지고 그 제1전극과 제2전극이 상기 제1의 트랜지스터의 제1전극과 제2전극에 각각 접속되어, 그 제어전극에 제공된 제어신호의 전위에 근거해서 상기 제1의 트랜지스터의 증폭에 있어서의 이득을 제어하는 제2의 트랜지스터와, 상기 제1및 제2의 트랜지스터의 제2전극과 상기 접지간에 접속되고, 그 제1및 제2의 트랜지스터의 셀프바이어스를 구성하는 제2의 저항과, 상기 제1및 제2의 트랜지스터의 제2전극과 상기 접지간에 접속된 교류바이패스용 커패시터와를 구비한 이득가변회로.
2. 제1항에 있어서, 상기 제1의 트랜지스터의 제1전극과 상기 제2의 트랜지스터의 제1전극과의 사이에 직렬로 접속되어, 그 제1의 트랜지스터의 제1전극과 제2전극간의 단락전류의 증가를 방지하고 그 제1의 트랜지스터의 핀치오프를 방지하는 제3의 저항과 제4의 저항을 설치한 이득 가변회로.
3. 제1항에 있어서, 상기 제1및 제2의 저항을 접지간에 접속되어, 상기 제2의 트랜지스터의 제2전극의 전위를 바이어스하여 그 제2의 트랜지스터가 핀치오프할때의 상기 제어신호의 전위를 설정하는 핀치오프 전위설정용 저항을 설치한 이득가변회로.
4. 제1항에 있어서, 상기 제어전극과 제1 및 제2의 전극을 가지며 그 제어전극이 상기 제1의 트랜지스터의 제1전극과 상기 부하저항의 한끝의 접속노드에 접속되어서 그 제2전극이 그 부하저항의 타단 접속된, 그 제1의 트랜지스터의 출력을 증폭하는 제3의 트랜지스터와, 상기 제3의 트랜지스터의 제1전극과 상기 전원간에 접속된 상기 부하저항과는 상이한 제2의 부하저항과, 상기 제3의 트랜지스터의 제2전극과 접지와의 사이에 접속된 상기 바이패스용 커패시터와는 상이한 제2의 교류 바이패스용 커패시터와를 설치하고, 상기 제2의 트랜지스터의 제1전극은, 상기 제3의 트랜지스터의 제1전극과 상기 제2의 부하저항과의 접속노드에 접속된 이득가변회로.
5. 제어전극과 그 제어전극의 전위에 근거해서 도통상태의 변화하는 제1전극 및 제2전극을 가지며 그 제2전극이 접지되고 또한 제1전극이 부하저항을 통해서 전원에 접속된 제1의 트랜지스터와, 2개의 전극을 가지고 그 전극중 한편이 상기 제1의 트랜지스터의 제1전극과 부하저항의 접속노드에 접속된 교류결합용 커패시터와, 상기 제어전극과 제1전극과 제2전극을 가지고, 그 제어전극에는 제어신호의 전위가 제공되어 그 제1전극이 상기 전원에 접속되며 또한 그 제2전극이 상기 전극이 상기 교류결합용 커패시터의 타편 전극에 접속되어, 상기 제1의 트랜지스터의 증폭결과를 감쇠시켜서 이득을 제어하는 제2트랜지스터와, 상기 제2의 트랜지스터의 제1전극과 제2전극간에 접속되어, 상기 부하저항에 대해서 큰 저항치를 가지며 그 제2의 트랜지스터의 제2전극을 상기 전원의 전위에 설정하는 제2의 저항을 구비한 이득가변회로.
6. 제5항에 있어서, 상기 교류결합용 커패시터와 상기 제2의 트랜지스터의 제2전극간에 접속된 제3의 저항과, 상기 제2의 트랜지스터의 제1전극과 상기 전원간에 접속된 제4의 저항을 설치하고, 상기 제3 및 제4의 저항은 상기 제2의 트랜지스터의 온저항과 결쳐서 상기 제1의 트랜지스터의 출력신호를 분압하는 구성으로 한 이득가변회로.
7. 제5항에 있어서, 상기 제2트랜지스터의 제2전극에 한편의 단자가 접속된 제3의 저항과, 상기 제어전극과 제1전극과 제2전극을 가지고 상기 제3의 저항의 타편의 단자에 그 제2전극이 접속되어 제어전극에는 상기 제어 신호와는 상이한 제2의 제어신호의 전위가 입력된 제3의 트랜지스터와, 상기 제3의 트랜지스터의 제1전극과 상기 제2의 트랜지스터의 제1전극간에 접속된 제4의 저항을 설치하고, 상기 제3 및 제4의 저항과 제3의 트랜지스터는 상기 제2의 트랜지스터의 출력신호를 분압하는 구성으로 한 이득가변회로.
8. 제5항에 있어서, 상기 제어전극과 제1전극과 제2전극을 각각 가지며 그 각각 제1전극과 각 제2전극이 상기 제2의 트랜지스터의 제1전극과 제2전극의 각각 접소된 복수의 제3의 트랜지스터와, 상기 각 제3의 트랜지스터의 제어전극과 상기 제2의 트랜지스터의 제어전극간에 각각 접속되어, 상기 전원과 제어신호간의 전압을 분압하여 그 제2의 트랜지스터 및 복수의 제3의 트랜지스터의 제어전극에 각각 공급하는 복수의 분압용 저항과를 설치한 이득가변회로.
9. 제5항의 이득가변회로를 복수단 종속접속하여 탑재한 집적회로에 있어서, 상기 각단의 이득가변회로의 전원단자를 각각 인출하는 집적회로.
10. 제5항의 이득가변회로를 복수단 종속접속하여 탑재한 집적회로에 있어서, 입력초단의 상기 이득가변회로중의 상기 제1의 트랜지스터의 제어전극에 한편이 접속되어 그 제어전극을 접지 전위에 유지하기 위한 저항의 타편을 타의 접지단자와는 별도로 인출하는 집적회로.
11. 제8항에 있어서, 상기 제2의 트랜지스터 및 제3의 트랜지스터의 상기 제1전극과 제2전극과를 교호로 배치하고, 상기 제2의 트랜지스터 및 제3의 트랜지스터의 각 제어전극을 저항을 통해서 접속하는 집적회로.
12. 제8항의 이득가변회로를 탑재한 집적회로에 있어서, 상기 집적회로에 상기 제2의 트랜지스터 및 제3의 트랜지스터의 각 제어전극에 대응하여 형성된 전극에 소정의 저항치를 각각 갖게 해서 그 전극의 양단은 외부 회로와 각각 접속가능한 구성으로 하여, 상기 분압용저항은 그들의 각 전극으로 구성하는 집적회로.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.