KR20000052384A - 집적 증폭기 - Google Patents

집적 증폭기 Download PDF

Info

Publication number
KR20000052384A
KR20000052384A KR1019990053085A KR19990053085A KR20000052384A KR 20000052384 A KR20000052384 A KR 20000052384A KR 1019990053085 A KR1019990053085 A KR 1019990053085A KR 19990053085 A KR19990053085 A KR 19990053085A KR 20000052384 A KR20000052384 A KR 20000052384A
Authority
KR
South Korea
Prior art keywords
amplifying
amplification
stage
reference potential
input
Prior art date
Application number
KR1019990053085A
Other languages
English (en)
Inventor
프란츠 하이글
악셀 비하
Original Assignee
귄터 무스함마
비쉐이 세미컨덕터 게엠베하
테믹 텔레풍켄 호흐프레크벤츠테히닉 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 귄터 무스함마, 비쉐이 세미컨덕터 게엠베하, 테믹 텔레풍켄 호흐프레크벤츠테히닉 게엠베하 filed Critical 귄터 무스함마
Publication of KR20000052384A publication Critical patent/KR20000052384A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 집적 증폭기에 관한 것이다. 커뮤니케이션 기술에 있어서 자주, 2개의 증폭 스테이지(amplication stage)를 교대로 오프시키는 것이 필수적이다. 이를 위해, 증폭 스테이지는 통상적으로 별도의 제어 라인을 통해 반대 클록으로 트리거된다. 이러한 제어 라인은 특히 고주파 용도에서 증폭 스테이지 및 그 뒤의 회로 부분에서의 의도치 않은 장애를 발생시킬 수 있다. 새로운 증폭기는 2개의 증폭 스테이지를 교대로 오프시켜야 하고 고주파 장애에 대해 높은 저항성을 가져야 한다. 집적 스위칭 회로로 구현된 증폭기는 2개의 증폭 스테이지 외에도 스위칭 스테이지를 가지며, 상기 스위칭 회로를 통해 증폭 스테이지의 입력측이 상기 증폭 스테이지의 오프를 위해 기준 전위상에 위치하는 기준 전위 단자와 낮은 저항으로 접속될 수 있다. 이 경우, 다른 증폭 스테이지의 증폭 입력부에서 생기는 입력 전압이 상기 다른 증폭 스테이지가 작동하는 직류 전압-동작점(operating point)을 가질 경우, 증폭 스테이지는 바람직하게 낮은 저항으로 기준 전위 단자와 접속된다.

Description

집적 증폭기 {INTEGRATED AMPLIFIER}
커뮤니케이션 기술에 있어서 자주, 2개의 증폭 스테이지(amplication stage)를 교대로 오프시키는 것이 필수적이다. 이를 위해, 증폭 스테이지는 통상적으로 별도의 제어 라인을 통해 반대 클록으로 트리거된다. 이러한 제어 라인은 특히 고주파 용도에서 증폭 스테이지 및 그 뒤의 회로 부분에서의 의도치 않은 장애를 일으킬 수 있다.
본 발명의 목적은 저렴하게 제조할 수 있으며 고주파 장애에 대한 내성을 가진, 교대로 오프될 수 있는 2개의 증폭 스테이지를 갖는 증폭기를 제공하는 것이다.
상기 목적은 청구항 제 1항의 특징에 의해 달성된다. 바람직한 실시예 및 개선예는 종속항에서 다루어진다.
본 발명은, 증폭 입력부가 기준 전위상에 놓인 기준 전위 단자와 낮은 저항으로 접속됨으로써, 즉 기준 전위에 대한 증폭 입력부의 단락에 의해 증폭 스테이지가 오프 상태로 스위칭될 수 있다는 인식을 토대로 한다. 집적 증폭기를 형성하기 위해 본 발명에 따라 각각 하나의 증폭 입력부를 갖는 2개의 증폭 스테이지 및 증폭 스테이지의 증폭 입력부를 서로 접속시키는 스위칭 스테이지가 하나의 회로에 포함된다. 이러한 증폭기에서 제 2 증폭 스테이지의 증폭 입력부는 스위칭 스테이지에 의해 제 1 증폭 스테이지의 증폭 입력부에서 생성되는 제 1 입력 전압에 따라, 바람직하게 제 1 입력 전압의 직류 전압-동작점에 따라 기준 전위 단자와 낮은 저항으로 접속되고, 이에 따라 기준 전위 예를 들어 접지 전위에 대해 단락된다. 이것에 의해 제 2 증폭 스테이지가 오프된다.
제 2 증폭 스테이지의 증폭 입력부는 바람직하게, 제 1 입력 전압이 제 1 증폭 스테이지가 작동되는 직류 전압-동작점을 가질때, 즉 제 1 증폭 스테이지의 증폭 입력부가 외부 스위칭 수단에 의해 기준 전위에 대해 단락되지 않고, 이에 따라 제 1 입력 전압의 직류 전압-동작점이 주어진 스위칭 임계값보다 클때, 기준 전위에 대해 단락된다. 이에 반해 제 1 증폭 스테이지의 증폭 입력부가 기준 전위에 대해 단락되면, 제 1 입력 전압의 직류 전압-동작점이 주어진 스위칭 임계값 아래에 놓이게 되고, 따라서 제 1 증폭 스테이지가 오프된다. 이 경우, 제 2 증폭 스테이지의 증폭 입력부가 제 1 증폭 스테이지의 증폭 입력부로부터 디커플링된다. 즉, 제 2 증폭 스테이지의 비작동 상태가 중지된다.
본 발명에 따른 증폭기의 장점은, 교대로 이루어지는 증폭 스테이지의 오프를 위해 별도의 단자가 필요치 않고, 간단한 방식으로 집적될 수 있는 몇몇 부품을 갖는 스위칭 스테이지가 제조될 수 있으며 - 제 2 증폭 스테이지의 증폭 입력부의 단락이 바람직하게, 예를 들어 전계 효과-트랜지스터로 구현된 스위치에 의해 이루어진다 -, 상기 증폭기가 소수의 단자 및 회로부로 인해 작은 치수를 가지며, 이에 따라 프린트 회로 기판에 작은 면적이 필요하고, 증폭기가 적은 라인으로 와이어링된다는 것이며, 이것은 특히 고주파 용도 예를 들어 텔레비젼 튜너에서 중요한 장점을 나타낸다. 왜냐 하면, 소수의 외부 라인으로 인해 짧은 라인 유도가 가능하고, 이에 따라 고주파-장애 발생이 억제되기 때문이다.
본 발명에 따른 증폭기의 바람직한 개선예에서 스위칭 스테이지는 추가적으로 제 2 증폭 스테이지의 증폭 입력부에 의해 트리거됨으로써 - 이를 위해 스위칭 스테이지는 바람직하게, 예를 들어 전계효과-트랜지스터로 구현된 스위치를 가진다 -, 제 1 증폭 스테이지의 증폭 입력부가 제 2 증폭 스테이지의 증폭 입력부에 세팅되는 제 2 입력 전압의 직류 전압-동작점에 따라 기준 전위에 대해 단락된다. 그러면 사용자는, 증폭기의 와이어링시 가능한 짧고 교차가 없는 라인 유도를 가능하게 하는, 증폭 스테이지의 오프를 위한 증폭 입력부를 선택할 수 있다.
증폭기의 바람직한 실시예에서 2개의 각각의 증폭 스테이지는 전계효과-트랜지스터로 구현된 증폭 트랜지스터를 가지며, 상기 증폭 트랜지스터는 소스 회로에서 작동되고 바람직하게 2개의 게이트-전극을 가지며, 상기 게이트-전극 중 제 1 게이트-전극은 각각의 증폭 스테이지의 증폭 입력부와 접속되고, 제 2 게이트-전극은 증폭-제어 단자와 접속되며, 상기 증폭-제어 단자에 의해 각각의 증폭 트랜지스터의 증폭 및 상승률이 제어될 수 있다. 소스 회로에서 작동되는 증폭 트랜지스터의 장점은, 상기 증폭 트랜지스터가 단락된 증폭 입력부에서 차단되어, 오프 상태의 증폭 스테이지에 전류가 흐르지 않는다는 것이다.
증폭기는, 주파수가 서로 다른 2개의 입력 신호 중 하나가 추가 처리를 위해 선택되고 각각 입력 신호의 주파수에 맞춰진 2개의 신호 분기 중 하나에서 증폭되는 고주파 회로, 특히 텔레비젼 튜너에 사용하는데 가장 적합하다.
도 1은 본 발명에 따른 증폭기의 원리도.
도 2는 도 1의 증폭기의 제 1 실시예.
도 3은 도 1의 증폭기의 제 2 실시예.
*도면의 주요 부분에 대한 부호의 설명*
IC: 증폭기 V1, V2: 증폭 스테이지
IN1, IN2: 증폭 입력부 OUT1, OUT2: 증폭 출력부
SW: 스위칭 스테이지 U1, U2: 입력 전압
AGC: 증폭 제어-단자 GND: 기준 전위 단자
D1, D2; 드레인-전극 G11, G12, G21, G22: 게이트-전극
S1, S2: 소스-전극
R1, R2, R10, R11a, R11b, R20, R21a, R21b: 저항
M1, M2, M10, M11, M20, M21: 전계효과-트랜지스터
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
도 1에 따라 본 발명에 따른 집적 증폭기(IC)는 각각 하나의 증폭 입력부(IN1 또는 IN2), 각각 하나의 증폭 출력부(OUT1 또는 OUT2) 및 기준 전위 단자(GND)와 접속되고 기준 전위 예를 들어 접지 전위가 생성되는 각각 하나의 단자를 갖는 2개의 증폭 스테이지(V1, V2)를 포함하며 증폭 입력부(IN1, IN2)와 접속된 스위칭 스테이지(SW)를 포함한다. 또한, 증폭 스테이지(V1, V2)는 각각 증폭-제어 단자(AGC)와 접속된, 증폭 제어를 위한 단자를 가질 수 있다.
스위칭 스테이지(SW)는 스위치(M1)를 포함하며, 상기 스위치(M1)의 제어 단자는 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)와 접속되며, 상기 스위칭 구간을 통해 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)가 기준 전위 단자와 접속된다.
제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)에서는 증폭 스테이지(V1)의 내부 와이어링 및 경우에 따라서 외부 와이어링에 따른 직류 전압-동작점이 세팅된다. 상기 직류 전압-동작점에서는 제 1 입력 전압(U1)을 형성하기 위해 증폭될 고주파 신호가 중첩된다. 증폭 입력부(IN1)의 직류 전압-동작점, 즉 증폭 입력부(IN1)와 기준 전위 사이에서 생기는 제 1 입력 전압(U1)의 직류 성분은, 증폭 입력부(IN1)가 외부 회로 수단에 의해 기준 전위에 대해 단락되지 않을 경우, 스위치(M1)의 미리 설정된 스위칭 임계값보다 크다. 그러면, 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)는 스위치(M1)의 스위칭 구간을 통해 기준 전위에 대해 단락되어, 증폭 입력부(IN2)에 기준 전위와 동일한 직류 전압-동작점이 세팅되고, 상기 직류 전압-동작점에서는 제 2 증폭 스테이지(V2)가 작동되지 않는다. 그러면, 증폭 입력부(IN2)에 제공된 고주파 신호는 스위치(M1)를 통해 증폭 스테이지(V2)를 지나도록 유도되고 이에 따라 증폭되지 않는다. 이에 상응하게, 증폭 입력부(IN1)가 외부 스위칭 수단을 통해 기준 전위에 대해 단락될 경우, 증폭 입력부(IN1)에 기준 전위와 동일한 직류 전압-동작점이 생성되어, 제 1 증폭 스테이지(V1)가 작동되지 않고 스위치(M1)의 스위칭 구간이 개방된다. 따라서, 증폭 입력부(IN2)에는 증폭 스테이지(V2)의 내부 와이어링 및 경우에 따라서 외부 와이어링에 따른 직류 전압-동작점이 세팅되고, 상기 직류 전압-동작점에서는 제 2 증폭 스테이지(V2)가 작동한다. 따라서, 증폭 입력부(IN2)에서 생성되는, 직류 전압 부분 및 고주파 부분이 합쳐진 제 2 입력 전압(U2)은 제 2 증폭 스테이지(V2)에서 증폭된다.
스위칭 스테이지(SW)는 도 1에 점선으로 도시된 것 처럼 추가 스위치(M2)를 가질 수 있으며, 상기 스위치(M2)의 제어 단자는 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)와 접속되며, 상기 스위치(M2)의 스위칭 구간을 통해 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)가 기준 전위 단자(GND)와 접속된다. 그러면, 증폭 스테이지(V1, V2)는 증폭 입력부 (IN1) 또는 증폭 입력부 (IN2)에 의해 작동되지 않으며, 이것은 사용자에게 증폭기(IC)의 와이어링시 바람직하다.
증폭 스테이지(V1, V2)는 도 2에 따라 증폭 소자로서 각각 하나의 증폭 트랜지스터(M10 또는 M20)를 가지며 동작점 세팅을 위한 각각 하나의 조절 트랜지스터(M11 또는 M21)를 갖는다. 이 경우, 증폭 트랜지스터(M10, M20) 및 조절 트랜지스터(M11, M21)는 2개의 게이트-전극을 갖는 전계효과-트랜지스터로 구현되며, 상기 게이트-전극 중 제 1 게이트-전극은 각각 하나의 신호 입력부를 형성하며, 제 2 게이트-전극은 각각의 전계효과-트랜지스터(M10, M20, M11 또는 M 21)의 상승률을 상승시키기 위한 각각 하나의 제어 입력부를 형성한다. 이 경우, 제 1 증폭 스테이지(V1)의 증폭 트랜지스터(M10)는 그것의 제 1 게이트-전극(G11)으로 증폭 입력부(IN1)와 접속되고, 제 2 게이트-전극(G12)으로 증폭 제어-단자(AGC)와 접속되며, 소스-전극(S1)으로 기준 전위 단자(GND)와 접속되고, 드레인-전극(D1)으로 증폭 출력부(OUT1)와 접속되며, 제 1 증폭 스테이지(V1)의 조절 트랜지스터(M11)는 그것의 드레인-전극으로 저항(R1)을 통해 증폭 출력부(OUT1)와 접속되고, 저항(R10, R11)을 통해 증폭 입력부(IN1)에 접속되며, 제 1 게이트-전극으로 드레인-전극에 접속되고, 제 2 게이트-전극으로 증폭-제어 단자(AGC)에 접속되며, 소스-전극으로 기준 전위 단자(GND)에 접속된다.
제 2 증폭 스테이지(V2)의 증폭 트랜지스터(M20)는 이에 상응하게 제 1 게이트-전극(G21)으로 증폭 입력부(IN2)에 접속되고, 제 2 게이트-전극(G22)으로 증폭-제어 단자(AGC)에 접속되며, 소스-전극(S2)으로 기준 전위 단자(GND)에 접속되고, 드레인-전극(D2)으로 증폭 출력부(OUT2)에 접속되며, 제 2 증폭 스테이지(V2)의 조절 트랜지스터(M21)는 드레인-전극으로 저항(R2)을 통해 증폭 출력부(OUT2)에 접속되고, 저항(R20, R21)을 통해 증폭 입력부(IN2)에 접속되며, 제 1 게이트-전극으로 드레인-전극에 접속되고, 제 2 게이트-전극으로 증폭-제어 단자(AGC)에 접속되며, 소스-전극으로 기준 전위 단자(GND)에 접속된다.
이에 따라 증폭 출력부(OUT1, OUT2)는 소위 오픈-드레인-단자(Open-Drain-Connection)로 구현된다. 즉, 도 2에 도시되지 않은 증폭 출력부(OUT1, OUT2)의 외부 와이어링을 통해 증폭 스테이지(V1, V2)에 전류가 공급된다. 소스 회로에서 작동되는 증폭 트랜지스터(M10, M20)의 장점은, 상기 증폭 트랜지스터(M10, M20)가 단락된 증폭 입력부(IN1, IN2)에서 차단되어, 오프 상태에서 증폭 스테이지(V1, V2)에 전류가 흐르지 않고, 증폭 입력부(IN1, IN2)에 생성되는 고주파 신호 부분이 증폭되지 않도록, 상기 증폭 트랜지스터(M10, M20)의 임계 전압이 선택될 수 있다는데 있다.
스위치(M1)는 증폭기 및 조절 트랜지스터와 마찬가지로 전계효과-트랜지스터로 구현된다. 상기 스위치(M1)는 게이트-전극으로 저항(R11)을 통해 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)와 접속되고, 드레인-전극으로 저항(R21)을 통해 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)에 접속되며, 소스-전극으로 기준 전위 단자(GND)에 접속된다. 이 경우, 저항(R11 또는 R21)은 증폭 입력부(IN1 또는 IN2)로부터 스위치(M1)를 고주파적으로 디커플링하는데 사용된다.
저항(R1, R10 또는 R2, R20)에 의해 조절 트랜지스터(M11 또는 M21)가 각각의 증폭 출력부(OUT1 또는 OUT2) 및 각각의 증폭 입력부(IN1 또는 IN2)로부터 고주파적으로 디커플링된다. 따라서, 조절 트랜지스터(M11, M12)는 각각의 증폭 입력부(IN1 또는 IN2) 및 각각의 증폭 출력부(OUT1 또는 OUT2)에 생성되는 전압의 직류 전압 부분에 의해서만 트리거링된다. 상기 전압은 각각의 증폭 입력부(IN1 또는 IN2)로부터 큰 전류를 기준 전위 단자(GND)에 제공하고 이에 따라 증폭 스테이지(V1, V2)의 동작점을 안정화시킴으로써, 증폭 출력부(OUT1, OUT2)에서 생기는 전압의 직류 전압 부분의 상승에 반작용한다.
도 3의 증폭기는 도 2의 증폭기와 달리, 조절 트랜지스터(M11, M21)의 드레인측이 각각 여전히 저항(R10 또는 R20)을 통해서만 상응하는 증폭 입력부(IN1, IN2)와 접속되고, 전계효과-트랜지스터(M2)를 갖는 스위칭 스테이지(SW)가 추가 스위치를 가지며, 상기 트랜지스터(M2)의 게이트측은 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)와 접속되고, 드레인측은 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)와 접속되며, 소스측은 기준 전위(GND)와 접속되고, 전계효과-트랜지스터(M1, M2)가 그것의 드레인-분기에 상기 전계효과-트랜지스터(M1, M2)를 통과하여 흐르는 전류를 제한하기 위한 저항(R21a, R21b)을 가지며, 게이트-분기에 각각의 증폭 입력부(IN1, IN2)로부터 게이트-전극을 고주파적으로 디커플링하기 위한 저항(R11a, R11b)을 갖는다. 이 경우, 저항 (R11a, R21a)은 도 2의 저항 (R11 또는 R21)에 상응한다. 도 1에 점선으로 표시된 스위치(M2)에 상응하는 추가 전계효과-트랜지스터(M2)는 대안적으로 증폭 입력부(IN2)에 의해서도 증폭 스테이지의 비작동을 가능하게 한다. 이 경우, 2개의 전계효과-트랜지스터(M1, M2)의 임계 전압은 증폭 트랜지스터(M10, M20)의 임계 전압보다 어느 정도 작게 선택된다.
도 2 및 도 3의 증폭기(IC)의 전체 전계효과-트랜지스터는 N-전도성을 갖는다; 상기 트랜지스터는 바람직하게 N-채널-MOS-트랜지스터로 형성되며 적은 기술적 비용으로 스위칭 회로에 집적된다.
본 발명에 의해, 저렴하게 제조할 수 있으며 고주파 장애에 대한 내성을 가진, 교대로 오프될 수 있는 2개의 증폭 스테이지를 갖는 증폭기가 제공된다.

Claims (12)

  1. 집적 증폭기에 있어서, 증폭 입력부(IN1, IN2)를 포함하는 제 1 및 제 2 증폭 스테이지(V1, V2), 증폭 스테이지(V1, V2)의 증폭 입력부(IN1, IN2)와 접속된 스위칭 스테이지(SW)를 가지며, 상기 스위칭 스테이지(SW)를 통해 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)가 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)에서 생기는 제 1 입력 전압(U1)에 따라 기준 전위상에 위치하는 기준 전위 단자(GND)와 낮은 저항으로 접속될 수 있는 것을 특징으로 하는 집적 증폭기.
  2. 제 1항에 있어서, 제 1 입력 전압(U1)이 제 1 증폭 스테이지(V1)가 작동하는 직류 전압-동작점을 가질 때, 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)가 기준 전위 단자(GND)와 낮은 저항으로 접속되는 것을 특징으로 하는 집적 증폭기.
  3. 제 2항에 있어서, 스위칭 스테이지(SW)가 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)와 접속된 제어 전극 및 스위칭 구간을 갖는 스위치(M1)를 가지며, 상기 스위칭 구간을 통해 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)가 기준 전위상에 위치하는 기준 전위 단자(GND)와 접속되는 것을 특징으로 하는 집적 증폭기.
  4. 제 3항에 있어서, 스위칭 스테이지(SW)의 스위치(M1)가 전계효과-트랜지스터로 구현되고, 상기 트랜지스터의 게이트측은 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)와 접속되고, 드레인측은 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)와 접속되며, 소스측은 기준 전위 단자(GND)와 접속되는 것을 특징으로 하는 집적 증폭기.
  5. 제 3항에 있어서, 스위칭 스테이지(SW)가 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)와 접속된 제어 전극 및 스위칭 구간을 갖는 추가 스위치(M2)를 포함하며, 상기 스위치(M2)를 통해 제 1 증폭 스테이지(V1)의 증폭 입력부(IN1)가 기준 전위 단자(GND)와 접속되는 것을 특징으로 하는 집적 증폭기.
  6. 제 5항에 있어서, 스위칭 스테이지(SW)의 추가 스위치(SW2)가 전계효과-트랜지스터로 구현되고, 상기 트랜지스터의 게이트측은 제 2 증폭 스테이지(V2)의 증폭 입력부(IN2)와 접속되고, 드레인측은 제 1 증폭 스테이지(V1)의 증폭 입력부(IN2)와 접속되며, 소스측은 기준 전위 단자(GND)와 접속되는 것을 특징으로 하는 집적 증폭기.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 증폭 스테이지(V1, V2)는 증폭 소자로서 소스 회로에 전계효과-트랜지스터로 구현된 각각 하나의 증폭 트랜지스터(M10, M20)를 갖는 것을 특징으로 하는 집적 증폭기.
  8. 제 7항에 있어서, 각각의 증폭 스테이지(V1, V2)의 증폭 트랜지스터(M10, M20)가 각각의 증폭 스테이지(V1, V2)의 증폭 입력부(IN1, IN2)와 접속된 제 1 게이트-전극(G11, G21), 증폭-제어 단자(AGC)와 접속된 제 2 게이트-전극(G12, G22), 기준 전위 단자(GND)와 접속된 소스-전극(S1, S2) 및 각각의 증폭 스테이지(V1, V2)의 증폭 입력부(OUT1, OUT2)와 접속된 드레인-전극(D1, D2)을 갖는 것을 특징으로 하는 집적 증폭기.
  9. 제 8항에 있어서, 동작점 세팅을 위한 각각의 증폭 스테이지(V1, V2)가, 저항(R1, R10, R2, R20)을 통해 개별 증폭 스테이지(V1, V2)의 증폭 출력부(OUT1, OUT2) 및 증폭 입력부(IN1, IN2)와 접속된 드레인-전극, 드레인 전극과 접속된 제 1 게이트-전극 및 기준 전위 단자(GND)와 접속된 소스-전극을 가지며 전계효과-트랜지스터로 구현된 조절 트랜지스터(M11, M21)를 갖는 것을 특징으로 하는 집적 증폭기.
  10. 제 9항에 있어서, 상기 조절 트랜지스터(M11, M21)가 각각 증폭-제어 단자(AGC)와 접속된 제 2 게이트-전극을 갖는 것을 특징으로 하는 집적 증폭기.
  11. 제 4항 내지 제 6항 중 어느 한 항에 있어서, 상기 전계효과-트랜지스터 (M1, M2)가 N-채널-트랜지스터로 형성되는 것을 특징으로 하는 집적 증폭기.
  12. 제 10항에 있어서, 상기 전계효과-트랜지스터(M1, M2, M10, M11, M20, M21)가 N-채널-트랜지스터로 형성되는 것을 특징으로 하는 집적 증폭기.
KR1019990053085A 1998-11-27 1999-11-26 집적 증폭기 KR20000052384A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19854847A DE19854847C2 (de) 1998-11-27 1998-11-27 Verstärkeranordnung
DE19854847.8 1998-11-27

Publications (1)

Publication Number Publication Date
KR20000052384A true KR20000052384A (ko) 2000-08-25

Family

ID=7889276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053085A KR20000052384A (ko) 1998-11-27 1999-11-26 집적 증폭기

Country Status (4)

Country Link
US (1) US6265936B1 (ko)
JP (1) JP2000223972A (ko)
KR (1) KR20000052384A (ko)
DE (1) DE19854847C2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50015752D1 (de) * 1999-06-30 2009-11-12 Infineon Technologies Ag Anordnung mit einem ersten verstärker und einem zweiner verstärken soll
US6781457B2 (en) * 2002-05-31 2004-08-24 Pci Technologies, Inc. Drop amplifier housing with multiple tiers
DE10300431A1 (de) 2003-01-09 2004-07-22 Deutsche Thomson-Brandt Gmbh Regelbarer HF-Breitbandverstärker mit konstanter Eingangsimpedanz
DE10334385B3 (de) * 2003-07-28 2004-11-25 Infineon Technologies Ag Verstärkerschaltungsanordnung
US7202741B2 (en) * 2004-03-11 2007-04-10 Gct Semiconductor, Inc. Highly linear variable gain amplifier
US8085091B2 (en) * 2010-01-27 2011-12-27 Honeywell International Inc. Gain control amplifier
GB2518476B (en) * 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2289810A (en) * 1942-07-14 Fishhook extricator
JPH01291506A (ja) * 1988-05-18 1989-11-24 Matsushita Electron Corp 半導体装置
JPH09238035A (ja) * 1996-02-28 1997-09-09 Sony Corp 出力回路
JPH1065466A (ja) * 1996-06-03 1998-03-06 Anadeijitsukusu Inc 複数バンド増幅器
JPH10145162A (ja) * 1996-11-06 1998-05-29 Sony Corp 増幅器、送信回路及び受信回路
KR100393693B1 (ko) * 1995-04-04 2003-10-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 스위치가능한이득을가지며왜곡이감소된증폭기스테이지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3525050A (en) * 1968-10-14 1970-08-18 Philips Corp Circuit arrangement for amplifying electric signals
JPS60101816U (ja) * 1983-12-19 1985-07-11 パイオニア株式会社 音響出力増幅装置
US4829263A (en) * 1988-04-12 1989-05-09 Zdzislaw Gulczynski High speed instrumentation amplifier with minimized offset voltage and drift
US5008631A (en) * 1989-08-16 1991-04-16 Hewlett-Packard Company Pulse analyzer with gain compression
GB2289810A (en) * 1994-05-20 1995-11-29 Microelectronics Tech Inc An r.f. switch using transistors as switch and gain elements
DE69413235T2 (de) * 1994-10-31 1999-01-28 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano In verschiedene Konfigurationen umschaltbarer Operationsverstärker
US6160447A (en) * 1999-02-10 2000-12-12 Adc Solitra, Inc. Amplifier having redundancies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2289810A (en) * 1942-07-14 Fishhook extricator
JPH01291506A (ja) * 1988-05-18 1989-11-24 Matsushita Electron Corp 半導体装置
KR100393693B1 (ko) * 1995-04-04 2003-10-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 스위치가능한이득을가지며왜곡이감소된증폭기스테이지
JPH09238035A (ja) * 1996-02-28 1997-09-09 Sony Corp 出力回路
JPH1065466A (ja) * 1996-06-03 1998-03-06 Anadeijitsukusu Inc 複数バンド増幅器
JPH10145162A (ja) * 1996-11-06 1998-05-29 Sony Corp 増幅器、送信回路及び受信回路

Also Published As

Publication number Publication date
JP2000223972A (ja) 2000-08-11
US6265936B1 (en) 2001-07-24
DE19854847C2 (de) 2003-07-31
DE19854847A1 (de) 2000-06-15

Similar Documents

Publication Publication Date Title
EP0792013A1 (en) Operational amplification circuit
JP2006511179A (ja) スイッチおよびスイッチ制御方法
US4959623A (en) Low impedance buffer circuit
KR20040048988A (ko) 연산 증폭기 및 연산 증폭기 회로
KR100198237B1 (ko) 차동증폭기를 갖는 이득 제어 증폭회로
EP0365291B1 (en) Transistor amplifier for high slew rates and capative loads
EP3913803A1 (en) Amplifiers with wide input range and low input capacitance
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
KR20000052384A (ko) 집적 증폭기
JPH04313907A (ja) 信号処理装置
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
US7414467B2 (en) Circuit configuration having a feedback, fully-differential operational amplifier
KR960016811B1 (ko) 오디오 장치가 스위치 온 및 오프될 때 발생하는 잡음을 방지하는 회로
KR960009392A (ko) 이득가변회로와 그의 집적회로
KR20040045369A (ko) 정전압전원
EP1518322B1 (en) Fast cascaded class ab output stage with fet devices
KR100885337B1 (ko) 스위치 모드 회로에서 출력 임피던스 정합을 위한 회로 및방법
US5164614A (en) Low power bias voltage generating circuit comprising a current mirror
EP0486837B1 (en) High speed low offset CMOS amplifier with power supply noise isolation
US6570450B2 (en) Efficient AC coupled CMOS RF amplifier
JP3951726B2 (ja) ゲインコントロール回路及び電子ボリューム回路
JP2865163B2 (ja) 安定化電源回路
JPH09172332A (ja) 多段増幅回路
CN110392324B (zh) 可避免爆音噪声产生的音频编解码电路
SU1676065A1 (ru) Операционный усилитель на КМОП транзисторах

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991126

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20000726

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040406

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19991126

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051216

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060307

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20051216

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I