JPH01291506A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01291506A JPH01291506A JP12131888A JP12131888A JPH01291506A JP H01291506 A JPH01291506 A JP H01291506A JP 12131888 A JP12131888 A JP 12131888A JP 12131888 A JP12131888 A JP 12131888A JP H01291506 A JPH01291506 A JP H01291506A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- gate
- terminal
- fet
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、特に低雑音、低消費電力の高周
波スイッチング回路に関するものである。
波スイッチング回路に関するものである。
従来の技術
近年、高周波機器類の小型集積化、低消費電力化が強く
要求されている。
要求されている。
以下、従来の高周波スイッチング回路を図面に基づいて
説明する。
説明する。
第５図は従来の高周波スイッチング回路の回路図である
。第５図において、１，２．３はＰＩＮダイオードであ
り、ＰＩＮダイオード１．２．３の各７ノードは、それ
ぞれ結合コンデンサ４．５゜６を介して高周波入力端子
７に共通に接続されるとともに、それぞれチョークコイ
ル８，９．１０を介して電源端子１１，１２．１３に接
続されている。また、ＰＩＮダイオード１．２．３の各
カソードは、それぞれ結−合コンデンサ１４．１５．１
６を介して高周波出力端子１７．１８．１９に接続され
るとともに、それぞれ抵抗２０，２１．２２を介して接
地されている。
。第５図において、１，２．３はＰＩＮダイオードであ
り、ＰＩＮダイオード１．２．３の各７ノードは、それ
ぞれ結合コンデンサ４．５゜６を介して高周波入力端子
７に共通に接続されるとともに、それぞれチョークコイ
ル８，９．１０を介して電源端子１１，１２．１３に接
続されている。また、ＰＩＮダイオード１．２．３の各
カソードは、それぞれ結−合コンデンサ１４．１５．１
６を介して高周波出力端子１７．１８．１９に接続され
るとともに、それぞれ抵抗２０，２１．２２を介して接
地されている。
以上のように構成された高周波スイッチング回路につい
て以下その動作を説明する。
て以下その動作を説明する。
たとえば、高周波出力端子１７に高周波入力端子７に入
力される高周波信号を出力させたいときには、高周波出
力端子１７につながるＰＩＮダイオード１に接続された
電源端子１１に電圧を印加することによってＰＩＮダイ
オード１に・電流を流しその内部抵抗を下げることによ
りこのことを実現する。
力される高周波信号を出力させたいときには、高周波出
力端子１７につながるＰＩＮダイオード１に接続された
電源端子１１に電圧を印加することによってＰＩＮダイ
オード１に・電流を流しその内部抵抗を下げることによ
りこのことを実現する。
このとき他のＰＩＮダイオード２，３には電流を流さず
高抵抗状態を保つ。
高抵抗状態を保つ。
発明が解決しようとする課題
しかしながら上記従来の構成では、オン状態のＰＩＮダ
イオード１．２．３には数十ｍＡの電流を必要とし、ざ
らにＰＩＮダイオード１．２．３の内部抵抗により雑音
指数（以下ＮＦと称す）が劣化するという問題を有して
いた。
イオード１．２．３には数十ｍＡの電流を必要とし、ざ
らにＰＩＮダイオード１．２．３の内部抵抗により雑音
指数（以下ＮＦと称す）が劣化するという問題を有して
いた。
本発明は上記問題を解決するものであり、低消費電流で
、低ＮＦの高周波スイッチング回路の半導体装置を提供
することを目的とするものである。
、低ＮＦの高周波スイッチング回路の半導体装置を提供
することを目的とするものである。
課題を解決するための手段
上記問題を解決するため本発明は、複数個の電界効果ト
ランジスタの各ゲートを共通の入力端子に接続するとと
もに、各ゲートをそれぞれ各電界効果トランジスタを選
択する別々のゲート電圧印加端子に接続し、前記電界効
果トランジスタの各ドレインをそれぞれ別々の出力端子
に接続したものである。
ランジスタの各ゲートを共通の入力端子に接続するとと
もに、各ゲートをそれぞれ各電界効果トランジスタを選
択する別々のゲート電圧印加端子に接続し、前記電界効
果トランジスタの各ドレインをそれぞれ別々の出力端子
に接続したものである。
作用
上記構成により、出力したい出力端子に接続された電界
効果トランジスタ（Ｆ Ｅ Ｔ゛）のゲート電圧印加端
子を選択してゲート電圧を印加することによって、この
ＦＥＴによって入力端子より入力された信号が増幅され
、前記の出力端子から低ＮＦの状態で出力される。また
、このときのＦＥＴの消費電流は、従来のＰＩＮダイオ
ードの消費電流と比較して数分の１に抑えられる。
効果トランジスタ（Ｆ Ｅ Ｔ゛）のゲート電圧印加端
子を選択してゲート電圧を印加することによって、この
ＦＥＴによって入力端子より入力された信号が増幅され
、前記の出力端子から低ＮＦの状態で出力される。また
、このときのＦＥＴの消費電流は、従来のＰＩＮダイオ
ードの消費電流と比較して数分の１に抑えられる。
実施例
以下、本発明の実施例を図面を参照しながら説明する。
第１図は本発明の第１の実施例を示す高周波スイッチン
グ回路の回路図である。第１図において、３１．３２．
３３は電界効果トランジスタ（ＦＥＴ）であり、Ｆ Ｅ
Ｔ ３１，３２．３３の各ゲートは、それぞれ結合コ
ンデンサ３４，３５．３６を介して共通の高周波入力端
子３７に接続されるとともに、それぞれ抵抗３８゜３９
．４０を介して各Ｆ Ｅ Ｔ ３１，３２．３３を選択
する別々のゲート電圧印加端子４１，４２．４３に接続
されている。
グ回路の回路図である。第１図において、３１．３２．
３３は電界効果トランジスタ（ＦＥＴ）であり、Ｆ Ｅ
Ｔ ３１，３２．３３の各ゲートは、それぞれ結合コ
ンデンサ３４，３５．３６を介して共通の高周波入力端
子３７に接続されるとともに、それぞれ抵抗３８゜３９
．４０を介して各Ｆ Ｅ Ｔ ３１，３２．３３を選択
する別々のゲート電圧印加端子４１，４２．４３に接続
されている。
また、Ｆ Ｅ Ｔ ３１，３２．３３の各ドレインはそ
れぞれ結合コンデンサ４４，４５．４６を介して別々の
高周波出力端子４７．４８．４９に接続されるとともに
、それぞれチョークコイル５１，５２．５３を介して共
通の電源端子５４に接続されている。ざらにＦ Ｅ Ｔ
３１，３２．３３の各ソースは接地されている。
れぞれ結合コンデンサ４４，４５．４６を介して別々の
高周波出力端子４７．４８．４９に接続されるとともに
、それぞれチョークコイル５１，５２．５３を介して共
通の電源端子５４に接続されている。ざらにＦ Ｅ Ｔ
３１，３２．３３の各ソースは接地されている。
以上のように構成された高周波スイッチング回路につい
て以下その動作を説明する。
て以下その動作を説明する。
たとえば、高周波出力端子４８に高周波入力端子３７に
入力される高周波信号を出力したい場合は、高周波出力
端子４８に接続されたＦＥＴ３１のゲート電圧印加端子
４１の電圧を制御して、ＦＥＴ３１をオン状態にする。
入力される高周波信号を出力したい場合は、高周波出力
端子４８に接続されたＦＥＴ３１のゲート電圧印加端子
４１の電圧を制御して、ＦＥＴ３１をオン状態にする。
このとき、ＦＥＴ３２．３３はゲート電圧を制御してオ
フ状態とする。以上により、ＦＥＴ３１で層幅された低
ＮＦの出力信号を高周波出力端子４８に得ることができ
る。また、このときのＦＥＴ３１の消費電流は、従来の
ＰＩＮダイオードの消費電流と比較して数分の１に抑え
られる。
フ状態とする。以上により、ＦＥＴ３１で層幅された低
ＮＦの出力信号を高周波出力端子４８に得ることができ
る。また、このときのＦＥＴ３１の消費電流は、従来の
ＰＩＮダイオードの消費電流と比較して数分の１に抑え
られる。
次に、本発明の第２の実施例について説明する。
第２図は本発明の第２の実施例を示す高周波回。
路の回路図である。第２図と第１図の構成の異なる点は
、第１図のＦ Ｅ Ｔ３１，３２．３３をデュアルゲー
ト型のＦ Ｅ Ｔ６１，６２．６３とした点と、これら
ＦＥＴ６１．６２．６３の各第１ゲートを、共通に接続
して結合コンデンサ６４を介して高周波入力端子３７に
接続するとともに、Ｆ Ｅ Ｔ ６１，６２．６３の電
流制御用に分割抵抗６５を介して電圧印加端子６６に接
続し、さらに分２ノ抵抗６７を介して接地した点と、Ｆ
ＥＴθ１，６２゜６３の各第２ゲートをそれぞれ抵抗３
８．３９．４０を介してゲート電圧印加端子４１，４２
．４３に接続した点である。
、第１図のＦ Ｅ Ｔ３１，３２．３３をデュアルゲー
ト型のＦ Ｅ Ｔ６１，６２．６３とした点と、これら
ＦＥＴ６１．６２．６３の各第１ゲートを、共通に接続
して結合コンデンサ６４を介して高周波入力端子３７に
接続するとともに、Ｆ Ｅ Ｔ ６１，６２．６３の電
流制御用に分割抵抗６５を介して電圧印加端子６６に接
続し、さらに分２ノ抵抗６７を介して接地した点と、Ｆ
ＥＴθ１，６２゜６３の各第２ゲートをそれぞれ抵抗３
８．３９．４０を介してゲート電圧印加端子４１，４２
．４３に接続した点である。
第２の実施例と第１の実施例の動作の異なる点は、第２
ゲートに印加されるゲート電圧を制御して、スイッチン
グを行う点である。この構成により、第１の実施例に比
べて歪特性の良好な高周波スイッチング回路を得ること
ができる。
ゲートに印加されるゲート電圧を制御して、スイッチン
グを行う点である。この構成により、第１の実施例に比
べて歪特性の良好な高周波スイッチング回路を得ること
ができる。
次に、本発明の第３の実施例について説明する。
第３図は本発明の第３の実施例を示す高周波スイッチン
グ回路の回路図である。第３図と第２図の構成の異なる
点は、Ｆ Ｅ Ｔ ６１，６２．６３の各第１ゲートを
、それぞれ結合コンデンサ７１，７２．７３を介して共
通に接続し結合コンデンサ６４を介して高周波入力端子
３７に接続するとともに、それぞれ抵抗７４゜７５．７
６を介して接地した点と、Ｆ Ｅ Ｔａ２，６２．６３
の各ソースをそれぞれ並設した抵抗７７、７８．７９と
バイパスコンデンサ８Ｇ、 ８１ 、８２を介して接地
した点である。
グ回路の回路図である。第３図と第２図の構成の異なる
点は、Ｆ Ｅ Ｔ ６１，６２．６３の各第１ゲートを
、それぞれ結合コンデンサ７１，７２．７３を介して共
通に接続し結合コンデンサ６４を介して高周波入力端子
３７に接続するとともに、それぞれ抵抗７４゜７５．７
６を介して接地した点と、Ｆ Ｅ Ｔａ２，６２．６３
の各ソースをそれぞれ並設した抵抗７７、７８．７９と
バイパスコンデンサ８Ｇ、 ８１ 、８２を介して接地
した点である。
第３の実施例と第２の実施例の動作の興なる点は、Ｆ
Ｅ Ｔａ２，６２．６３の動作点が抵抗？４．７５．７
６により自動的に決定、される点である。これにより、
外部から、Ｆ Ｅ Ｔ ６１，６２．６３の動作点を決
める必要をなくすことができる。
Ｅ Ｔａ２，６２．６３の動作点が抵抗？４．７５．７
６により自動的に決定、される点である。これにより、
外部から、Ｆ Ｅ Ｔ ６１，６２．６３の動作点を決
める必要をなくすことができる。
次に、本発明の第４の実施例を第４図の回路図に基づい
て説明する。
て説明する。
第４図は第３図の回路を帯域通過フィルタＣＪＸ下、Ｂ
ＰＦと略す）を間にはさむ形で接続したものである。第
４図において、９１，９２．９３はそれぞれ通過帯域の
異なるＢＰＦである。
ＰＦと略す）を間にはさむ形で接続したものである。第
４図において、９１，９２．９３はそれぞれ通過帯域の
異なるＢＰＦである。
この構成により、高周波入力端子３７と高周波出力端子
４８，４９．５０の間の分離がさらに向上する。
４８，４９．５０の間の分離がさらに向上する。
このように第１〜第４の実施例によれば、出力したい高
周波出力端子４８，４９．５０に接続されたＦＥＴ３１
，３２．３３ （または６１，６２．６３）のゲート電
圧印加端子４１，４２．４３を選択してゲート電圧を印
加することによって、出力したい出力端子４８．４９．
５０に、高周波入力端子３７に入力された高周波信号を
低消費電流で、かつ抵ＮＦで得ることができる。
周波出力端子４８，４９．５０に接続されたＦＥＴ３１
，３２．３３ （または６１，６２．６３）のゲート電
圧印加端子４１，４２．４３を選択してゲート電圧を印
加することによって、出力したい出力端子４８．４９．
５０に、高周波入力端子３７に入力された高周波信号を
低消費電流で、かつ抵ＮＦで得ることができる。
発明の効果
以上のように本発明によれば、複数個の電界効果トラン
ジスタ（ＦＥＴ）の各ゲートを共通の入力端子に接続し
、出力したい出力端子に接続されたＦＥＴのゲート電圧
印加端子にゲート電圧を印加してＦＥＴを選択すること
により、このＦＥＴに接続された前記出力端子に、入力
端子より入力された高周波信号を低ＮＦの状態で得るこ
とができ、またこのときのＦＥＴの消費電流は従来のＰ
ＩＮダイオードの消費電流と比較して数分の１に抑えら
れる。よって、低消費電流で低ＮＦの優れた高周波スイ
ッチング回路の半導体装置を提供することができる。
ジスタ（ＦＥＴ）の各ゲートを共通の入力端子に接続し
、出力したい出力端子に接続されたＦＥＴのゲート電圧
印加端子にゲート電圧を印加してＦＥＴを選択すること
により、このＦＥＴに接続された前記出力端子に、入力
端子より入力された高周波信号を低ＮＦの状態で得るこ
とができ、またこのときのＦＥＴの消費電流は従来のＰ
ＩＮダイオードの消費電流と比較して数分の１に抑えら
れる。よって、低消費電流で低ＮＦの優れた高周波スイ
ッチング回路の半導体装置を提供することができる。
【図面の簡単な説明】
第１図は本発明の半導体装置の第１の実施例を示す高周
波スイッチング回路の回路図、第２図は・同第２の実施
例を示す高周波スイッチングロ路の回路図、ｆｌＫ３図
は同第３の実施例を示す高周波スイッチング回路の回路
図、第４図は同第４の実施例を示す高周波スイッチング
回路の回路図、第５図は従来の半導体装置の高周波スイ
ッチング回路の回路図である。 ３１．３２．３３・・・電界効果トランジスタ（ＦＥＴ
）、３７・・・高周波入力端子、４１，４２．４３・・
・ゲート電圧印加端子、４８，４９．５０・・・高周波
出力端子、６１，６２．６３・・・デュアルゲート型電
界効果トランジスタ（ＦＥＴ）。 代理人 森 本 義 弘 第１図 ３ｔ、ａｚ、 ３３−＠１ｌｃｎｌトラ；；スｑ（Ｆｒ
−ｒ）３７・・−＋ｈ ｌ司り皮入か端子 ４１１１２、４３−一一ゲート電ｈ ｂｒ） ））Ｄ
ｔｌ’７ｉｎ子Ｊ１９．４ｑ −ａｏ−高１） ｓｆｚ
出１ ’Ｉｎ １ｊ４−電源端子 第２図 ６’−６２−６３−−−９−ｓｙルｆ”）Ｗ 電界’ｔ
ｎｌ）う〉；ｘ９ ｔｒ−ｒ：ｒ）６６−電丘６ρｔｙ
ｏ塙子 第３図 第５図
波スイッチング回路の回路図、第２図は・同第２の実施
例を示す高周波スイッチングロ路の回路図、ｆｌＫ３図
は同第３の実施例を示す高周波スイッチング回路の回路
図、第４図は同第４の実施例を示す高周波スイッチング
回路の回路図、第５図は従来の半導体装置の高周波スイ
ッチング回路の回路図である。 ３１．３２．３３・・・電界効果トランジスタ（ＦＥＴ
）、３７・・・高周波入力端子、４１，４２．４３・・
・ゲート電圧印加端子、４８，４９．５０・・・高周波
出力端子、６１，６２．６３・・・デュアルゲート型電
界効果トランジスタ（ＦＥＴ）。 代理人 森 本 義 弘 第１図 ３ｔ、ａｚ、 ３３−＠１ｌｃｎｌトラ；；スｑ（Ｆｒ
−ｒ）３７・・−＋ｈ ｌ司り皮入か端子 ４１１１２、４３−一一ゲート電ｈ ｂｒ） ））Ｄ
ｔｌ’７ｉｎ子Ｊ１９．４ｑ −ａｏ−高１） ｓｆｚ
出１ ’Ｉｎ １ｊ４−電源端子 第２図 ６’−６２−６３−−−９−ｓｙルｆ”）Ｗ 電界’ｔ
ｎｌ）う〉；ｘ９ ｔｒ−ｒ：ｒ）６６−電丘６ρｔｙ
ｏ塙子 第３図 第５図
Claims (1)
- １、複数個の電界効果トランジスタの各ゲートを共通の
入力端子に接続するとともに、各ゲートをそれぞれ各電
界効果トランジスタを選択する別々のゲート電圧印加端
子に接続し、前記電界効果トランジスタの各ドレインを
それぞれ別々の出力端子に接続した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12131888A JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12131888A JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291506A true JPH01291506A (ja) | 1989-11-24 |
Family
ID=14808279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12131888A Pending JPH01291506A (ja) | 1988-05-18 | 1988-05-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291506A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721155A1 (fr) * | 1994-05-20 | 1995-12-15 | Microelectronics Tech Inc | Commutateur haute fréquence unipolaire à plusieurs directions fonctionnant avec gain. |
| KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
| KR100612185B1 (ko) * | 2001-06-08 | 2006-08-16 | 산요덴키가부시키가이샤 | 화합물 반도체 스위치 회로 장치 |
-
1988
- 1988-05-18 JP JP12131888A patent/JPH01291506A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721155A1 (fr) * | 1994-05-20 | 1995-12-15 | Microelectronics Tech Inc | Commutateur haute fréquence unipolaire à plusieurs directions fonctionnant avec gain. |
| KR20000052384A (ko) * | 1998-11-27 | 2000-08-25 | 귄터 무스함마 | 집적 증폭기 |
| KR100612185B1 (ko) * | 2001-06-08 | 2006-08-16 | 산요덴키가부시키가이샤 | 화합물 반도체 스위치 회로 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031227B2 (ja) | 半導体スイッチ | |
| JP3745901B2 (ja) | Ｍｅｓｆｅｔを用いたスイッチ回路 | |
| US20040229577A1 (en) | Boost circuit | |
| JP2004531164A (ja) | サブミクロンサイズの自己バイアスカスコードｒｆ電力増幅器 | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| JPH01291506A (ja) | 半導体装置 | |
| JPS6246332Y2 (ja) | ||
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| KR960009392A (ko) | 이득가변회로와 그의 집적회로 | |
| JPH0627157A (ja) | 誘導性負荷の電流検出回路 | |
| JPH0249051B2 (ja) | ||
| JPH06318854A (ja) | ドライブ回路 | |
| JP2000004149A (ja) | Ｓｐｄｔスイッチ半導体集積回路 | |
| US4795920A (en) | Method and apparatus for sourcing and sinking current | |
| JP2004510366A (ja) | バイアス回路 | |
| JP2982256B2 (ja) | 波形補正回路 | |
| JPS58129821A (ja) | 完全積分フイルタ | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
| JP3031291B2 (ja) | 能動バイパス回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JP2003234624A (ja) | ドライブ回路 | |
| JPH02151109A (ja) | 半導体増幅回路 | |
| JP3936881B2 (ja) | 時定数切り替え回路 | |
| JP2697211B2 (ja) | 磁気記録装置 |