JP3745901B2 - Ｍｅｓｆｅｔを用いたスイッチ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属半導体電界効果トランジスタ）を用いたスイッチ回路に係るもので、特にＭＥＳＦＥＴのバイアス方法に関する。
【０００２】
【従来の技術】
モノリシックマイクロウェーブ集積回路（ＭＭＩＣ）は一般的にガリウム砒素ＭＥＳＦＥＴを能動素子に用いている。このＭＥＳＦＥＴは、ゲート電極がソース電極に対し負電圧（−）にバイアスされると、空乏層が広がってチャンネルが狭められ、ソースからドレインに流れるドレイン電流が減る。
【０００３】
図４は、ソース端子１２、ゲート端子１４およびドレイン端子１６を具備したＭＥＳＦＥＴ１０をバイアスするための従来の技術を示している。
図４において、第１電源２０はドレイン端子１６をソース端子１２に対して正電圧にバイアスする。第２電源２２はゲート端子１４をソース端子１２に対し負電圧にバイアスする。
【０００４】
【発明が解決しようとする課題】
しかるに、上記のように負電源を用いると、費用、複雑性、及び装置の大きさが増加する問題点がある。また、負ゲートバイアスは、チャージポンプを用いて正電源からの電圧変換で発生させることも行われているが、チャージポンプの使用は回路構成を複雑にする。
【０００５】
本発明は上記の点に鑑みなされたもので、その目的は、正電源だけを利用したＭＥＳＦＥＴのバイアス方法を有するＭＥＳＦＥＴを用いたスイッチ回路を提供することにある。
【０００６】
【課題を解決するための手段】
本発明においては、キャパシタがグランウドとＭＥＳＦＥＴのソース端子間に接続される。前記グラウンドに対しＤＣグラウンドが誘起されるように正電圧にキャパシタが充電される。ＤＣグラウンドの正電圧がＭＥＳＦＥＴのソース端子に供給される。その結果、ＭＥＳＦＥＴのゲート端子が、正電圧のＤＣグラウンドすなわちＭＥＳＦＥＴのソース端子よりも小さな電圧値であれば、ＭＥＳＦＥＴはオフされる。
このような本発明によれば、正電源だけを利用してＭＥＳＦＥＴをバイアスすることができ、費用、複雑性、及び装置の大きさにおいて非常に有利となる。
【０００７】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して詳細に説明する。
図１は本発明の概念を説明するための回路図である。この図において、ＭＥＳＦＥＴ１０はソース端子１２、ゲート端子１４およびドレイン端子１６を具備する。第１電源２０はドレイン端子１６をソース端子１２に対して正電圧（＋）にバイアスする。金属−絶縁体−金属（ＭＩＭ）キャパシタ３０は第１、第２端子を備え、第２端子はグラウンド端子３２に接続されている。バイアス電源３４は正と負の端子を有する。負端子はグラウンド端子３２に接続され、正端子はＭＩＭキャパシタ３０の第１端子に接続されている。ＭＩＭキャパシタ３０の第１端子はＭＥＳＦＥＴ１０のソース端子１２に接続されている。バイアス電源３４は自己バイアス技術で抵抗器に置き換えることができる。
ソース及びドレイン端子１２，１６はＲＦｉｎおよびＲＦｏｕｔ端子にそれぞれ接続されている。また、ゲート端子１４はグラウンドに接続されている。ＭＩＭキャパシタ３０の正電圧のため、ゲート電圧はソース電圧に対し負（−）となってＭＥＳＦＥＴ１０はオフされる。しかし、ＲＦ入力信号はＭＩＭキャパシタ３０がＲＦ周波数で低インピ−ダンスであるから、グラウンド端子３２を実際的なグラウンドとして判断する。
【０００８】
図１に示した回路の動作を説明する。
バイアス電源３４はＭＩＭキャパシタ３０を正のバイアス電圧に充電する。その結果、ＭＩＭキャパシタ３０の第１端子に正電圧のＤＣグラウンドが誘起され、このＤＣグラウンドの正電圧は、ＭＥＳＦＥＴ１０のソース端子１２に供給される。したがって、ゲート端子１４が上昇したＤＣグラウンドレベルよりも大きくない負の値である限り（グラウンド電位であれば）、ＭＥＳＦＥＴ１０はオフする。
一方、ゲート端子１４が上昇したＤＣグラウンドレベルよりも大きな値になれば、ＭＥＳＦＥＴ１０はオンする。このとき、ドレイン端子電圧は、装置の動作が達成されるように、ソース端子電圧よりも大きいか又は同等な正電圧に維持されるべきである。
よく知られたように、ＭＩＭキャパシタ３０はＲＦ信号で短絡回路と考えることができ、したがって、ＲＦ信号はＭＩＭキャパシタ３０を介してグラウンド端子３２を実際的なＲＦグラウンドと判断する。ＲＦ信号の電圧変動が小さい限り、ゲート端子１４により発生した正バイアス電圧の大きさはソース端子１２に対し負の値のままである。
【０００９】
図２は、本発明の実施の形態として、上記のような本発明の概念を利用したモノリシックマイクロウェーブ集積回路の＋３Ｖ ＳＰＤＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｄｏｕｂｌｅ−ｔｈｒｏｗ；単極、双投）スイッチ回路を示す回路図である。
このスイッチ回路は、第１ないし第４ＭＥＳＦＥＴ１０Ａ，１０Ｂ，１０Ｃ，１０Ｄが直列接続され、第１、第２ＭＥＳＦＥＴ１０Ａ, １０Ｂは第１ＲＦ出力ポートＪ２に接続された第１共通ソース／ドレイン端子４０を共有し、第２、第３ＭＥＳＦＥＴ１０Ｂ, １０ＣはＲＦ入力ポートＪ１に接続された第２共通ソース／ドレイン端子４２を共有し、第３、第４ＭＥＳＦＥＴ１０Ｃ, １０Ｄは第２ＲＦ出力ポートＪ３に接続された第３共通ソース／ドレイン端子４４を共有している。
第１、第４ＭＥＳＦＥＴ１０Ａ, １０Ｄのソース端子はＭＩＭキャパシタ３０の第１端子に接続され、このキャパシタ３０の第２端子はグラウンドＧＮＤに接続されている。キャパシタ３０の前記第１端子には、キャパシタ３０を＋３Ｖに充電するために正バイアス電圧端子５１が接続される。したがって、全てのＭＥＳＦＥＴ１０Ａ〜１０Ｄのソース／ドレイン端子は、キャパシタ３０の第１端子に誘起された＋３ＶのＤＣグラウンドにバイアスされる。
第２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄのゲート端子は第１スイッチング電圧端子５２に接続され、第１、第３ＭＥＳＦＥＴ１０Ａ, １０Ｃのゲート端子は第２スイッチング電圧端子５３に接続される。第１スイッチング電圧端子５２には、正電圧、具体的には＋３Ｖと０Ｖのスイッチング信号電圧が供給される。第２スイッチング電圧端子５３には、第１スイッチング電圧端子５２が０Ｖのスイッチング信号電圧であるときに正電圧すなわち＋３Ｖのスイッチング信号電圧が供給され、第１スイッチング電圧端子５２が＋３Ｖのスイッチング信号電圧であるときに０Ｖのスイッチング信号電圧が供給される。
【００１０】
図２のＳＰＤＴスイッチ回路の動作を説明する。
第２ＲＦ出力ポートＪ３とＲＦ入力ポートＪ１を接続する場合は、第２スイッチング電圧端子５３が＋３Ｖとなり、第１スイッチング電圧端子５２が０Ｖとなる。すると、第３ＭＥＳＦＥＴ１０Ｃのゲートは、ポートＪ１とＪ３の接続のため第３ＭＥＳＦＥＴ１０Ｃがターンオンされるように正の値になる。同時に、第１ＭＥＳＦＥＴ１０Ａのゲートも、該第１ＭＥＳＦＥＴ１０ＡがポートＪ２のＲＦ信号のグラウンドに対するショートのためにターンオンされるように正の値となる。ＭＩＭキャパシタ３０はＲＦ周波数で非常に低いインピーダンスを有するから、ポートＪ２のＲＦ信号はキャパシタ３０を介して実際的なグラウンドを判断する。一方、キャパシタ３０の第１端子のＤＣグラウンドが＋３Ｖであるから、第２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはゲート端子がソース／ドレイン端子に対し負の値を有し、第２、第４ＭＥＳＦＥＴ１０Ｂ, １０Ｄはオフされる。したがって、第１ＲＦ出力ポートＪ２とＲＦ入力ポートＪ１が分離されると同時に、第２ＲＦ出力ポートＪ３がグラウンドから分離される。このようなスイッチ回路は、ＭＥＳＦＥＴをターンオフさせるためにゲートをバイアスする負電源は必要ではない。
【００１１】
図３（Ａ）、（Ｂ）は、図２の第１ないし第４ＭＥＳＦＥＴ１０Ａ〜１０Ｄを備えたモノリシックマイクロウェーブ集積回路（ＭＭＩＣ）６１とＭＩＭキャパシタ３０のリードフレーム６２に対する実装状態を示す平面図で、図３（Ｂ）は図３（Ａ）の要部の拡大図である。この図に示すように、ＭＭＩＣ６１とＭＩＭキャパシタ３０は、リードフレーム６２のチップホルダ６２ａに装着される。チップホルダ６２ａはワイヤボンディング６３によりリードフレーム６２のグラウンド端子６２ｃ，６２ｈに結線されてグラウンドに接続されている。したがって、キャパシタ３０の第２端子はリードフレーム６２のチップホルダ６２ａを介してグラウンドに接続される。ＭＩＭキャパシタ３０の第１端子およびＭＭＩＣ６１の各電極も同様にワイヤボンディング６３によりリードフレーム６２の各端子６２ｂ〜６２ｉ（ポートＪ１〜Ｊ３、端子５１〜５３に相当する）に接続される。キャパシタ３０は、リードフレーム６２の端子６２ｉを介して＋３Ｖに充電される。
【００１２】
以上、本発明を具体的な実施の形態に基づき説明したが、本発明は上記の実施の形態に限定されるものではなく、種々の変更或いは代替的な技術の適用が可能である。例えば、図２に示したものより改良された回路を有するＳＰＤＴスイッチ回路に本発明のＤＣ電圧バイアス技術を適用することができる。
【００１３】
【発明の効果】
以上詳細に説明したように本発明によれば、正電源だけを利用してＭＥＳＦＥＴをバイアスすることができ、費用、複雑性、及び装置の大きさにおいて非常に有利となる。
【図面の簡単な説明】
【図１】本発明の概念を説明するための回路図。
【図２】本発明の実施の形態を示す回路図。
【図３】本発明においてのＭＭＩＣおよびＭＩＭキャパシタの実装状態を示す平面図。
【図４】ＭＥＳＦＥＴをバイアスするための従来技術を示す回路図。
【符号の説明】
１０Ａ〜１０Ｄ 第１ないし第４ＭＥＳＦＥＴ
３０ ＭＩＭキャパシタ
４０，４２，４４ 第１、第２、第３共通ソース／ドレイン端子
５１ 正バイアス電圧端子
５２ 第１スイッチング電圧端子
５３ 第２スイッチング電圧端子

Claims (4)

1. 共通ソース／ドレイン端子を備えた複数個のＭＥＳＦＥＴを有し、選択された前記ソース／ドレイン端子にＲＦ入力、第１、第２ＲＦ出力が接続され、バイアス回路としてキャパシタを有し、このキャパシタは、グラウンドに接続された第２端子と、正のＤＣバイアス電圧が供給される第１端子とを有し、この第１端子は前記正のＤＣバイアス電圧に前記ＭＥＳＦＥＴのソース／ドレイン端子をバイアスするように該ソース／ドレイン端子に接続され、前記ＭＥＳＦＥＴは、チップホルダに装着されたモノリシックマイクロウェーブ集積回路のＭＥＳＦＥＴであり、前記キャパシタは前記モノリシックマイクロウェーブ集積回路とともに前記チップホルダに装着されて前記第２端子がチップホルダに接続された金属−絶縁体−金属キャパシタで、前記チップホルダはグラウンドに接続されたことを特徴とするＭＥＳＦＥＴを用いたスイッチ回路。
2. 直列接続された第１、第２、第３、第４ＭＥＳＦＥＴを有し、第１ＭＥＳＦＥＴはソース及びゲート端子を具備し、第１、第２ＭＥＳＦＥＴは第１共通ソース／ドレイン端子を共有し、第２ＭＥＳＦＥＴはゲート端子を具備し、第２、第３ＭＥＳＦＥＴは第２共通ソース／ドレイン端子を共有し、第３ＭＥＳＦＥＴはゲート端子を具備し、第３、第４ＭＥＳＦＥＴは第３共通ソース／ドレイン端子を共有し、第４ＭＥＳＦＥＴはソース及びゲート端子を備えたＭＥＳＦＥＴ群と、
   前記第２共通ソース／ドレイン端子に接続されたＲＦ入力ポートと、
   前記第１共通ソース／ドレイン端子に接続された第１ＲＦ出力ポートと、
   前記第３共通ソース／ドレイン端子に接続された第２ＲＦ出力ポートと、
   前記第１、第４ＭＥＳＦＥＴのソース端子に第１端子が接続され、第２端子はグラウンドに接続されたキャパシタと、
   このキャパシタを正のＤＣバイアス電圧に充電するために該キャパシタの第１端子に接続された正バイアス電圧端子と、
   前記第２、第４ＭＥＳＦＥＴのゲート端子に接続され、このゲート端子に正電圧或いは０Ｖのスイッチング信号電圧を供給する第１スイッチング電圧端子と、
   前記第１、第３ＭＥＳＦＥＴのゲート端子に接続され、前記第１スイッチング電圧端子が０Ｖのスイッチング信号電圧であるときに前記ゲート端子に正電圧のスイッチング信号電圧を供給し、前記第１スイッチング電圧端子が正電圧のスイッチング信号電圧であるときに前記ゲート端子に０Ｖのスイッチング信号電圧を供給する第２スイッチング電圧端子とを具備し、
   前記ＭＥＳＦＥＴは、チップホルダに装着されたモノリシックマイクロウェーブ集積回路のＭＥＳＦＥＴであり、前記キャパシタは前記モノリシックマイクロウェーブ集積回路とともに前記チップホルダに装着されて前記第２端子がチップホルダに接続された金属−絶縁体−金属キャパシタで、前記チップホルダはグラウンドに接続されたことを特徴とするＭＥＳＦＥＴを用いたスイッチ回路。
3. 前記キャパシタは＋３Ｖに充電され、前記スイッチング信号電圧は０Ｖと＋３Ｖの間でスイッチされることを特徴とする請求項２記載のＭＥＳＦＥＴを用いたスイッチ回路。
4. スイッチ回路は、モノリシックマイクロウェーブ集積回路の単極、双投スイッチ回路であることを特徴とする請求項１ないし３のいずれか記載のＭＥＳＦＥＴを用いたスイッチ回路。

Images