KR100582621B1 - 스위치 회로 장치 - Google Patents

스위치 회로 장치 Download PDF

Info

Publication number
KR100582621B1
KR100582621B1 KR1020020010093A KR20020010093A KR100582621B1 KR 100582621 B1 KR100582621 B1 KR 100582621B1 KR 1020020010093 A KR1020020010093 A KR 1020020010093A KR 20020010093 A KR20020010093 A KR 20020010093A KR 100582621 B1 KR100582621 B1 KR 100582621B1
Authority
KR
South Korea
Prior art keywords
fet
terminal
common input
input terminal
fets
Prior art date
Application number
KR1020020010093A
Other languages
English (en)
Other versions
KR20020070114A (ko
Inventor
히라이도시까즈
아사노데쯔로
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020070114A publication Critical patent/KR20020070114A/ko
Application granted granted Critical
Publication of KR100582621B1 publication Critical patent/KR100582621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

화합물 반도체 스위치 회로 장치에서는 스위치 동작시키기 위해서 각 FET마다 제어 단자를 설치하고 있었다. 이 때문에 프린트 기판의 실장 면적이 커지는 문제점이 있었다. 제1 및 제2 FET와, 상기 양 FET의 소스 전극 또는 드레인 전극에 접속된 공통 입력 단자와, 상기 양 FET의 드레인 전극 또는 소스 전극에 접속된 제1 및 제2 출력 단자와, 상기 제1 FET의 상기 제1 출력 단자에 소정의 바이어스를 제공하는 바이어스 수단과, 제어 단자와 상기 제2 출력 단자를 접속하는 접속 수단과, 상기 제2 FET의 게이트 전극을 접지하는 접지 수단과, 상기 공통 입력 단자와 상기 제2 FET의 소스 전극 또는 드레인 전극 사이를 직류적으로 분리하는 분리 수단을 포함하고, 상기 제1 FET의 게이트 전극에 접속된 제어 단자에 제어 신호를 인가하는 것에 특징을 갖는다.
스위치 회로, 쇼트키, 오믹, 바이어스 수단, 분리 수단

Description

스위치 회로 장치{SWITCHING CIRCUIT DEVICE}
도 1은 본 발명을 설명하기 위한 회로도.
도 2는 본 발명을 설명하기 위한 회로도.
도 3은 본 발명을 설명하기 위한 회로도.
도 4는 본 발명을 설명하기 위한 특성도.
도 5는 본 발명을 설명하기 위한 특성도.
도 6은 본 발명을 설명하기 위한 평면도.
도 7은 본 발명을 설명하기 위한 회로도.
도 8은 본 발명을 설명하기 위한 회로도.
도 9는 본 발명을 설명하기 위한 회로도.
도 10은 종래예를 설명하기 위한 도면으로, (a)는 단면도, (b)는 회로도.
도 11은 종래예를 설명하기 위한 평면도.
도 12는 종래예를 설명하기 위한 도면으로, (a)는 평면도, (b)는 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10: 오믹 금속층
20: 게이트 금속층
30: 패드 금속층
본 발명은 고주파 스위칭 용도에 이용되는 화합물 반도체 스위치 회로 장치, 특히 제어 단자를 하나로 하는 화합물 반도체 스위치 회로 장치에 관한 것이다.
휴대 전화 등의 이동체용 통신 기기에서는 ㎓대의 마이크로파를 사용하고 있는 경우가 많고, 안테나의 전환 회로나 송수신의 전환 회로 등에, 이들 고주파 신호를 전환하기 위한 스위치 소자가 이용되는 경우가 많다(예를 들면, 특개평9-181642 호). 그 소자로서는 고주파를 취급하기 때문에 갈륨·비소(GaAs)를 이용한 전계 효과 트랜지스터(이하, FET라고 함)를 사용하는 경우가 많고, 이에 따라 상기 스위치 회로 자체를 집적화한 모노리식 마이크로파 집적 회로(MMIC)의 개발이 진행되고 있다.
도 10의 (a)는 GaAs MESFET의 단면도를 나타내고 있다. 비도핑의 GaAs 기판 (1)의 표면 부분에 N형 불순물을 도핑하여 N형의 채널 영역(2)을 형성하고, 채널 영역(2) 표면에 쇼트키 접촉하는 게이트 전극(3)을 배치하고, 게이트 전극(3)의 양편에는 GaAs 표면에 오믹 접촉하는 소스·드레인 전극(4, 5)을 배치한 것이다. 이 트랜지스터는 게이트 전극(3)의 전위에 의해 바로 아래의 채널 영역(2) 내에 공핍층을 형성하고, 그에 따라 소스 전극(4)과 드레인 전극(5)과의 사이의 채널 전류를 제어하는 것이다.
도 10의 (b)는 GaAs FET를 이용한 SPDT(Single Pole Double Throught)라고 불리는 화합물 반도체 스위치 회로 장치의 원리적인 회로도를 나타내고 있다.
제1과 제2 FET1, FET2의 소스(또는 드레인)가 공통 입력 단자 IN에 접속되고, 각 FET1, FET2의 게이트가 저항 R1, R2를 통해 제1과 제2 제어 단자 Ctl-1, Ctl-2에 접속되고, 그리고 각 FET의 드레인(또는 소스)이 제1과 제2 출력 단자 OUT1, OUT2에 접속된 것이다. 제1과 제2 제어 단자 Ctl-1, Ctl-2에 인가되는 신호는 상보 신호로서, H 레벨의 신호가 인가된 FET가 ON하여 입력 단자 IN에 인가된 신호를 어느 한쪽의 출력 단자에 전달하도록 되어 있다. 저항 R1, R2는 교류 접지가 되는 제어 단자 Ctl-1, Ctl-2의 직류 전위에 대하여 게이트 전극을 통해 고주파 신호가 누출하는 것을 방지하는 목적으로 배치되어 있다.
도 11은 도 10에 도시한 화합물 반도체 스위치 회로 장치를 집적화한 화합물 반도체 칩의 일례를 나타내고 있다.
GaAs 기판에 스위치를 행하는 FET1 및 FET2를 중앙부에 배치하고, 각 FET의 게이트 전극에 저항 R1, R2가 접속되어 있다. 또한, 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제어 단자 Ctl-1, Ctl-2에 대응하는 패드가 기판의 주변에 설치되어 있다. 또, 점선으로 나타낸 제2층째 배선은 각 FET의 게이트 전극 형성 시에 동시에 형성되는 게이트 금속층(Ti/Pt/Au: 20)이고, 실선으로 나타낸 제3층째 배선은 각 소자의 접속 및 패드의 형성을 행하는 패드 금속층(Ti/Pt/Au: 30)이다. 제1층째 기판에 오믹에 접촉하는 오믹 금속층(AuGe/Ni/Au: 10)은 각 FET의 소스 전극, 게이트 전극 및 각 저항 양단의 인출 전극을 형성하는 것으로, 도 2에서는 패드 금속층과 중첩되기 때문에 도시되어 있지 않다.
도 12의 (a)에, 도 10에 도시한 FET1의 부분을 확대한 평면도를 나타낸다. 도 12의 (a)에서, 일점쇄선으로 둘러싸인 장방형 형상의 영역이 기판(11)에 형성되는 채널 영역(12)이다. 좌측으로부터 신장하는 빗살 무늬 형상의 제3층째 패드 금속층 (30)이 출력 단자 OUT1에 접속되는 소스 전극(13: 또는 드레인 전극)이고, 이 아래에 제1층째 오믹 금속층(10)으로 형성되는 소스 전극(14: 또는 드레인 전극)이 있다. 또한, 우측으로부터 신장하는 빗살 무늬 형상의 제3층째 패드 금속층(30)이 공통 입력 단자 IN에 접속되는 드레인 전극(15: 또는 소스 전극)이고, 이 아래에 제1층째 오믹 금속층(10)으로 형성되는 드레인 전극(16: 또는 소스 전극)이 있다. 이 양 전극은 빗살 무늬를 맞물리게 한 형상으로 배치되고, 그 사이에 제2층째 게이트 금속층(20)으로 형성되는 게이트 전극(17)이 채널 영역(12) 상에 빗살 무늬 형상으로 배치되어 있다.
도 12의 (b)에, 이 FET의 일부의 단면도를 나타낸다. 기판(11)에는 n형의 채널 영역(12)과 그 양측에 소스 영역(18) 및 드레인 영역(19)을 형성하는 n+형의 고농도 영역이 설치되고, 채널 영역(12)에는 게이트 전극(17)이 설치되고, 고농도 영역에는 제1층째 오믹 금속층(10)으로 형성되는 드레인 전극(14) 및 소스 전극 (16)이 설치된다. 또한, 상술한 바와 같이 제3층째 패드 금속층(30)으로 형성되는 드레인 전극(13) 및 소스 전극(15)이 설치되고, 각 소자의 배선 등을 행하고 있다.
상기한 화합물 반도체 스위치 회로 장치에서는 각 FET1, FET2의 게이트가 저항 R1, R2를 통해 제1과 제2 제어 단자 Ctl-1, Ctl-2에 접속되어 있기 때문에, 상 보 신호인 두 개의 제어 신호를 제1과 제2 제어 단자 Ctl-1, Ctl-2에 인가할 필요가 있다. 그 때문에 화합물 반도체 스위치 회로 장치를 내장한 집적 회로에서는 반드시 두 개의 제1과 제2 제어 단자 Ctl-1, Ctl-2가 되는 외부 리드가 필요하게 되어, 집적 회로의 소형 패키지화를 저해하는 요인이 되고 있었다. 이를 회피하기 위해서 인버터 회로를 내장시켜서 1제어 단자화를 실현하는 방법이 있지만, 인버터 회로를 구성하는 여분의 FET가 필요하게 되어, 소비 전력이나 패키지 사이즈의 증가 등의 문제점이 있다.
또한, 각 FET1, FET2는 GaAs MESFET를 이용하기 때문에, 스위칭 동작은 게이트 전극에 전압을 인가하여 채널의 공핍층의 개폐를 제어함으로써 행한다. 통상, GaAs MESFET는 공핍형 FET이기 때문에, 제어 전압으로서 부전압을 필요로 한다. 따라서, 상기한 화합물 반도체 스위치 회로 장치에서는 부전압으로 동작시키기 위해서, 별도 부전압 발생 회로를 필요로 하는 문제점도 있었다.
본 발명은 상술한 여러 가지 사정에 감안하여 이루어진 것으로, 인버터 회로를 이용하지 않고 1제어 단자화를 실현하는 것이다.
즉, 첫째, 하나의 공통 입력 단자와, 제1 및 제2 출력 단자와, 하나의 제어 단자와, 상기 공통 입력 단자 및 상기 제1 출력 단자에 접속하는 제1 스위칭 소자와, 상기 공통 입력 단자 및 상기 제2 출력 단자에 접속하는 제2 스위칭 소자와, 상기 제1 출력 단자 또는 상기 공통 입력 단자에 소정의 바이어스를 제공하는 바이어스 수단과, 상기 하나의 제어 단자와 상기 제2 스위칭 소자를 접속하는 접속 수 단과, 상기 공통 입력 단자에 접속하는 분리 수단과, 상기 제2 스위칭 소자에 접속하는 접지 수단을 포함하고, 상기 하나의 제어 단자로부터 상기 제1 FET에 제어 신호를 인가함으로써 해결하는 것이다.
또한, 상기 바이어스 수단은 상기 제1 출력 단자 또는 상기 공통 입력 단자에 일정 전압을 항상 인가하는 것을 특징으로 하는 것이다.
또한, 상기 바이어스 수단은 항상 일정한 플러스의 직류 전압을 공급하는 것을 특징으로 하는 것이다.
또한, 상기 분리 수단은 용량으로 형성되는 것을 특징으로 하는 것이다.
둘째, 채널층 표면에 소스 전극, 게이트 전극 및 드레인 전극을 설치한 제1 및 제2 FET와, 상기 양 FET의 소스 전극 또는 드레인 전극에 접속된 공통 입력 단자와, 상기 양 FET의 드레인 전극 또는 소스 전극에 접속된 제1 및 제2 출력 단자와, 상기 제1 FET의 게이트 전극에 접속된 제어 단자와, 상기 제1 FET의 상기 제1 출력 단자 또는 상기 공통 입력 단자에 소정의 바이어스를 제공하는 바이어스 수단과, 상기 제어 단자와 상기 제2 FET의 드레인 전극 또는 소스 전극을 접속하는 접속 수단과, 상기 제2 FET의 게이트 전극을 접지하는 접지 수단과, 상기 공통 입력 단자와 상기 제2 FET의 소스 전극 또는 드레인 전극 사이를 직류적으로 분리하는 분리 수단을 포함하고, 상기 제어 단자에 제어 신호를 인가함으로써 해결하는 것이다.
또한, 상기 바이어스 수단은 상기 제1 출력 단자 또는 상기 공통 입력 단자에 일정 전압을 항상 인가하는 것을 특징으로 하는 것이다.
또한, 상기 바이어스 수단은 항상 일정한 플러스의 직류 전압을 공급하는 것을 특징으로 하는 것이다.
또한, 상기 분리 수단은 용량으로 형성되는 것을 특징으로 하는 것이다.
또한, 상기 제1 및 제2 FET는 상기 채널층에 쇼트키 접촉하는 게이트 전극과, 상기 채널층에 오믹 접촉하는 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 것이다.
또한, 상기 제1 및 제2 FET를 MESFET로 형성하는 것을 특징으로 하는 것이다.
또한, 상기 제1 및 제2 FET를 동일 반도체 기판에 집적화하여 형성하고, 상기 바이어스 수단 및 분리 수단은 외부 부착으로 형성되는 것을 특징으로 하는 것이다.
또한, 상기 제1 및 제2 FET를 동일 반도체 기판에 집적화하고, 또한 상기 바이어스 수단 및 분리 수단 중 적어도 한쪽도 상기 동일 반도체 기판에 집적화되는 것을 특징으로 하는 것이다.
〈실시예〉
이하, 본 발명의 실시예에 대하여 도 1 내지 도 9를 참조하여 설명한다.
도 1은 본 발명의 화합물 반도체 스위치 회로 장치를 나타내는 회로도이다. 채널층 표면에 소스 전극, 게이트 전극 및 드레인 전극을 설치한 제1 FET1 및 제2 FET2와, 양 FET1, 2의 소스 전극(또는 드레인 전극)에 접속된 공통 입력 단자 IN과, 양 FET1, 2의 드레인 전극(또는 소스 전극)에 접속된 제1 출력 단자 OUT1 및 제2 출력 단자 OUT2와, 제1 FET1의 게이트 전극에만 제어 신호를 인가하는 제어 단자 Ctl-1과, 제1 FET1의 제1 출력 단자 OUT1 또는 공통 입력 단자 IN에 소정의 바이어스를 제공하는 바이어스 수단과, 제어 단자와 제2 FET2의 소스 전극(또는 드레인 전극)을 접속하는 접속 수단과, 제2 FET2의 게이트 전극을 접지하는 접지 수단과, 공통 입력 단자 IN과 제2 FET2의 소스 전극(또는 드레인 전극) 사이를 직류적으로 분리하는 분리 수단으로 구성된다.
제1 FET1 및 제2 FET2는 GaAs MESFET(공핍형 FET)로 구성되고, GaAs 기판에 집적화된다(도 6 참조). 또, 제1 FET1 및 제2 FET2는 도 9의 (a), (b)에 도시한 구조와 동일하므로, 설명을 생략한다.
바이어스 수단은 본 발명의 특징의 하나로서, 플러스의 일정한 직류 전압, 예를 들면 3V를 저항 R을 통해 항상 제1 출력 단자 OUT1에 인가하는 수단이다.
접지 수단도 마찬가지로 본 발명의 특징의 하나로서, 제2 FET2의 게이트 전극을 저항 R에 의해 접지하는 수단이며, 제2 FET2의 게이트 전극은 항상 접지 전위로 고정된다.
접속 수단도 마찬가지로 본 발명의 특징의 하나로서, 제어 단자 Ctl-1과 제2 FET의 소스 전극 또는 드레인 전극을 저항 R로 접속하는 수단이다.
분리 수단도 마찬가지로 본 발명의 특징의 하나로서, 공통 입력 단자 IN과 제2 FET2의 소스 전극(또는 드레인 전극) 사이를 직류적으로 분리하는 용량 C로 형성된다. 이 용량 C는 제1 FET1 및 제2 FET2를 직류적으로 분리하는 기능을 갖는다.
제어 단자 Ctl-1도 마찬가지로 본 발명의 특징의 하나로서, 하나의 단자로 형성된다.
각 FET1, 2의 게이트 전극, 접속 수단 및 바이어스 수단에는 각각 저항 R이 접속되고, 교류 접지가 되는 제어 단자 Ctl-1의 직류 전위에 대하여 게이트 전극을 통해 고주파 신호가 누출하는 것을 방지하는 목적으로 배치되어 있다.
다음으로, 도 2 및 도 3을 참조하여 본 발명의 화합물 반도체 스위치 회로 장치의 동작 원리에 대하여 설명한다.
SPDT 스위치의 경우, 제어 단자를 하나로 하기 위해서는 제어 단자에 인가되는 제어 전압이 0V일 때에는 어느 한쪽의 FET가 온 상태, 다른 한쪽의 FET가 오프 상태가 되고, 제어 전압이 정(正)전압일 때에는 역의 상태가 되면 된다.
도 2는 제2 FET2에 대응하는 회로 부분이다. FET는 저항 R을 통해 접지 수단으로 접지되어 있기 때문에, 게이트 전압은 0V로 고정되어 있다. 이 FET가 온 상태가 되는 바이어스 조건은, 게이트-드레인간 및 게이트-소스간의 각각의 전위차가 같은 상태이다. 즉, Vg=Vd=Vs의 상태이고, 게이트 전압 Vg는 0V이기 때문에, Vg=Vd=Vs=0V일 때에 FET는 온 상태가 된다.
반대로, 게이트 전압이 0V에서 FET가 오프 상태가 되는 바이어스 조건은 게이트-드레인간 및 게이트-소스간에 FET가 오프하는 전위차를 제공하면 된다. 이 회로에서는 제어 단자와 FET2의 소스 전극 또는 드레인 전극이 접속 수단(저항 R)으로 접속되어 있기 때문에, 제어 단자에 0V를 인가하면, FET는 온 상태가 되고, 정전압(예를 들면, 3V)을 인가하면 FET는 오프 상태가 된다.
도 3은 제1 FET1에 대응하는 회로 부분이다. 게이트 전압 0V에서 FET가 오프 상태가 되는 바이어스 조건은 게이트-드레인간 및 게이트-소스간에 오프가 되는 전위차를 제공하면 된다. 따라서, 소스 또는 드레인측에 항상 바이어스를 거는 회로(바이어스 수단)를 접속하면 된다.
반대로, 바이어스 전압과 동등한 전위를 제어 단자로부터 게이트에 인가하면, FET가 온 상태가 된다. 따라서, 이 회로에서는 제어 단자가 0V에서 FET가 오프 상태가 되고, 3V에서 FET가 온 상태가 된다.
도 2와 도 3의 회로를 조합한 것이, 도 1에 도시한 본 발명의 화합물 반도체 스위치 회로 장치이다. 용량 C로 제1 FET1 및 제2 FET2를 직류적으로 분리하여 상호의 바이어스 조건의 간섭을 방지하고, 도 2에 도시한 제어 단자를 접속 수단으로 제어 단자 Ctl-1에 접속하면 된다.
도 1의 회로의 특징은, 한쪽의 FET(FET2)의 게이트를 저항 R을 통해 접지하는 점과, 게이트가 접지된 FET(FET2)의 바이어스가 다른 쪽의 FET(FET1)의 제어 단자 Ctl-1과 공통으로 되어 있는 점과, FET(FET1)의 바이어스가 항상 일정 전압 E로 공급되어 있는 점 및 FET(FET1)와 FET(FET2)가 용량 C에 의해 직류적으로 분리되어 있는 점이다.
계속해서, 도 4 및 도 5를 참조하여 그 동작 결과를 설명한다.
도 4는 제어 단자 Ctl-1의 제어 전압 Vctl이 0V일 때, 즉 제1 FET1이 온 상태 일 때의 공통 입력 단자 IN-출력 단자 OUT1과 공통 입력 단자 IN-출력 단자 OUT2 사이의 삽입 손실(Insertion Loss) 및 아이솔레이션(Isolation) 특성을 나타낸다. 삽입 손실(Insertion Loss)은 2.2㎓까지 양호하고, 아이솔레이션(Isolation)도 마찬가지다.
도 5는 제어 단자 Ctl-1의 제어 전압 Vctl이 3V일 때, 즉 제2 FET2가 온 상태일 때의 공통 입력 단자 IN-출력 단자 OUT2와 공통 입력 단자 IN-출력 단자 OUT1 사이의 삽입 손실(Insertion Loss) 및 아이솔레이션(Isolation) 특성을 나타낸다. 삽입 손실(Insertion Loss)은 2.8㎓까지 양호하고, 아이솔레이션(Isolation)도 마찬가지다.
도 6은 도 1에 도시한 본 발명의 화합물 반도체 스위치 회로 장치를 집적화한 화합물 반도체 칩의 일례를 나타내고 있다.
GaAs 기판에 스위치를 행하는 FET1 및 FET2를 좌우에 배치하고, 상측에 용량 단자 C, 공통 입력 단자 IN 및 하나의 제어 단자 CTL을, 하측에 출력 단자 OUT2, 접지 단자 GND 및 출력 단자 OUT2에 대응하는 패드가 기판의 주변에 설치되어 있다. 또, 점선으로 나타낸 제2층째 배선은 각 FET의 게이트 전극 형성 시에 동시에 형성되는 게이트 금속층(Ti/Pt/Au: 20)이고, 실선으로 나타낸 제3층째 배선은 각 소자의 접속 및 패드의 형성을 행하는 패드 금속층(Ti/Pt/Au: 30)이다. 제1층째의 기판에 오믹 접촉하는 오믹 금속층(AuGe/Ni/Au: 10)은 각 FET의 소스 전극, 게이트 전극 및 각 저항 양단의 인출 전극을 형성하는 것이다.
또, 여기서는 용량 C는 용량 단자 C와 공통 입력 단자 IN 사이에 외부 부착으로 접속되고, 바이어스 수단 및 저항 R도 출력 단자 OUT1과 접지 단자 GND 사이에 외부 부착된다.
여기서, 도 7에 본 발명의 스위치 회로 장치의 응용예를 나타낸다. 파선의 내부가 기판에 집적화되는 부분이고, 도 7의 (a)는 도 1에 도시한 회로이다. 즉, 도 7의 (a)에 도시한 회로도에서는 공통 입력 단자 IN에 접속하는 용량 및 출력 단자 OUT1에 접속하는 저항이 외부 부착으로 되어 있지만, 용량을 기판에 집적화(도 7의 (b)), 저항을 집적화(도 7의 (c)) 또는 용량, 저항 모두 집적화(도 7의 (d))해도 무방하다.
또한, 도 8에는 바이어스 수단을 공통 입력 단자에 접속한 회로의 일례를 나타낸다. 본 발명에 있어서는 바이어스 수단을 공통 입력 단자에 접속해도 무방하다. 이들은 도 7과 마찬가지로, 공통 입력 단자 IN에 접속하는 용량 및 공통 입력 단자에 접속하는 저항이 칩에 집적화되지 않고 외부 부착(도 8의 (a))이어도 되고, 용량을 기판에 집적화(도 8의 (b)), 저항을 집적화(도 8의 (c)) 또는 용량, 저항 모두 집적화(도 8의 (d))해도 무방하다.
상술한 회로도에 있어서는 제어 단자 Ctl-1과 제2 FET를 접속하는 접속 수단(저항)은 FET2의 출력 단자 OUT2측(예를 들면, 소스 전극)에 접속한 도면을 도시했지만, 도 9에 도시한 바와 같이, FET2와 분리 수단(용량 C)의 사이(예를 들면, 드레인 전극)에 접속 수단을 접속해도 무방하다. 또한, 도 9에서 바이어스 수단을 공통 입력 단자에 접속해도 무방하다.
이상, 상술한 바와 같이 본 발명에 따르면 이하의 수많은 효과를 얻을 수 있다.
첫째, 인버터 회로를 이용하지 않고 하나의 제어 단자로 GaAs FET를 이용한 SPDT(Single Pole Double Throught)라고 불리는 화합물 반도체 스위치 회로 장치를 실현할 수 있다. 이에 따라, 인버터 회로를 제어 단자 수만큼 준비할 필요가 없어져, 회로 배치가 간소화되어 프린트 기판의 실장 면적을 작게 할 수 있다. 또한, 소비 전력의 저감도 도모할 수 있다.
둘째, 본 발명의 화합물 반도체 스위치 회로 장치에서는 제어 신호는 3V/0V의 단일 정(正) 전원으로 스위치를 행하고, GaAs FET를 이용한 경우에 필요한 부전압 발생 회로도 생략하며, 정 전원도 1종류로 동작할 수 있기 때문에 실장 면적도 작게 할 수 있다.
셋째, 본 발명에서는 접지 단자 GND와 용량 단자 C가 증가하지만, 제어 단자가 하나로 감소하기 때문에, 결과적으로 화합물 반도체 스위치 회로 장치의 칩 사이즈는 현행과 거의 동등하게 할 수 있고, 단일의 제어 단자에 의한 취급의 용이함이 세트에의 실장에 크게 기여할 수 있다.
마지막으로, 삽입 손실(Insertion Loss) 및 아이솔레이션(Isolation) 특성을 현행의 제품과 동등하게 확보할 수 있다.

Claims (12)

  1. 하나의 공통 입력 단자와, 제1 및 제2 출력 단자와, 하나의 제어 단자와, 상기 공통 입력 단자 및 상기 제1 출력 단자에 접속하는 제1 스위칭 소자와, 상기 공통 입력 단자 및 상기 제2 출력 단자에 접속하는 제2 스위칭 소자와, 상기 제1 출력 단자 또는 상기 공통 입력 단자에 소정의 바이어스를 제공하는 바이어스 수단과, 상기 하나의 제어 단자와 상기 제2 스위칭 소자를 접속하는 접속 수단과, 상기 공통 입력 단자에 접속하는 분리 수단과, 상기 제2 스위칭 소자에 접속하는 접지 수단을 포함하며, 상기 하나의 제어 단자로부터 상기 제1 FET에 제어 신호를 인가하는 것을 특징으로 하는 스위치 회로 장치.
  2. 제1항에 있어서,
    상기 바이어스 수단은 상기 제1 출력 단자 또는 상기 공통 입력 단자에 일정 전압을 항상 인가하는 것을 특징으로 하는 스위치 회로 장치.
  3. 제2항에 있어서,
    상기 바이어스 수단은 항상 일정한 플러스(正)의 직류 전압을 공급하는 것을 특징으로 하는 스위치 회로 장치.
  4. 제1항에 있어서,
    상기 분리 수단은 용량으로 형성되는 것을 특징으로 하는 스위치 회로 장치.
  5. 채널층 표면에 소스 전극, 게이트 전극 및 드레인 전극을 설치한 제1 및 제2 FET와, 상기 양 FET의 소스 전극 또는 드레인 전극에 접속된 공통 입력 단자와, 상기 양 FET의 드레인 전극 또는 소스 전극에 접속된 제1 및 제2 출력 단자와, 상기 제1 FET의 게이트 전극에 접속된 제어 단자와, 상기 제1 FET의 상기 제1 출력 단자 또는 상기 공통 입력 단자에 소정의 바이어스를 제공하는 바이어스 수단과, 상기 제어 단자와 상기 제2 FET의 드레인 전극 또는 소스 전극을 접속하는 접속 수단과, 상기 제2 FET의 게이트 전극을 접지하는 접지 수단과, 상기 공통 입력 단자와 상기 제2 FET의 소스 전극 또는 드레인 전극 사이를 직류적으로 분리하는 분리 수단을 포함하며, 상기 제어 단자에 제어 신호를 인가하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  6. 제5항에 있어서,
    상기 바이어스 수단은 상기 제1 출력 단자 또는 상기 공통 입력 단자에 일정 전압을 항상 인가하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  7. 제6항에 있어서,
    상기 바이어스 수단은 항상 일정한 플러스의 직류 전압을 공급하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  8. 제5항에 있어서,
    상기 분리 수단은 용량으로 형성되는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  9. 제5항에 있어서,
    상기 제1 및 제2 FET는 상기 채널층에 쇼트키 접촉하는 게이트 전극과, 상기 채널층에 오믹 접촉하는 소스 및 드레인 전극을 포함하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  10. 제5항에 있어서,
    상기 제1 및 제2 FET를 MESFET로 형성하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  11. 제5항에 있어서,
    상기 제1 및 제2 FET를 동일 반도체 기판에 집적화하여 형성하고, 상기 바이어스 수단 및 분리 수단은 외부 부착으로 형성되는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  12. 제5항에 있어서,
    상기 제1 및 제2 FET를 동일 반도체 기판에 집적화하고, 또한 상기 바이어스 수단 및 분리 수단 중 적어도 한쪽도 상기 동일 반도체 기판에 집적화되는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
KR1020020010093A 2001-02-27 2002-02-26 스위치 회로 장치 KR100582621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00051861 2001-02-27
JP2001051861A JP3702189B2 (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
KR20020070114A KR20020070114A (ko) 2002-09-05
KR100582621B1 true KR100582621B1 (ko) 2006-05-23

Family

ID=18912585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020010093A KR100582621B1 (ko) 2001-02-27 2002-02-26 스위치 회로 장치

Country Status (6)

Country Link
US (1) US6737890B2 (ko)
EP (1) EP1235350A3 (ko)
JP (1) JP3702189B2 (ko)
KR (1) KR100582621B1 (ko)
CN (1) CN1194470C (ko)
TW (1) TW527772B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3702189B2 (ja) 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置
JP4680134B2 (ja) * 2006-06-14 2011-05-11 日本電信電話株式会社 スイッチ回路
US9634664B2 (en) * 2013-04-05 2017-04-25 Applied Wireless Identifications Group, Inc. Over-current and/or over-voltage protection circuit
US9209805B2 (en) * 2013-04-05 2015-12-08 Applied Wireless Identifications Group, Inc. Over-current and/or over-voltage protection circuit
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US5350957A (en) 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH06112795A (ja) * 1992-07-31 1994-04-22 Hewlett Packard Co <Hp> 信号切換回路および信号生成回路
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
GB2294831B (en) * 1994-11-03 1998-12-16 Marconi Gec Ltd Switching arrangement
JP3284015B2 (ja) * 1995-02-02 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP2000114950A (ja) * 1998-10-07 2000-04-21 Murata Mfg Co Ltd Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3702189B2 (ja) 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置

Also Published As

Publication number Publication date
EP1235350A2 (en) 2002-08-28
KR20020070114A (ko) 2002-09-05
CN1194470C (zh) 2005-03-23
EP1235350A3 (en) 2004-02-11
JP3702189B2 (ja) 2005-10-05
US6737890B2 (en) 2004-05-18
CN1372382A (zh) 2002-10-02
US20020118044A1 (en) 2002-08-29
TW527772B (en) 2003-04-11
JP2002252335A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
KR100612786B1 (ko) 화합물 반도체 스위치 회로 장치
US7265604B2 (en) High-frequency switch circuit arrangement
US6978122B2 (en) High-frequency switching device incorporating an inverter circuit
JP3745901B2 (ja) Ｍｅｓｆｅｔを用いたスイッチ回路
US6657266B2 (en) Semiconductor switching device
US7423499B2 (en) High-frequency switching apparatus
KR100655363B1 (ko) 반도체 스위치 회로 장치
JP4810904B2 (ja) 高周波スイッチ回路を有する高周波装置
KR100612185B1 (ko) 화합물 반도체 스위치 회로 장치
KR100582621B1 (ko) 스위치 회로 장치
KR20020090345A (ko) 화합물 반도체 스위치 회로 장치
JP2005340550A (ja) 半導体装置
JP2005353991A (ja) 半導体装置
JP3702190B2 (ja) 化合物半導体スイッチ回路装置
JP2002261593A (ja) 化合物半導体スイッチ回路装置
JP2005005857A (ja) スイッチ回路装置
KR100620927B1 (ko) 화합물 반도체 장치
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2003274553A (ja) 保護回路及びそれを用いた高周波回路装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee