KR100612786B1 - 화합물 반도체 스위치 회로 장치 - Google Patents

화합물 반도체 스위치 회로 장치 Download PDF

Info

Publication number
KR100612786B1
KR100612786B1 KR1020010026072A KR20010026072A KR100612786B1 KR 100612786 B1 KR100612786 B1 KR 100612786B1 KR 1020010026072 A KR1020010026072 A KR 1020010026072A KR 20010026072 A KR20010026072 A KR 20010026072A KR 100612786 B1 KR100612786 B1 KR 100612786B1
Authority
KR
South Korea
Prior art keywords
fet
compound semiconductor
fets
circuit device
switch circuit
Prior art date
Application number
KR1020010026072A
Other languages
English (en)
Other versions
KR20010104671A (ko
Inventor
아사노데쯔로
히가시노다까요시
히라따고이찌
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20010104671A publication Critical patent/KR20010104671A/ko
Application granted granted Critical
Publication of KR100612786B1 publication Critical patent/KR100612786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)

Abstract

화합물 반도체 스위치 회로 장치에서는 삽입 손실(Insertion Loss)을 가능한 한 작게 하기 위해서 게이트 폭 Wg를 크게 취하고, FET의 온 저항을 인하하는 설계 수법이 채용되고 있었다. 2.4㎓ 이상의 고주파수대에서 분로 FET를 생략하여 아이솔레이션(Isolation)을 확보하는 설계에 주목하고, 지금까지의 FET의 온 저항의 저감을 이차적으로 생각한다. 즉, 화합물 반도체 스위치 회로 장치에 있어서, 스위치용의 FET의 게이트 폭을 700㎛ 이하로 설정하여 게이트 전극에 의한 용량 성분을 감소시켜 양 신호 경로 간에 소정의 아이솔레이션을 얻는 것을 특징으로 한다.
화합물 반도체 스위치 회로 장치, 분로 FET, 아이솔레이션, 삽입 손실

Description

화합물 반도체 스위치 회로 장치{COMPOUND SEMICONDUCTOR SWITCHING CIRCUIT DEVICE}
도 1은 본 발명을 설명하기 위한 회로도.
도 2는 본 발명을 설명하기 위한 평면도.
도 3은 본 발명을 설명하기 위한 특성도.
도 4는 본 발명을 설명하기 위한 특성도.
도 5는 본 발명을 설명하기 위한 특성도.
도 6은 종래예를 설명하기 위한 것으로, 도 6의 (a)는 단면도, 도 6의 (b)는 회로도.
도 7은 종래예를 설명하기 위한 등가 회로도.
도 8은 종래예를 설명하기 위한 회로도.
도 9는 종래예를 설명하기 위한 평면도.
도 10은 종래예를 설명하기 위한 것으로, 도 10의 (a)는 평면도, 도 10의 (b)는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2 : 채널 영역
3 : 게이트 전극
4 : 소스 전극
5 : 드레인 전극
본 발명은 특히 고주파 스위칭 용도에 이용되는 화합물 반도체 스위치 회로 장치, 특히 2.4㎓대 이상에 이용하는 화합물 반도체 스위치 회로 장치에 관한 것이다.
휴대 전화 등의 이동체용 통신 기기에서는 ㎓대의 마이크로파를 사용하고 있는 경우가 많고, 안테나의 전환 회로나 송수신 전환 회로 등으로 이들 고주파 신호를 전환하기 위한 스위치 소자가 이용되는 경우가 많다(예를 들면, 특개평9-181642호). 그 소자로서는 고주파를 취급하기 때문에 갈륨·비소(GaAs)를 이용한 전계 효과 트랜지스터(이하 FET로 함)를 사용하는 경우가 많고, 이에 따라 상기 스위치 회로 자체를 집적화한 모노리식 마이크로파 집적 회로(MMIC)의 개발이 진행되고 있다.
도 6의 (a)는 GaAs FET의 단면도를 나타내고 있다. 비도핑의 GaAs 기판(1)의 표면 부분에 N형 불순물을 도핑하여 N형의 채널 영역(2)을 형성하고, 채널 영역(2) 표면에 쇼트키 접촉하는 게이트 전극(3)을 배치하며, 게이트 전극(3)의 양쪽에는 GaAs 표면에 오믹 접촉하는 소스·드레인 전극(4, 5)을 배치한 것이다. 이 트랜지스터는 게이트 전극(3)의 전위에 의해서 바로 아래의 채널 영역(2) 내에 공핍층을 형성하고, 그리고 소스 전극(4)과 드레인 전극(5) 간의 채널 전류를 제어하는 것이다.
도 6의 (b)는 GaAs FET를 이용한 SPDT(Single Pole Double Throw)로 불리는 화합물 반도체 스위치 회로 장치의 원리적인 회로도를 나타내고 있다.
제1과 제2 FET1, FET2의 소스(또는 드레인)가 공통 입력 단자 IN에 접속되고, 각 FET1, FET2의 게이트가 저항 R1, R2를 통해 제1과 제2 제어 단자 Ctl-1, Ctl-2에 접속되며, 그리고 각 FET의 드레인(또는 소스)이 제1과 제2 출력 단자 OUT1, OUT2에 접속된 것이다. 제1과 제2 제어 단자 Ctl-1, Ctl-2에 인가되는 신호는 상보 신호이고, H레벨의 신호가 인가된 FET가 ON되어 입력 단자 IN에 인가된 신호를 어느 한쪽의 출력 단자에 전달하도록 되어 있다. 저항 R1, R2는 교류 접지가 되는 제어 단자 Ctl-1, Ctl-2의 직류 전위에 대하여 게이트 전극을 통해 고주파 신호가 누출되는 것을 방지할 목적으로 배치되어 있다.
이러한 화합물 반도체 스위치 회로 장치의 등가 회로도를 도 7에 도시한다. 마이크로파에서는 특성 임피던스 50Ω을 기준으로 하고 있고, 각 단자의 임피던스는 R1=R2=R3=50Ω 저항으로 나타낸다. 또한, 각 단자의 전위를 V1, V2, V3으로 하면 삽입 손실(Insertion Loss) 및 아이솔레이션(Isolation)은 이하의 식으로 나타낸다.
Insertion Loss=20log (V2/V1)[㏈]
이것은 공통 입력 단자 IN으로부터 출력 단자 OUT1로 신호를 전송했을 때의 삽입 손실이고,
Isolation=20log(V3/V1)[㏈]
이것은 공통 입력 단자 IN으로부터 출력 단자 OUT2 간의 아이솔레이션이다. 화합물 반도체 스위치 회로 장치에서는 상기한 삽입 손실(Insertion Loss)을 될 수 있는 한 적게 하고, 아이솔레이션(Isolation)을 향상하는 것이 요구되며, 신호 경로에 직렬로 삽입되는 FET의 설계가 중요하다. 이 FET로서 GaAs FET를 이용하는 이유는 GaAs쪽이 Si보다 전자 이동도가 높기 때문에 저항이 작고 저손실화가 도모되며, GaAs는 반절연성 기판이기 때문에 신호 경로 간의 고아이솔레이션화에 적합하기 때문이다. 그 반면, GaAs 기판은 Si에 비해 고가이며, PIN 다이오드와 등가인 것이 Si로 만들어지면 비용 경쟁에서 지게 된다.
이러한 화합물 반도체 스위치 회로 장치에서는 FET의 채널 영역(2)의 저항 R이
R=1/enμS[Ω]
e : 전자 전하량(1.6×10-19C/㎤)
n: 전자 캐리어 농도
μ : 전자 이동도
S : 채널 영역의 단면적 (㎠)
로 표시되기 때문에, 저항 R을 가능한 한 작게 하기 위해서 채널 폭을 가능한 한 크게 설계하여 채널 영역의 단면적을 크게 하여 삽입 손실(Insertion Loss)을 작게 하고 있었다.
이 때문에 게이트 전극(3)과 채널 영역(2)으로 형성되는 쇼트키 접촉에 의한 용량 성분이 커지고, 여기에서 고주파의 입력 신호가 누설되어 아이솔레이션을 악화시킨다. 이것을 회피하기 위해서 분로 FET를 설치하여 아이솔레이션의 개선을 도모하고 있었다.
도 8은 지금까지 실용화되어 온 화합물 반도체 스위치 회로 장치의 회로도이다. 이 회로에서는 스위치를 행하는 FET1과 FET2의 출력 단자 OUT1과 OUT2와 접지 간에 분로 FET3, FET4를 접속하고, 이 분로 FET3, FET4의 게이트에는 FET2와 FET1로의 제어 단자 Ctl-2, Ctl-1의 상보 신호를 인가하고 있다. 이 결과, FET1이 ON일 때는 분로 FET4가 ON되고, FET2 및 분로 FET3이 OFF되어 있다.
이 회로에서 공통 입력 단자 IN-출력 단자 OUT1의 신호 경로가 온되고, 공통 입력 단자 IN-출력 단자 OUT2의 신호 경로가 오프된 경우에는, 분로 FET4가 온되어 있기 때문에 출력 단자 OUT2로의 입력 신호의 누설은 접지된 컨덴서 C를 통해 접지로 빠져나가 아이솔레이션을 향상시킬 수 있다.
도 9는 이러한 화합물 반도체 스위치 회로 장치를 집적화한 화합물 반도체 칩의 일례를 나타내고 있다.
GaAs 기판에 스위치를 행하는 FET1 및 FET2를 좌우의 중앙부에 배치하고, 분로 FET3 및 분로 FET4를 좌우의 아래 코너 부근에 배치하며, 각 FET의 게이트 전극에 저항 R1, R2, R3, R4가 접속되어 있다. 또한 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제어 단자 Ctl-1, Ctl-2, 접지 단자 GND에 대응하는 패드가 기판의 주 변에 설치되어 있다. 또한 분로 FET3 및 분로 FET4의 소스 전극은 접속되어 접지를 위한 컨덴서 C를 통해 접지 단자 GND에 접속되어 있다. 또, 점선으로 나타낸 제2층째의 배선은 각 FET의 게이트 전극 형성 시에 동시에 형성되는 게이트 금속층(Ti/Pt/Au)이고, 실선으로 나타낸 제3층째의 배선은 각 소자의 접속 및 패드의 형성을 행하는 패드 금속층(Ti/Pt/Au)이다. 제1층째의 기판에 오믹 접촉하는 오믹 금속층(AuGe/Ni/Au)은 각 FET의 소스 전극, 게이트 전극 및 각 저항 양단의 추출 전극을 형성하는 것이고, 도 9에서는 패드 금속층과 중첩되기 때문에 도시되어 있지 않다.
도 10의 (a)에 도 9에 도시한 FET1의 부분을 확대한 평면도를 나타낸다. 이 도 10에서, 일점 쇄선으로 둘러싸인 장방형의 영역이 기판(11)에 형성되는 채널 영역(12)이다. 좌측으로부터 신장되는 빗살 무늬형의 4개의 제3층째의 패드 금속층(30)이 출력 단자 OUT1에 접속되는 소스 전극(13)(혹은 드레인 전극)이고, 이 아래에 제1층째 오믹 금속층(10)으로 형성되는 소스 전극(14)(혹은 드레인 전극)이 있다. 또한 우측으로부터 신장되는 빗살 무늬형의 4개의 제3층째의 패드 금속층(30)이 공통 입력 단자 IN에 접속되는 드레인 전극(15)(혹은 소스 전극)이고, 이 아래에 제1층째의 오믹 금속층(10)으로 형성되는 드레인 전극(16)(혹은 소스 전극)이 있다. 이 양 전극은 빗살 무늬를 맞물리게 한 형상으로 배치되며, 그 사이에 제2층째의 게이트 금속층(20)으로 형성되는 게이트 전극(17)이 채널 영역(12) 상에 빗살 무늬 형상으로 배치되어 있다.
도 10의 (b)에 이 FET의 일부의 단면도를 나타낸다. 기판(11)에는 n형의 채 널 영역(12)과 그 양측에 소스 영역(18) 및 드레인 영역(19)을 형성하는 n+형의 고농도 영역이 설치되고, 채널 영역(12)에는 게이트 전극(17)이 설치되며, 고농도 영역에는 제1층째의 오믹 금속층(10)으로 형성되는 드레인 전극(14) 및 소스 전극(16)이 설치된다. 또한 이 위에 상술한 바와 같이 3층째의 패드 금속층(30)으로 형성되는 드레인 전극(13) 및 소스 전극(15)이 설치되고, 각 소자의 배선 등을 행하고 있다.
여기서 중요한 것은, 게이트 길이 Lg는 도 10의 (b)에 도시한 바와 같이 소스 영역과 드레인 영역 간의 채널 영역에 있는 게이트 전극의 길이를 말하고, 통상 단채널 효과가 발생하지 않는 0.5㎛로 설계된다. 게이트 폭 Wg는 도 10의 (a)에 도시한 바와 같이 소스 영역 및 드레인 영역을 따라서 채널 영역에 있는 게이트 전극의 길이를 말하며, 온 저항을 줄이기 위해서는 가능한 한 크게 설계하는 것이 바람직하다.
상기한 화합물 반도체 스위치 회로 장치에서는 삽입 손실(Insertion Loss)을 될 수 있는 한 작게 하기 위해서 게이트 폭 Wg를 크게 취하고, FET의 온 저항을 인하하는 설계 수법이 채용되고 있었다. 구체적으로는, 도 9에 도시한 화합물 반도체 스위치 회로 장치에서는 PHS 1.9㎓용으로 FET1 및 FET2의 게이트 폭 Wg(빗살 무늬형의 게이트 전극의 총합)는 1.4㎜(1400㎛)로 설계되고, 분로용의 FET3 및 FET4의 게이트 폭 Wg는 0.4㎜(400㎛)로 설계되어 있다. 또, 게이트 길이 Lg는 FET의 온 저항을 줄이기 위해서 0.5㎛로 가능한 한 짧게 설계되어 있다.
이 때문에 게이트 폭 Wg가 커지는 것에 기인하여 게이트 전극의 용량 성분이 증가되어 아이솔레이션(Isolation)을 저하시키고 있다. 이 아이솔레이션(Isolation)을 향상시키기 위해서는 분로 FET에서 회로적으로 입력 신호의 누설을 접지로 빠져나가게 하는 것이 불가피하였다.
따라서, 지금까지의 화합물 반도체 스위치 회로 장치에서는 칩 사이즈가 1.07×0.50㎟로 매우 커져 칩 사이즈의 축소에 의한 비용 절감과는 반대 방향으로 진행되고 있었다.
또한, 지금까지의 화합물 반도체 스위치 회로 장치에서는 PDC 900㎒용이라도 PHS 1.9㎓용이라도 공용할 수 있도록 설계되고, 분로 FET를 이용하지 않고서 아이솔레이션(Isolation)을 확보하는 설계 노력이 충분하게 이루어져 있지 않은 것이 현상이었다. 이 때문에 비용이 고가로 되고, 상기한 양 주파수대의 화합물 반도체 스위치 회로 장치는 염가인 실리콘 칩으로 치환이 진행되어 시장을 잃어버리는 결과를 초래하고 있었다.
본 발명은 상술한 여러 가지의 사정을 감안하여 이루어진 것으로, 2.4㎓ 이상의 고주파수대에서 분로 FET를 생략하여 아이솔레이션(Isolation)을 확보하는 설계에 주목하고, 지금까지의 FET의 온 저항의 저감을 이차적으로 생각하는 역전적인 발상 수단에 의해 해결한다.
즉, 채널층 표면에 소스 전극, 게이트 전극 및 드레인 전극을 설치한 제1 및 제2 FET를 형성하고, 양 FET의 소스 전극 혹은 드레인 전극을 공통 입력 단자로 하고, 양 FET의 드레인 전극 혹은 소스 전극을 제1 및 제2 출력 단자로 하며, 양 FET의 게이트 전극에 제어 신호를 인가하여 어느 한쪽의 FET를 도통시켜 상기 공통 입력 단자와 상기 제1 및 제2 출력 단자 중 어느 한쪽과 신호 경로를 형성하는 화합물 반도체 스위치 회로에 있어서, 상기 FET의 게이트 폭을 700㎛ 이하로 설정하여 상기 게이트 전극에 의한 용량 성분을 감소시켜 상기 양 신호 경로 간에 소정의 아이솔레이션을 얻는 것을 특징으로 한다.
<실시예>
이하에 본 발명의 실시예에 대하여 도 1 내지 도 5를 참조하여 설명한다.
도 1은 본 발명의 화합물 반도체 스위치 회로 장치를 나타내는 회로도이다. 제1 FET1과 제2 FET2의 소스 전극(혹은 드레인 전극)이 공통 입력 단자 IN에 접속되고, FET1 및 FET2의 게이트 전극이 각각 저항 R1, R2를 통해 제1과 제2 제어 단자 Ctl-1, Ctl-2에 접속되며, 그리고 FET1 및 FET2의 드레인 전극(혹은 소스 전극)이 제1과 제2 출력 단자 OUT1, OUT2에 접속된 것이다. 제1과 제2 제어 단자 Ctl-1, Ctl-2에 인가되는 제어 신호는 상보 신호이고, H레벨의 신호가 인가된 측의 FET가 ON되어 공통 입력 단자 IN에 인가된 입력 신호를 어느 한쪽의 출력 단자에 전달하도록 되어 있다. 저항 R1, R2는 교류 접지가 되는 제어 단자 Ctl-1, Ctl-2의 직류 전위에 대하여 게이트 전극을 통해 고주파 신호가 누출되는 것을 방지할 목적으로 배치되어 있다.
도 1에 도시한 회로는 도 6의 (b)에 도시한 GaAs FET를 이용한 SPDT(Single Pole Double Throw)로 불리는 화합물 반도체 스위치 회로 장치가 원리적인 회로와 거의 동일 회로 구성이지만, 크게 다른 점은 FET1 및 FET2의 게이트 전극의 게이트 폭 Wg를 700㎛ 이하로 설계한 것이다. 게이트 폭 Wg를 종래의 것에 비해 작게 하는 것은 FET의 온 저항을 크게 하는 것을 의미하며, 또한 게이트 전극의 면적(Lg×Wg)이 작아짐으로써 게이트 전극과 채널 영역과의 쇼트키 접합에 의한 기생 용량이 작아지는 것을 의미하고, 회로 동작 상에서는 큰 차가 생긴다.
도 2는 본 발명의 화합물 반도체 스위치 회로 장치를 집적화한 화합물 반도체 칩의 일례를 나타내고 있다.
GaAs 기판에 스위치를 행하는 FET1 및 FET2를 중앙부에 배치하고, 각 FET의 게이트 전극에 저항 R1, R2가 접속되어 있다. 또한 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제어 단자 Ctl-1, Ctl-2에 대응하는 패드가 기판의 주변에 설치되어 있다. 또, 점선으로 나타낸 제2층째의 배선은 각 FET의 게이트 전극 형성 시에 동시에 형성되는 게이트 금속층(Ti/Pt/Au)(20)이고, 실선으로 나타낸 제3층째의 배선은 각 소자의 접속 및 패드의 형성을 행하는 패드 금속층(Ti/Pt/Au)(30)이다. 제1층째의 기판에 오믹 접촉하는 오믹 금속층(AuGe/Ni/Au)(10)은 각 FET의 소스 전극, 게이트 전극 및 각 저항 양단의 추출 전극을 형성하는 것이고, 도 2에서는 패드 금속층과 중첩되기 때문에 도시되어 있지 않다.
도 2로부터 명백해진 바와 같이, 구성 부품은 FET1, FET2, 저항 R1, R2, 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제어 단자 Ctl-1, Ctl-2에 대응하는 패드만이고, 도 9에 도시한 종래의 화합물 반도체 스위치 회로 장치에 비하면 최소 구 성 부품으로 구성되어 있다.
또한 본 발명의 특징적인 점은 FET1(FET2도 동일)을 게이트 폭이 700㎛ 이하로 종래의 절반 이하로 형성하기 때문에, FET1도 종래의 절반 크기로 형성할 수 있다. 즉, 도 2에 도시한 FET1은 일점 쇄선으로 둘러싸인 장방형의 채널 영역(12)에 형성된다. 하측으로부터 신장되는 빗살 무늬형의 3개의 제3층째의 패드 금속층(30)이 출력 단자 OUT1에 접속되는 소스 전극(13)(혹은 드레인 전극)이고, 이 아래에 제1층째 오믹 금속층(10)으로 형성되는 소스 전극(14)(혹은 드레인 전극)이 있다. 또한 상측으로부터 신장되는 빗살 무늬형의 3개의 제3층째의 패드 금속층(30)이 공통 입력 단자 IN에 접속되는 드레인 전극(15)(혹은 소스 전극)이고, 이 아래에 제1층째의 오믹 금속층(10)으로 형성되는 드레인 전극(14)(혹은 소스 전극)이 있다. 이 양 전극은 빗살 무늬를 맞물리게 한 형상으로 배치되고, 그 사이에 제2층째의 게이트 금속층(20)으로 형성되는 게이트 전극(17)이 채널 영역(12) 상에 4개의 빗살 무늬 형상으로 배치되어 있다. 또, 상측으로부터 신장되는 한가운데의 빗살 무늬의 드레인 전극(13)(혹은 소스 전극)은 FET1과 FET2에서 공용되어 있고, 또한 소형화에 기여하고 있다. 여기서, 게이트 폭이 700㎛ 이하라는 의미는 각 FET의 빗살 무늬형의 게이트 전극(17)의 게이트 폭의 총합이 각각 700㎛ 이하인 것을 의미하고 있다.
FET1과 FET2 단면 구조는 도 10의 (b)에 도시한 종래의 것과 동일하기 때문에, 설명을 생략한다.
이 결과, 본 발명의 화합물 반도체 칩의 사이즈는 0.37×0.30㎟로 할 수 있 다. 이것은 종래의 화합물 반도체 칩 사이즈를 실제로 20%로 축소할 수 있는 것을 의미한다.
다음에, 2.4㎓ 이상의 고주파수대에서 분로 FET를 생략하여 아이솔레이션(Isolation)을 확보하는 설계가 가능해지는지에 대하여 설명한다.
도 3에, FET의 게이트 길이 Lg가 0.5㎛일 때의 게이트 폭 Wg-삽입 손실(Insertion Loss)의 관계를 나타낸다.
1㎓의 입력 신호일 때, 게이트 폭 Wg가 1000㎛로부터 600㎛까지 작게 하면 0. 35㏈로부터 0.55㏈로 0.2㏈의 삽입 손실(Insertion Loss)이 악화된다. 그러나, 2.4㎓의 입력 신호일 때, 게이트 폭 Wg가 1000㎓로부터 600㎓까지 작게 하면 0.60㏈로부터 0.65㏈로 0.05㏈의 삽입 손실(Insertion Loss)만이 생긴다. 이것은 1㎓의 입력 신호일 때는 삽입 손실(Insertion Loss)은 FET의 온 저항에 의한 영향을 크게 받지만, 2.4㎓의 입력 신호일 때는 삽입 손실(Insertion Loss)은 FET의 온 저항에 의한 영향을 그다지 받지 않는 것을 알았다.
이 이유로서는, 2.4㎓의 입력 신호로서는 1㎓에 비해 더욱 고주파가 되기 때문에, FET의 온 저항보다는 오히려 FET의 게이트 전극에 기인하는 용량 성분의 영향이 크다고 생각되기 때문이다. 이 때문에 2.4㎓ 이상의 고주파에서는 FET의 온 저항보다 용량 성분이 삽입 손실(Insertion Loss)에 크게 영향을 미치는 것이면, 오히려 온 저항보다 용량 성분을 줄이는 것에 주목하여 설계하는 것이 좋다. 즉, 종래의 설계와는 아주 역전된 발상이 필요해졌다.
한편, 도 4에 FET의 게이트 길이 Lg가 0.5㎛일 때의 게이트 폭 Wg-아이솔레 이션(Isolation)의 관계를 나타낸다.
1㎓의 입력 신호일 때, 게이트 폭 Wg가 1000㎛로부터 600㎛까지 작게 하면, 19.5㏈로부터 23.5㏈로 4.0㏈의 아이솔레이션(Isolation)이 개선된다. 마찬가지로, 2.4㎓의 입력 신호일 때, 게이트 폭 Wg가 1000㎛로부터 600㎛까지 작게 하면 14㏈로부터 18㏈로 4.0㏈의 아이솔레이션(Isolation)이 개선된다. 즉, 아이솔레이션(Isolation)은 FET의 온 저항에 의존하여 개선되는 것을 알았다.
따라서, 2.4㎓ 이상의 고주파수대에서는 도 3으로부터 분명해진 바와 같이, 삽입 손실(Insertion Loss)의 약간의 악화밖에 없는 것을 고려하면, 오히려 도 4에 도시한 아이솔레이션(Isolation)을 우선하여 설계하는 쪽이 화합물 반도체 칩 사이즈를 축소할 수 있다. 즉, 2.4㎓의 입력 신호일 때 700㎛ 이하의 게이트 폭 Wg이면 16.5㏈ 이상의 아이솔레이션(Isolation)을 확보할 수 있고, 또한 600㎛ 이하의 게이트 폭 Wg이면 18㏈ 이상의 아이솔레이션(Isolation)을 확보할 수 있다.
구체적으로는, 도 2에 실제의 패턴을 나타낸 본 발명의 화합물 반도체 스위치 회로 장치에서는 게이트 길이 Lg를 0.5㎛, 게이트 폭 Wg를 600㎛의 FET1 및 FET2로 설계하고, 삽입 손실(Insertion Loss)을 0.65㏈, 아이솔레이션(Isolation)을 18㏈ 확보하고 있다. 이 특성은 Bluetooth(휴대 전화, 노트 PC, 휴대 정보 단말, 디지털 카메라, 기타 주변 기기를 무선으로 상호 접속하고, 이동 환경, 비즈니스 환경을 향상시키는 통신 사양)를 포함하는 2.4㎓대 ISMBand(Industrial Scientific and Medical frequency band)를 사용한 스펙트럼 확산 통신의 응용 분야에서의 통신 스위치로서 활용되는 것이다.
또한, 본 발명의 화합물 반도체 스위치 회로 장치에서는 수많은 회로 특성의 개선을 도모할 수 있었다. 첫번째로, 고주파 입력 전력에 대한 스위치에서의 반사를 나타내는 전압 정재파비 VSWR(Voltage Standing-Wave Ratio)은 1.1∼1.2를 실현하였다. VSWR은 고주파 전송 선로 중의 불연속 부분에서 발생하는 반사파와 입력파 간에서 발생하는 전압 정재파의 최대치와 최소치의 비를 나타내며, 이상 상태에서는 VSWR=1로 반사 0을 의미한다. 분로 FET를 갖는 종래의 화합물 반도체 스위치 회로 장치에서는 VSWR=1.4 정도이고, 본 발명으로서는 전압 정재파비의 대폭적인 개선을 할 수 있었다. 이 이유는, 본 발명의 화합물 반도체 스위치 회로 장치에서는 고주파 전송 선로 중에 스위치용의 FET1 및 FET2밖에 없고, 회로적으로 단순하고 디바이스적으로 매우 작은 사이즈의 FET밖에 없는 것에 의한 것이다.
두번째로, 고주파 입력 신호에 대한 출력 신호의 왜곡 레벨을 나타내는 선형성 특성은 PIN1㏈로서 30㏈m를 실현하고 있다. 도 5에 입출력 전력의 선형성 특성을 나타낸다. 입출력 전력비는 이상적으로는 1이 되지만, 삽입 손실(Insertion Loss)이 있기 때문에 그 만큼 출력 전력이 감소한다. 입력 전력이 커지면 출력 전력이 왜곡되기 때문에, 입력 전력에 대하여 출력 전력이 선형 영역의 삽입 손실(Insertion Loss) 플러스 1㏈ 내려가는 점이 PIN1㏈로서 표시된다. 분로 FET가 있는 화합물 반도체 스위치 회로 장치에서는 PIN1㏈은 26㏈m이지만, 분로 FET가 없는 본 발명의 화합물 반도체 스위치 회로 장치에서는 30㏈m이고, 약 4㏈ 이상의 개선을 도모할 수 있다. 이 이유는, 분로 FET가 있는 경우에는 오프한 스위치용과 분로용의 FET의 핀치 오프 전압의 영향을 상승적으로 받는 데 반하여 분로 FET가 없는 본 발명의 경우에는 오프한 스위치용의 FET만의 영향만을 받기 때문이다.
이상으로 상술한 바와 같이, 본 발명에 따르면 이하의 수많은 효과가 얻어진다.
첫번째로, 2.4㎓ 이상의 고주파수대에서 분로 FET를 생략하여 아이솔레이션(Isolation)을 확보하는 설계에 주목하고, 지금까지의 FET의 온 저항의 저감을 이차적으로 생각하는 역전적인 발상 수단을 이용하여 스위치에 이용하는 FET1 및 FET2의 게이트 전극의 게이트 폭 Wg를 700㎛ 이하로 설계하는 것이다. 이 결과, 스위치에 이용하는 FET1 및 FET2의 사이즈를 작게 할 수 있고, 또한 삽입 손실(Insertion Loss)을 작게 억제하여 아이솔레이션(Isolation)을 확보할 수 있는 이점을 얻을 수 있다.
두번째로, 본 발명의 화합물 반도체 스위치 회로 장치에서는 분로 FET를 생략하는 설계가 가능해졌기 때문에, 구성 부품은 FET1, FET2, 저항 R1, R2, 공통 입력 단자 IN, 출력 단자 OUT1, OUT2, 제어 단자 Ctl-1, Ctl-2에 대응하는 패드만이고, 종래의 화합물 반도체 스위치 회로 장치에 비하면 최소 구성 부품으로 구성할 수 있는 이점을 갖는다.
세번째로, 상술한 바와 같이 최소 구성 부품으로 이루어졌기 때문에, 반도체 칩 사이즈를 종래의 화합물 반도체 스위치 회로 장치에 비해 20%까지 축소할 수 있고, 실리콘 반도체 칩과의 가격 경쟁력도 대폭 향상시킬 수 있다. 또한 칩 사이즈 를 작게 할 수 있기 때문에, 종래의 소형 패키지(MCP6 크기 2.1㎜×2.0㎜×0.9㎜)보다 더욱 소형 패키지(SMCP6 크기 1.6㎜×1.6㎜×0.75㎜)에 실장할 수 있게 되었다.
네번째로, 삽입 손실(Insertion Loss)이 2.4㎓ 이상의 고주파로 되어도 그다지 증가하지 않기 때문에, 분로 FET를 생략하여도 아이솔레이션(Isolation)을 확보하는 설계가 가능해졌다. 예를 들면, 3㎓의 입력 신호로 게이트 폭 300㎛라도 분로 FET 없이 충분하게 아이솔레이션(Isolation)을 확보할 수 있다.
다섯번째로, 본 발명의 화합물 반도체 스위치 회로 장치에서는 고주파 입력 전력에 대한 스위치에서의 반사를 나타내는 전압 정재파비 VSWR(Voltage Standing-Wave Ratio)를 1.1∼1.2로 실현할 수 있고, 반사가 적은 스위치를 제공할 수 있다.
여섯번째로, 본 발명의 화합물 반도체 스위치 회로 장치에서는 고주파 입력 신호에 대한 출력 신호의 왜곡 레벨을 나타내는 선형성 특성 PIN1㏈을 30㏈m으로 향상시킬 수 있고, 스위치의 선형성 특성의 대폭적인 개선을 할 수 있다.

Claims (4)

  1. 채널층 표면에 소스 전극, 게이트 전극 및 드레인 전극을 설치한 제1 및 제2 FET를 형성하고, 양 FET의 소스 전극 또는 드레인 전극을 공통 입력 단자로 하고, 양 FET의 드레인 전극 또는 소스 전극을 제1 및 제2 출력 단자로 하고, 양 FET의 게이트 전극에 제어 신호를 인가하여 어느 한쪽의 FET를 도통시켜 상기 공통 입력 단자와 상기 제1 및 제2 출력 단자 중 어느 한쪽과 신호 경로를 형성하는 화합물 반도체 스위치 회로 장치에 있어서,
    상기 공통 입력 단자, 상기 제1 및 제2 FET, 및 상기 제1 및 제2 출력 단자를 동일 반도체 칩 내에 형성하고,
    상기 공통 입력 단자에 2.4GHz 이상의 입력 신호를 인가하고,
    상기 제1 및 제2 FET의 게이트 폭을 700㎛ 이하로 설정하여 어느 쪽의 출력 단자에도 분로 FET를 접속하지 않고서 18dB 이상의 아이솔레이션을 확보하며,
    상기 제1 및 제2 FET를 대폭 축소하여 상기 반도체 칩을 소형화하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  2. 제1항에 있어서,
    상기 FET의 게이트 폭을 600㎛ 이하로 설정하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  3. 제1항에 있어서,
    반절연성 기판으로서 GaAs 기판을 이용하고, 그 표면에 상기 채널층을 형성하는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
  4. 제1항에 있어서,
    상기 제1 및 제2 FET는 상기 채널층에 쇼트키 접촉하는 게이트 전극과, 상기 채널층에 오믹 접촉하는 소스 및 드레인 전극으로 이루어지는 것을 특징으로 하는 화합물 반도체 스위치 회로 장치.
KR1020010026072A 2000-05-15 2001-05-14 화합물 반도체 스위치 회로 장치 KR100612786B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-141387 2000-05-15
JP2000141387A JP3831575B2 (ja) 2000-05-15 2000-05-15 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
KR20010104671A KR20010104671A (ko) 2001-11-26
KR100612786B1 true KR100612786B1 (ko) 2006-08-17

Family

ID=18648511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026072A KR100612786B1 (ko) 2000-05-15 2001-05-14 화합물 반도체 스위치 회로 장치

Country Status (6)

Country Link
US (1) US6873828B2 (ko)
EP (1) EP1156530B1 (ko)
JP (1) JP3831575B2 (ko)
KR (1) KR100612786B1 (ko)
DE (1) DE60130941T2 (ko)
TW (1) TWI246771B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368193A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2002368194A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
JP2003309130A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体スイッチ回路装置
US8532588B1 (en) 2002-08-13 2013-09-10 The Connectivity Patent Trust Apparatus for signal power loss reduction in RF communication systems
US7212788B2 (en) * 2002-08-13 2007-05-01 Atheros Communications, Inc. Method and apparatus for signal power loss reduction in RF communication systems
CN1324708C (zh) * 2002-09-09 2007-07-04 三洋电机株式会社 保护元件
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP4236442B2 (ja) * 2002-10-17 2009-03-11 三洋電機株式会社 スイッチ回路装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
US6975271B2 (en) * 2003-02-26 2005-12-13 Matsushita Electric Industrial Co., Ltd. Antenna switch module, all-in-one communication module, communication apparatus and method for manufacturing antenna switch module
JP4029169B2 (ja) * 2003-07-07 2008-01-09 株式会社村田製作所 高周波スイッチ回路
JP2005269129A (ja) * 2004-03-18 2005-09-29 Matsushita Electric Ind Co Ltd 高周波スイッチ回路
US20060086974A1 (en) * 2004-10-26 2006-04-27 Power Integrations, Inc. Integrated circuit with multi-length power transistor segments
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4494423B2 (ja) * 2007-01-23 2010-06-30 住友電工デバイス・イノベーション株式会社 半導体装置
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
EP3447803A3 (en) * 2007-09-26 2019-06-19 STMicroelectronics N.V. Adjustable field effect rectifier
US10007761B2 (en) * 2008-03-20 2018-06-26 3 Net Wise, Inc. Method and apparatus for sharing medical information
WO2010080855A2 (en) * 2009-01-06 2010-07-15 Lakota Technologies Inc. Self-bootstrapping field effect diode structures and methods
WO2010127370A2 (en) * 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
US9871512B2 (en) * 2014-08-29 2018-01-16 Skyworks Solutions, Inc. Switch stand-by mode isolation improvement
CN111294015B (zh) * 2020-02-04 2023-10-24 电子科技大学 频率可调单刀多掷滤波开关电路及电路控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320041A (ja) 1986-07-12 1988-01-27 株式会社　サタケ 調質機能を有する精米機
US5081706A (en) * 1987-07-30 1992-01-14 Texas Instruments Incorporated Broadband merged switch
JP2557561B2 (ja) 1990-10-09 1996-11-27 三菱電機株式会社 半導体装置
JPH0629811A (ja) 1992-04-15 1994-02-04 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JP3243892B2 (ja) 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JPH07303001A (ja) 1994-05-10 1995-11-14 Hitachi Ltd 高周波スイッチ
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3473790B2 (ja) 1995-01-13 2003-12-08 ソニー株式会社 信号切換え装置及び複合信号切換え装置
JPH08204530A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08204528A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JP3322377B2 (ja) 1995-01-31 2002-09-09 ソニー株式会社 信号切換え装置
JP3441236B2 (ja) 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JP3100111B2 (ja) * 1995-06-26 2000-10-16 株式会社エヌ・ティ・ティ・ドコモ 移動無線機のマルチバンド高周波回路
JP3332194B2 (ja) 1995-08-10 2002-10-07 ソニー株式会社 スイツチ半導体集積回路及び通信端末装置
US5698875A (en) * 1996-04-30 1997-12-16 The Whitaker Corporation Metal-semiconductor field effect transistor having reduced control voltage and well controlled pinch off voltage
US5881369A (en) * 1996-07-03 1999-03-09 Northern Telecom Limited Dual mode transceiver
KR100201814B1 (ko) * 1996-12-06 1999-06-15 윤종용 삼중 겸용 휴대전화기의 무선신호 처리장치
JP2000114950A (ja) * 1998-10-07 2000-04-21 Murata Mfg Co Ltd Ｓｐｓｔスイッチおよびｓｐｄｔスイッチおよびそれを用いた通信機
US6560443B1 (en) * 1999-05-28 2003-05-06 Nokia Corporation Antenna sharing switching circuitry for multi-transceiver mobile terminal and method therefor

Also Published As

Publication number Publication date
KR20010104671A (ko) 2001-11-26
US20020024375A1 (en) 2002-02-28
TWI246771B (en) 2006-01-01
EP1156530A2 (en) 2001-11-21
DE60130941T2 (de) 2008-07-24
EP1156530B1 (en) 2007-10-17
JP3831575B2 (ja) 2006-10-11
JP2001326501A (ja) 2001-11-22
EP1156530A3 (en) 2005-05-11
US6873828B2 (en) 2005-03-29
DE60130941D1 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
KR100612786B1 (ko) 화합물 반도체 스위치 회로 장치
US7423499B2 (en) High-frequency switching apparatus
EP1237277A2 (en) Semiconductor switching device
KR100612185B1 (ko) 화합물 반도체 스위치 회로 장치
US6891267B2 (en) Semiconductor switching circuit device
KR100644980B1 (ko) 화합물 반도체 스위치 회로 장치
KR100620923B1 (ko) 화합물 반도체 스위치 회로 장치
JP3702189B2 (ja) 化合物半導体スイッチ回路装置
KR100582622B1 (ko) 화합물 반도체 스위치 회로 장치
JP2005353991A (ja) 半導体装置
KR100620927B1 (ko) 화합물 반도체 장치
JP2002118123A (ja) 化合物半導体スイッチ回路装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
CN100487895C (zh) 化合物半导体装置
JP3702190B2 (ja) 化合物半導体スイッチ回路装置
JP2002261593A (ja) 化合物半導体スイッチ回路装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee