CN100487895C - 化合物半导体装置 - Google Patents

化合物半导体装置 Download PDF

Info

Publication number
CN100487895C
CN100487895C CNB021444609A CN02144460A CN100487895C CN 100487895 C CN100487895 C CN 100487895C CN B021444609 A CNB021444609 A CN B021444609A CN 02144460 A CN02144460 A CN 02144460A CN 100487895 C CN100487895 C CN 100487895C
Authority
CN
China
Prior art keywords
conductor device
compound semi
liner
extrinsic region
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021444609A
Other languages
English (en)
Other versions
CN1412857A (zh
Inventor
浅野哲郎
平井利和
东野太荣
平田耕一
榊原干人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001308536A external-priority patent/JP4121263B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1412857A publication Critical patent/CN1412857A/zh
Application granted granted Critical
Publication of CN100487895C publication Critical patent/CN100487895C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种化合物半导体装置。该装置为了尽可能的减小插入损失(InsertionLoss)采用了加大栅宽度Wg，使FET关电阻减少的设计方法。另外，衬垫与配线层的间隔距离也取20μm以上。在2.4GHz以上的高频带上着眼于省略分路FET确保隔离(Isolation)的设计，到现在为止的FET“开”电阻的减少认为是次要的。亦即，在化合物半导体装置中，开关用FET的栅宽度Wg设定为700μm以下，在其尺寸减少的同时，衬垫及配线层之下设有杂质区域40，并在确保高频信号的耦合和耐压的情况下减少空间，其结果，能大幅减少芯片尺寸。

Description

化合物半导体装置
技术领域
本发明是关于化合物半导体装置，特别是在2.4GHz频带以上的高频带应用的化合物半导体装置。
背景技术
手机等的移动通信设备多使用GHz频带的微波，在天线的切换电路和收发信号电路等，为了切换这样的高频信号多采用开关元件(例如，特开平9-181642号)。该元件由于在高频中使用，所以较多地采用高频的砷化镓(GaAs)场效应晶体管(下面称FET)，因此，所述开关元件电路本身集成化的单片微波集成电路(MMIC)的开发得到发展。
下面就关于采用GaAs FET化合物半导体装置，以开关电路装置为例进行说明。
图9(A)是GaAs FET的剖面图。在非掺杂GaAs基板1的表面部分掺杂N型杂质形成N型沟道区域2，在沟道区域2表面上配置肖脱基(シヨツトキ—)接触的栅电极3，在栅电极3的两侧的GaAs表面上配置欧姆接触的源、漏电极4、5。该晶体管根据栅电极3的电位在紧下面沟道区域2形成耗尽层，而且在源电极4与漏电极5之间进行沟道电流控制。
图9(B)是表示采用GaAs FET的被称为SPDT(单刀双掷开关Single PoleDouble Throw)的化合物半导体装置原理电路图的一例。
第1和第2的FET1、FET2源电极(或漏电极)与共同输入端子IN连接，各FET1、FET2的栅电极通过电阻R1、R2与第1和第2的控制端子Ctl-1、Ctl-2连接，然后各FET的漏电极(或源电极)与第1和第2的输出端子OUT1、OUT2连接。在第1和第2的控制端子Ctl-1、Ctl-2上所施加的信号是互补信号，施加H水平的信号的FET为“开”，施加在输入端子IN的信号向任何一方的输出端子传送。配置电阻R1、R2的目的是防止对于成为交流接地的控制端子Ctl-1、Ctl-2的直流电位通过栅电极高频信号泄漏。
图10是表示这样化合物半导体装置的等价电路图。微波以特性阻抗50Ω为基准，各端子的阻抗是以R1＝R2＝R3＝50Ω电阻表示的。另外，各端子电位如果为V1、V2、V3那么插入损失(Insertion Loss)及隔离(Isolation)用下式表示。
Insertion Loss＝20log(V2/V1)[dB]
这是从共通输入端子IN向输出端子OUT1传送信号时的插入损失，
Isolation＝20log(V3/V1)[dB]
这是从共通输入端子IN到输出端子OUT2之间的隔离。在化合物半导体装置中要求尽可能使所述插入损失(Insertion Loss)减少，使隔离(Isolation)提高，并在信号通路中直列插入FET的设计是重要的。作为该FET采用GaAsFET的理由是由于GaAs比Si的电子移动度高，从而电阻小可以实现低损失化。由于GaAs为半绝缘体基板，这就是适应信号通路之间高隔离化的原因。相反，GaAs基板比Si的价格高，PIN二极管那样等价的材料如果用Si制造，那么在成本上的竞争GaAs基板是要输的。
图11是现有实用化的化合物半导体装置电路图。在该电路图中，进行开关操作的FET1和FET2的输出端子OUT1和OUT2在接地之间与分路FET3、FET4连接，在该FET3、FET4的栅板上向FET2和FET1的控制端子Ctl-2、Ctl-1施加互补信号。其结果，FET1为“开”时分路FET4为“开”，FET2及分路FET3为“关”。
在该电路图中，当共通输入端子IN-输出端子OUT1的信号通路为“开”，而共通输入端子IN-输出端子OUT2的信号通路为“关”时，由于分路FET4是开，向输出端子OUT2的输入信号泄漏通过接地的电容C而逃逸，所以隔离能够提高。
图12是表示把这样的化合物半导体装置集成化的化合物半导体芯片的一例。
在GaAs基板上把进行开关操作的FET1及FET2分别配置在左部的中央及右部的中央，把分路FET3及分路FET4分别配置在左部的下角及右部的下角附近，在各FET的栅电极上连接着电阻R1、R2、R3、R4。另外，在基板的周边设有衬垫，该衬垫对应共通输入端子IN、输出端子OUT1、OUT2，控制端子Ctl-1、Ctl-2，接地端子GND。另外，分路FET3及FET4的源电极连接并通过电容C与接地端子GND连接以达到接地的目的。用虚线表示的第二层配线是在FET栅电极形成时同时，形成的栅金属层(Ti/Pt/Au)，实线所表示的第三层配线是进行各元件的连接及衬垫形成的衬垫金属层(Ti/Pt/Au)。在第一层基板上欧姆接触的欧姆金属层(AuGe/Ni/Au)形成各FET源电极、栅电极及伸出各电阻两端电极，图10中由于与衬垫金属层重叠所以没有显示该欧姆金属层。
图13(A)是图12所示的FET1的局部放大图。在该图上，用点划线包围的长方形状区域是在基板11上所形成的沟道区域12。从左侧伸出的梳状4条齿的第三层衬垫金属层30是与输出端子OUT1连接的源电极13(或漏电极)，在该层下面有由第一层欧姆金属层10形成的源电极14(或漏电极)，另外从右侧伸出的梳状4条齿的第三层衬垫金属层30是与共通输入端子IN连接的漏电极15(或源电极)，在该层下面有由第一层欧姆金属层10形成的漏电极16(或源电极)。该两电极以梳状咬合的形状配置，在其中间第二层的栅金属层20所形成的栅电极17在沟道区域12上以梳状配置。
图13(B)表示FET的局部剖面图。在基板11上设有n+型的高浓度区域，该高浓度区域是由n型沟道区域12和在其两侧源区域18及漏区域19形成的，在沟道区域12上设有栅电极17，在高浓度区域上设有由第一层欧姆金属层10形成的漏电极14及源电极16。还有如上所述的设有由第三层衬垫金属层30形成的漏电极13及源电极15，进行各元件的配线。
所述化合物半导体装置为了FET1及FET2的插入损失(Insertion on Loss)尽量小而要取大的栅宽度Wg，采用了减低FET的“开”电阻的设计方法。因此作为栅宽度Wg增大的起因，FET1及FET2的尺寸变大，其开发的发展趋向于芯片尺寸的增大。
另外，这样的化合物半导体装置采用为半绝缘基板的GaAs基板，在其上设有热压接合的直接作为导电线路的配线和接合线的衬垫。但是，由于处理的信号为GHz频带高频，为了确保相邻配线间的隔离，有必要设有20μm以上的间隔距离。化合物半导体装置所要求的隔离是20dB以上，为了确保实验的隔离为20dB以上，20μm以上的间隔距离是有必要的。
虽然这个理论是缺乏根据的，但到现在为止从考虑的方法为半绝缘性GaAs基板是绝缘基板来看，耐压是无限大的。但是经过实测明白了耐压是有限的。因此认为半绝缘性GaAs基板中延伸耗尽层，对应高频信号由于耗尽层距离变化，当到达耗尽层相邻的电极时，在那里发生高频信号泄漏。因此，推断出为了确保隔离为20dB以上，20μm以上的间隔距离是有必要的。
从图12可以看出，现有的化合物半导体装置，在基板的周边设有衬垫，该衬垫是对应共通输入端子IN、输出端子OUT1、OUT2，控制端子Ctl-1、Ctl-2，接地端子GND。从该衬垫至少要有20μm间隔，形成的配线层使芯片尺寸变为更大的方向。
所述化合物半导体装置为了FET1及FET2的插入损失(Insertion on Loss)尽量的小而要取大的栅宽度Wg，由于采用了减低FET“开”电阻的设计方法，而使FET的尺寸变大，以及为了确保衬垫与配线层隔离的设计，20μm的间隔距离是有必要的。
因此，现有的化合物半导体装置的芯片尺寸向着越来越大的方向发展，如果只限于采用比硅基板成本高的GaAs基板，而随着化合物半导体装置朝着置换为便宜的硅芯片的方向发展，其结果是招致失去市场。
发明内容
本发明是鉴于如上所述的各种问题而形成的，其特点是实现随着栅宽度减小在FET尺寸减小的同时，衬垫与配线层或其它图形的间隔距离也缩小，而实现芯片尺寸减小的化合物半导体装置。
亦即，其特征在于：配备有化合物半导体基板，在化合物半导体基板上设置的衬垫与衬垫固定接合的接合线，衬垫在基板上直接配置，衬垫下的基板表面设有活性化的杂质区域，利用该杂质区域限制衬垫下的耗尽层扩大。
附图说明
图1是说明本发明的电路图；
图2是说明本发明的平面图；
图3是说明本发明的平面图；
图4是说明本发明的剖面图；
图5是说明本发明的特性图；
图6是说明本发明的特性图；
图7是说明本发明的剖面图，(A)表示焊接区部剖面图，(B)表示配线层部的剖面图；
图8是说明本发明的特性图；
图9是说明现有例的图，(A)是剖面图，(B)是电路图；
图10是说明现有例的等价电路图；
图11是说明现有例的电路图；
图12是说明现有例的平面图；
图13是说明现有例的(A)是平面图，(B)是剖面图。
具体实施方式
下面就关于本发明化合物半导体装置的具体实施例，以采用GaAsFET的化合物半导体开关电路装置为例，参照图1至图8进行说明。
图1是表示本发明化合物半导体装置的电路图。第1的FET1和第2的FET2的源电极(或漏电极)与共同输入端子IN连接，FET1及FET2的栅电极通过各自的电阻R1、R2与第1和第2的控制端子Ctl-1、Ctl-2连接，然后各FET1及FET2的漏电极(或源电极)与第1和第2的输出端子OUT1、OUT2连接。在第1和第2的控制端子Ctl-1、Ctl-2上所施加的信号是互补信号，施加H水平的信号一侧的FET为“开”，施加在共通输入端子IN的输入信号向任何一方的输出端子传送。配置电阻R1、R2的目的是防止对于成为交流接地控制端子Ctl-1、Ctl-2的直流电位通过栅电极以高频信号泄漏。
图1所示的电路，虽然与图9(B)表示的采用GaAs FET被称为SPDT(单刀双掷开关Single Pole Double Throw)的化合物半导体装置原理电路图基本相同的电路构成，但是大的不同点是FET1及FET2栅电极的栅宽度Wg设计为700μm以下，从而大幅缩小衬垫与配线层的间隔距离。
栅宽度Wg比现有的栅宽度小是意味着FET的“开”电阻增大，并且意味着由栅电极面积(Lg×Wg)减小的栅电极和沟道区域的肖脱基接合则寄生容量减少，在电路动作上出现大的差别。
另外，衬垫与配线层间隔距离的大幅缩小对化合物半导体芯片的尺寸的缩小起作用。
图2及图3表示本发明化合物半导体装置集成化的化合物半导体芯片的一例。在各衬垫电极之下设有被活性化的杂质区域40(两点划线表示)，利用该区域能够抑制衬垫电极下耗尽层的扩大，在此，被活性化的杂质区域40是具有良好结晶结构以及导电性区域，具体的说有导电性的外延层及离子注入的杂质扩散区域。另外，导电型不限于n型，为了抑制耗尽层的扩大其杂质浓度有必要在1×1016cm-3以上。并且，该被活性化的杂质区域40在以下的说明中只称为杂质区域40。
图2及图3都是采用GaAsFET化合物半导体装置，构成的要素是一样的，只是杂质区域40的形状及配置不同。图2在衬垫电极之下全面设有杂质区域40，而图3在衬垫电极配线层的邻接部分，只在各衬垫电极的周端部设置。另外，在图2及图3的所有情况下衬垫电极的基板设置为从相接部分露出。
还有，在配线层42之下也设有杂质区域40。这种情况的详细图示省略了，既可以设置在配线层42之下的全部也可以只设置在配线层42周端部。
如图2及图3所示，在GaAs基板上把进行开关操作的FET1及FET2分别配置在中央部，在各FET的栅电极上连接着电阻R1、R2。另外，在基板的周边设有衬垫，该衬垫对应共通输入端子IN、输出端子OUT1、OUT2，控制端子Ctl-1、Ctl-2。另外，用虚线表示的第二层配线是在FET栅电极形成同时所形成的栅金属层(Ti/Pt/Au)20，实线表示第三层的配线是进行各元件的连接及衬垫形成的衬垫金属层(Ti/Pt/Au)30。在第一层基板上欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET源电极、漏电极及各电阻两端伸出的电极，由于该欧姆金属层与衬垫金属层重叠所以在图2及图3中未表示。
从图2及图3可看出，构成部件对应FET1、FET2、电阻R1、R2、共通输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的只是衬垫，比较图12所示的现有化合物半导体装置，本发明化合物半导体装置是由最小构成部件构成的。
另外，本发明的FET1(FET2也一样)当栅宽度形成为700μm以下，则该栅宽度就是现有技术栅宽度的一半，所以FET1的大小也可以是现有技术的一半。亦即，图2及图3所示的FET1是由用点划线包围的长方形沟道区域12形成的。从下边伸出的梳状3条齿的第三层衬垫金属层30是与输出端子OUT1连接的源电极13(或漏电极)，在该层之下有由第一层欧姆金属层10形成的源电极14(或漏电极)。另外从上边伸出的梳状3条齿的第三层衬垫金属层30是与共通输入端子IN连接的漏电极15(或源电极)，在该层之下有由第一层欧姆金属层10形成的漏电极14(或源电极)。该两电极以梳状咬合的形状配置，在其间第二层的栅金属层20所形成的栅电极17在沟道区域12上以4条梳齿形状配置。还有，从上边伸出位于正中的梳齿漏电极13(或源电极)是FET1与FET2共用的，所以可更进一步小型化。在此，栅宽度700μm以下的意思是各FET的梳状栅电极17的栅宽度总和各自为700μm以下。
图4表示FET1与FET2的剖面构造。在基板11上设有由n型沟道区域12和其两侧的源区域18及漏区域19形成的n+型高浓度区域，在沟道区域12上设有由第2层的栅金属层20形成的栅电极17，在高浓度区域上设有由第一层欧姆金属层10形成的漏电极14及源电极16。还有如上所述的设有由第三层衬垫金属层30形成的漏电极13及源电极15，进行各元件的配线。图示的FET的制造方法由于使用了I线分档器可以作出微细的图形，例如栅电极的栅长Lg的细线化可以容易实现。
下面说明在2.4GHz以上的高频带省略分路FET后是否能确保隔离(Isolation)的设计。
图5表示FET栅长Lg为0.5μm时的栅宽度Wg-插入损失(Insertion Loss)的关系。
在有1GHz的输入信号时，栅宽度Wg从1000μm到600μm变小时，发生从0.35dB增加到0.55dB的0.2dB插入损失(Insertion Loss)的恶化。而当2.4GHz的输入信号时，栅宽度Wg从1000μm到600μm变小时，只发生从0.60dB增加到0.65dB的仅有0.05dB插入损失(Insertion Loss)。其原因为在有1GHz的输入信号时的插入损失(Insertion Loss)受到FET“开”电阻的影响大，而2.4GHz的输入信号时的插入损失(Insertion Loss)不太受FET开电阻的影响。
作为其理由，由于2.4GHz的输入信号与1GHz相比是更高频，与其是受FET“开”电阻的影响，不如说由FET栅电极引起的容量成分的影响大。因此在2.4GHz以上的高频，与其FET“开”电阻的容量成分对插入损失(InsertionLoss)有大的影响，不如着眼于减少开电阻的容量成分的设计为好。也就是说，有必要具有与现有的设计完全相反的设想。
另外，图6表示FET栅长Lg为0.5μm时的栅宽度Wg-隔离(Isolation)的关系。
在有1GHz的输入信号时，栅宽度Wg从1000μm到600μm变小时，发生从19.5dB到23.5dB的4.0dB隔离(Isolation)的改善。同样，而当2.4GHz的输入信号时，栅宽度Wg从1000μm到600μm变小时，发生从14dB到18dB的4.0dB隔离(Isolation)的改善。也就是说，可看出隔离(Isolation)是依赖栅电极为起因的“关”的一侧FET的寄生容量进行改善的。
因此，从图5可以明白2.4GHz以上的高频带，如果考虑插入损失(Insertion Loss)只是稍微恶化，不如采用如图6所示的隔离(Isolation)优先的设计能使化合物半导体芯片的尺寸缩小。也就是说，在有2.4GHz的输入信号时，如果有700μm以下的栅宽度就能确保16.5dB以上的隔离(Isolation)，更进一步如果有600μm以下的栅宽度Wg，就能确保18dB以上的隔离(Isolation)。
具体来说，在图2及图3表示实际图形的本发明化合物半导体装置，设计栅长Lg为0.5μm及栅宽度Wg为600μm的FET1及FET2，以确保插入损失(Insertion Loss)为0.65dB及隔离(Isolation)为18dB。这个特性是包含蓝牙(Bluetooth)(是使手机、笔记本电脑、移动信息终端、数字照相机、其它周边设备的无线互相连接、提高移动环境、商务环境的通信规格)使用2.4GHz频带ISMBand(工业科学和医用频带Industrial Scientific and Medicalfrequency band)频谱的在扩散通信应用领域作为通信开关而运用的。
接着，利用图2、图3及图7说明有关衬垫和配线层的间隔距离的大幅缩小的情况。
图7表示本发明化合物半导体装置的衬垫及配线的构造。图7(A)表示焊接区部剖面图，图7(B)表示配线层部的剖面图。如图2所示，在共通输入端子IN、输出端子OUT1、OUT2，控制端子Ctl-1、Ctl-2的5个衬垫配置在基板的周边。另外，如图7所示，各衬垫由以下部分形成：在基板11上沿着其下全面设有n+型的杂质区域40(图2的两点划线表示)；大部分在基板11上设有的栅金属层20；在栅金属层20上重叠的衬垫金属层30。另外，还在配线层42之下的基板上沿着其下全面，如图7(B)所示，设有杂质区域40。在这种情况下，杂质区域40是在形成源区域及漏区域的离子注入工序的同时所形成的扩散区域。因此，金焊线41在衬垫的衬垫金属层30上被球形焊接。在此，如前所述杂质区域40，也可以是有能够抑制耗尽层的杂质浓度的外延层，GaAs基板的最上层是外延层的情况下，即使不设置由离子注入扩散区域也能实施，并且导电型不限于n型。
因此，在衬垫及配线层之下的基板11表面上设有杂质区域40。所以，与不掺入杂质的基板11(有半绝缘性，基板电阻值是1×107Ω·cm)的表面不同，由于杂质浓度高(离子种类是29Si+，其浓度是1～5×1018cm-3)所以衬垫下以及配线层下的耗尽层不延伸，互相邻接的衬垫及配线层还有其它图形可以缩短到其间隔距离从20μm开始到能确保20dB隔离的临界距离为止的范围内。具体来说，如果间隔距离为4μm，可推断出有十分把握的确保20dB以上的隔离。另外，在电磁场模拟时如果设置4μm程度的间隔距离，可知道在2.4GHz中甚至可得到40dB程度的隔离。
这里，如图3所示，杂质区域40也可以只在衬垫及配线层的周端部设置。亦即，除去共通输入端子IN的衬垫的上边，沿着三边设有杂质区域40，输出端子OUT1、OUT2的衬垫剩下GaAs基板的角的部分，沿着4边把杂质区域40设置为C字状。控制端子Ctl-1、Ctl-2的衬垫除去GaAs基板的角的一部分及与电阻R1、R2连接的部分，把杂质区域40设置为不规则五角形的C字状。没有设置杂质区域40的部分都是GaAs基板的周端的面的部分，耗尽层即使扩展也与邻接的衬垫和配线有充分的间隔距离，是不发生泄漏问题的部分。
因此，由于5个衬垫占了半导体芯片近一半，如果采用本发明的衬垫构造，即使在衬垫的近旁也能配置配线层。具体地说，由于在配线层之下也设有杂质区域40，所以互相邻接的衬垫电极间、衬垫电极与配线层间、配线层间、还有电阻、容量等与其它的图形的间隔距离可以配置接近到4μm，能够起到使半导体芯片大幅度地缩小的作用。
其结果，本发明化合物半导体芯片的尺寸能够达到0.37×0.30mm2。这就意味着比现有化合物半导体芯片的尺寸实际上能够缩小20％。
另外，如果把本发明适用于化合物半导体开关电路装置就改善了各种的电路特性。第1，对应高频输入功率的开关表示反射的电压驻波比VSWR(Voltage Standing-Wave Ratio)实现了1.1～1.2。VSWR表示在高频传送线路中的不连续的部分发生的反射波和在输入波之间发生的电压驻波的最大值与最小值的比。理想状态VSWR＝1，则意味着反射为0。具有分路FET的现有化合物半导体开关电路装置，VSWR＝1.4，本发明能够大幅改善电压驻波比。其理由是本发明化合物半导体开关电路装置在高频传送线路中，只有开关用的FET1及FET2，电路简单、只有装置极小尺寸的FET。
第2，对于表示高频输入信号畸变水平的线性特性，当PIN1dB时实现30dBm。图8是表示输入输出功率的线性特性。输入输出功率比的理想值为1，但由于有插入损失(Insertion Loss)其插入损失的量使输出功率减少。由于输入功率一变大输出功率就发生畸变，对应于输入功率的输出功率下降1dB的点用PIN1dB表示。在有分路FET的化合物半导体开关电路装置中PIN1dB是26dBm，在没有分路FET的本发明化合物半导体开关电路装置中是30dBm，得到约4dB以上的改善。其理由是，在有分路FET的情况下，相对于以褶积的方式接受“关”开关用和分路用的FET夹断电压的影响来说，在没有分路FET的本发明的情况下，只有“关”开关用的FET的影响。
在此，在本发明的实施例中虽然是以化合物半导体开关电路装置为例进行的说明，但是在开关电路装置以外的MMIC(例如放大器、混频器)、和二极管、FET等的化合物半导体装置上同样可以实施。
如上详细所述，根据本发明可以得到以下的各种效果。
第1，由于占半导体芯片尺寸近一半的衬垫及配线层之下以及周端部之下设有杂质区域，相邻的衬垫、配线层或者其它图形的间隔距离能够达到接近4μm的距离，所以在确保高频信号的耦合和耐压10V的情况下能够减少空间，从而具有可能大幅缩小空间的优点。
第2，在2.4GHz以上的高频带上着眼于省略分路FET确保隔离(Isolation)的设计，采用了到现在为止FET开电阻的减少认为是次要的反向思维的方法，用于开关的FET1及FET2的栅电极的栅宽度Wg为700μm以下的设计。其结果获得了能减少用于开关的FET1及FET2的尺寸，并且抑制插入损失(Insertion Loss)减小，能够确保隔离(Isolation)的优点。
第3，由于在本发明的化合物半导体装置中可能设计成省略分路FET的形式，构成部件只是对应于FET1、FET2、电阻R1、R2、共通输入端子IN、输出端子OUT1、OUT2、控制端子Ctl-1、Ctl-2的衬垫，比较现有的化合物半导体装置，具有能够以最小构成部件构成的优点。
第4，如上所述，由于使最小构成部件和衬垫以及配线层之间的间隔缩小，所以半导体芯片尺寸比较现有化合物半导体装置有可能缩小到20％，能够大幅地提高与硅半导体芯片的价格竞争力。另外，由于减小了芯片尺寸，比较现有的小型封装件(MCP6的大小为2.1mm×2.0mm×0.9mm)，能够用更小型封装件(SMCP6的大小为1.6mm×1.6mm×0.75mm)进行实际使用。
第5，由于即使在2.4GHz以上的高频，插入损失(Insertion Loss)也不怎么增加，所以即使省略分路FET也可获得隔离(Isolation)的设计。例如，即使3GHz的输入信号栅宽度为300μm，没有分路FET也能完全确保隔离(Isolation)。
第6，在本发明的化合物半导体装置中，能够实现表示对于高频输入功率的开关反射的电压驻波比VSWR(Voltage Standing-Wave Ratio)为1.1～1.2，从而能够提供反射少的开关。
第7，在本发明的化合物半导体装置中，可以把表示对于高频输入信号的输出信号的畸变水平的线性特性PIN 1dB提高到30dBm。能够大幅改善开关的线性特性。

Claims (25)

1.一种化合物半导体装置，其特征在于，包括有：
化合物半导体基板；
在所述化合物半导体基板上设置的衬垫；
在所述衬垫上配备固定接合的接合线；
直接配置在所述基板上的所述衬垫，在所述衬垫之下的所述基板表面上设有活性化的杂质区域；
利用所述杂质区域限制所述衬垫下的耗尽层的扩大。
2.按照权利要求1所述的化合物半导体装置，其特征在于：所述杂质区域是外延层。
3.按照权利要求1所述的化合物半导体装置，其特征在于：所述杂质区域是由离子注入的扩散区域。
4.按照权利要求1所述的化合物半导体装置，其特征在于：所述杂质区域设置为从所述衬垫与所述基板的相接部分露出。
5.按照权利要求1所述的化合物半导体装置，其特征在于：所述相邻接衬垫彼此的间隔距离，在能够确保所确定隔离情况下狭窄到20μm以下的临界距离。
6.一种化合物半导体装置，其特征在于，包括有：
化合物半导体基板；
在所述化合物半导体基板上设置的衬垫；
在所述衬垫上配备固定接合的接合线；
配备有配线层；
直接配置在所述基板上的所述配线层，在所述配线层之下的所述基板表面上设有活性化的杂质区域；
利用所述杂质区域限制所述配线层之下的耗尽层的扩大。
7.按照权利要求6所述的化合物半导体装置，其特征在于：所述杂质区域是外延层。
8.按照权利要求6所述的化合物半导体装置，其特征在于：所述杂质区域是由离子注入的扩散区域。
9.按照权利要求6所述的化合物半导体装置，其特征在于：所述杂质区域设置为从所述配线层与所述基板的相接部分露出。
10.按照权利要求6所述的化合物半导体装置，其特征在于：所述相邻接衬垫及配线层的间隔距离，在能够确保所确定隔离情况下狭窄到20μm以下的临界距离。
11.按照权利要求6所述的化合物半导体装置，其特征在于：所述相邻接配线层的间隔距离，在能够确保所确定隔离情况下狭窄到20μm以下的临界距离。
12.一种化合物半导体装置，包括：在化合物半导体基板上设置的沟道层；在所述沟道层表面上形成设有源电极、栅电极及漏电极的第1及第2FET；两FET的源电极或漏电极作为共通输入端子；两FET漏电极或源电极所连接的第1及第2的输出端子；在两FET的栅电极所连接的控制端子上施加控制信号，使任何一方的FET导通，在所述共通输入端子与第1及第2的输出端子的任何一方形成信号通路；
一种化合物半导体装置，其特征在于：所述共通输入端子、所述第1及第2输出端子、所述控制端子成为的衬垫直接配置在所述基板上，在所述衬垫之下设有活性化的杂质区域，半绝缘性基板上直接设置的化合物半导体装置的其它图形的间隔距离为20μm以下。
13.按照权利要求12所述的化合物半导体装置，其特征在于：所述杂质区域是外延层。
14.按照权利要求12所述的化合物半导体装置，其特征在于：所述杂质区域是由离子注入的扩散区域。
15.按照权利要求12所述的化合物半导体装置，其特征在于：所述杂质区域设置为从所述衬垫与所述基板的相接部分露出。
16.按照权利要求12所述的化合物半导体装置，其特征在于：所述相邻接所述衬垫与所述其它图形的间隔距离，在能够确保所确定隔离情况下狭窄到临界距离。
17.按照权利要求12所述的化合物半导体装置，其特征在于：作为所述杂质区域是利用源区域及漏区域的扩散区域。
18.按照权利要求12所述的化合物半导体装置，其特征在于：所述第1及第2FET是由在所述沟道层上肖脱基接触的栅电极，以及在所述沟道层上欧姆接触的源及漏电极构成。
19.一种化合物半导体装置，包括：在化合物半导体基板上设置的沟道层；在所述沟道层表面上设置的源电极、栅电极及漏电极形成第1及第2FET；两FET的源电极或漏电极作为共通输入端子；两FET漏电极或源电极所连接的第1及第2的输出端子；在两FET的栅电极所连接的控制端子上施加控制信号，使任何一方的FET导通，在所述共通输入端子和第1及第2的输出端子的任何一方形成信号通路；
一种化合物半导体装置，其特征在于：所述共通输入端子、所述第1及第2输出端子、所述控制端子成为的衬垫和与FET连接的配线层直接配置在所述基板上，在所述配线层之下设置活性化的杂质区域，半绝缘性基板上直接设置的化合物半导体装置的其它图形的间隔距离为20μm以下。
20.按照权利要求19所述的化合物半导体装置，其特征在于：所述杂质区域是外延层。
21.按照权利要求19所述的化合物半导体装置，其特征在于：所述杂质区域是由离子注入的扩散区域。
22.按照权利要求19所述的化合物半导体装置，其特征在于：所述杂质区域设置为从所述配线层与所述基板的相接部分露出。
23.按照权利要求19所述的化合物半导体装置，其特征在于：所述相邻接配线层和所述其它图形的间隔距离，在能够确保所确定隔离情况下狭窄到临界距离。
24.按照权利要求19所述的化合物半导体装置，其特征在于：作为所述杂质区域是利用源区域及漏区域的扩散区域。
25.按照权利要求19所述的化合物半导体装置，其特征在于：所述第1及第2FET是由在所述沟道层上肖脱基接触的栅电极，以及在所述沟道层上欧姆接触的源及漏电极构成。
CNB021444609A 2001-10-04 2002-09-28 化合物半导体装置 Expired - Fee Related CN100487895C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001308536A JP4121263B2 (ja) 2000-10-10 2001-10-04 化合物半導体装置
JP308536/01 2001-10-04
JP308536/2001 2001-10-04

Publications (2)

Publication Number Publication Date
CN1412857A CN1412857A (zh) 2003-04-23
CN100487895C true CN100487895C (zh) 2009-05-13

Family

ID=19127831

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021444609A Expired - Fee Related CN100487895C (zh) 2001-10-04 2002-09-28 化合物半导体装置

Country Status (2)

Country Link
CN (1) CN100487895C (zh)
TW (1) TW560079B (zh)

Also Published As

Publication number Publication date
CN1412857A (zh) 2003-04-23
TW560079B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
KR100612786B1 (ko) 화합물 반도체 스위치 회로 장치
US6580107B2 (en) Compound semiconductor device with depletion layer stop region
US6891267B2 (en) Semiconductor switching circuit device
KR100612185B1 (ko) 화합물 반도체 스위치 회로 장치
KR100644980B1 (ko) 화합물 반도체 스위치 회로 장치
KR100589094B1 (ko) 반도체 장치
KR100620923B1 (ko) 화합물 반도체 스위치 회로 장치
CN100487895C (zh) 化合物半导体装置
TW557582B (en) Compound semiconductor switch circuit device
JP2002118123A (ja) 化合物半導体スイッチ回路装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
EP1198006B1 (en) Compound semiconductor device
JP4121263B2 (ja) 化合物半導体装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置
CN1348218A (zh) 化合物半导体开关电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20170928

CF01 Termination of patent right due to non-payment of annual fee