CN1348218A - 化合物半导体开关电路装置 - Google Patents

化合物半导体开关电路装置 Download PDF

Info

Publication number
CN1348218A
CN1348218A CN01125560A CN01125560A CN1348218A CN 1348218 A CN1348218 A CN 1348218A CN 01125560 A CN01125560 A CN 01125560A CN 01125560 A CN01125560 A CN 01125560A CN 1348218 A CN1348218 A CN 1348218A
Authority
CN
China
Prior art keywords
mentioned
compound semiconductor
fet
circuit device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01125560A
Other languages
English (en)
Other versions
CN1218402C (zh
Inventor
浅野哲郎
平井利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1348218A publication Critical patent/CN1348218A/zh
Application granted granted Critical
Publication of CN1218402C publication Critical patent/CN1218402C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种化合物半导体开关电路装置,原来为了尽可能减小插入损失,采用了将栅极宽度Wg取得大一些、降低FET的导通电阻的方法。此外,还将焊盘和相邻布线层之间的距离取为20μm以上。对2.4GHz以上的高频,设计时着眼于确保隔离度而省去分路FET,使用逆向思维方法,从两方面去考虑过去采用的降低FET的导通电阻的效果。即,在化合物半导体开关电路装置中,将开关用的FET的栅极宽度设定在700μm以下来减小其尺寸,同时,在焊盘周边部设置高浓度区40,用小的空间来确保高频信号的耦合和耐压。结果,可以大幅度缩小芯片的尺寸。

Description

化合物半导体开关电路装置
技术领域
本发明涉及高频开关使用的化合物半导体开关电路装置，特别涉及2.4GHz频带以上使用的化合物半导体开关电路装置。
背景技术
在便携式电话等移动体用通信仪器中，大多使用2.4GHz频带的微波，在天线切换电路或收发切换电路等中，大多使用切换这些高频信号的开关元件(例如，特开平9-181642号)。作为该元件，因处理的是高频电磁波故大多使用使用了砷化镓(GaAs)的场效应晶体管(以下称作FET)，与此同时，开发了将上述开关电路集成化了的单片微波集成电路(MMIC)。
图7(A)示出GaAs FET的截面图。对不搀杂的GaAs衬底1的表面部分搀N型杂质而形成N型沟道区2，在沟道区2的表面配置点焊键接触的栅极3，在栅极3两边的GaAs表面上配置欧姆接触的源漏极4、5。该晶体管利用栅极电位在正下方的沟道区2内形成耗尽层，用以控制源极4和漏极5之间的沟道电流。
图7(B)示出使用了GaAs的称之为SPDT(单刀双掷)的化合物半导体开关电路装置的原理电路图。
第1和第2FET1、FET2的源极(或漏极)与公共输入端子IN连接，经各FET1、FET2的栅极电阻R1、R2与第1和第2控制端子ct1-1、ct1-2连接，而且，各各FET的漏极(或源极)与第1和第2输出端子OUT1、OUT2连接。加在第1和第2控制端子ct1-1、ct1-2上的信号是互补信号，加H电平信号的FET导通，加在输入端子IN上的信号传送到任何一个输出端子。电阻R1、R2是为了防止高频信号经栅极对交流接地的控制端子ct1-1、ct1-2的直流电位泄漏而配置的。
图8示出所述化合物半导体开关电路装置的等效电路图。在微波中，以特性阻抗50Ω为基准，各端子的阻抗可表示为R1＝R2＝R3＝50Ω。此外，若设各端子的电位为V1、V2、V3，则插入损失和隔离度可由下式表示。
插入损失＝20log(V2/V1)[dB]
这是从公共输入端子IN向输出端子OUT1传送信号时的插入损失，
隔离度＝20log(V3/V1)[dB]
这是公共输入端子IN与输出端子0UT2之间的隔离度。对化合物半导体开关电路装置，要求上述插入损失尽量小，隔离度高，因而串联插入信号通路的FET的设计就特别重要。使用GaAs FET作为该FET的理由是：因GaAs比Si的电子移动度高故电阻小可实现低损失化，因GaAs是半绝缘性衬底故适合于信号通路间的高隔离化。相反，GaAs衬底与Si相比，价格高，若能象PIN二极管那样用Si做出等价的晶体管，则在成本上竞争不过Si。
图9是目前已实用化了的化合物半导体开关电路装置的电路图。
在该电路中，进行开关动作的FET1、FET2的输出端子OUT1、OUT2和接地间连接分路FET3、FET4，对该分路FET3、FET4的栅极施加FET1、FET2的控制端子ct1-2/ct1-1的互补信号。结果，当FET1导通时，分路FET4导通，FET2和分路FET3截止。
在该电路中，当公共输入端子IN-输出端子OUT1的信号通路接通，公共输入端子IN-输出端子OUT2的信号通路断开时，因分路FET4导通，故输入信号向输出端子OUT2的泄漏电流经接地电容C流向地，可以提高隔离性能。
图10示出所述的已集成化的化合物半导体开关的一个例子。
在GaAs衬底上，将进行开关动作的FET1和FET2配置在中央部的左右，将分路FET3和FET4配置在左右下角附近，电阻R1、R2、R3、R4与各FET的栅极连接。此外，与公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、接地端子GND对应的焊盘设在衬底的周围。进而，与分路FET3和FET4的源极连接，经用来接地的电容器C与接地端子GND连接。再有，虚线所示的第2层布线是与形成各FET的栅极同时形成的栅极金属层(Ti/Pt/Au)，实线所示的第3层布线是进行各元件的连接和焊盘的形成的焊盘金属层(Ti/Pt/Au)。与第1层衬底欧姆接触的欧姆金属层(AuGe/Ni/Au)是形成各FET的源极、栅极和各电阻两端的引出电极的金属层，在图10中，为了突出焊盘金属层，故没有图示。
图11(A)示出将图10所示的FET1的部分放大后的平面图。在该图中，由点划线包围的长方形的区域是在衬底11上形成的沟道区12。从左侧延伸出来的4根梳齿状第3层焊盘金属层30是与输出端子OUT1连接的源极13(或漏极)，在其下有由第1层欧姆金属层10形成的源极14(或漏极)。此外，从右侧延伸出来的4根梳齿状第3层焊盘金属层30是与公共输入端子IN连接的漏极15(或源极)，在其下有由第1层欧姆金属层10形成的漏极16(或源极)。该两电极配置成梳齿互相啮合的形状，其间，由第2层栅极金属层20形成的栅极17呈梳齿状配置在沟道区12上。
图11(B)示出该FET的局部剖面图。在衬底11上设置形成n型沟道区12及在其两侧形成源极区18和漏极区19的n+型高浓度区，在沟道区12设置栅极17，在高浓度区设置由第1层欧姆金属层10形成的漏极14和源极16。进而，象前述那样设置由第3层焊盘金属层30形成的漏极13和源极15，进行各元件的布线等。
在上述化合物半导体开关电路装置中，为了使FET1和FET2的插入损失尽可能小，采用了将栅极宽度Wg取得大一些，使FET的导通电阻下降的设计方法。为此，因栅极宽度大而使FET1、FET2的尺寸变大，从而使产品开发向着使芯片尺寸增大的方向发展。
此外，在化合物半导体开关电路装置中，使用半绝缘衬底的GaAs衬底，并在其上设置热压直接作为导电线路的布线或焊接线的焊盘。但是，因处理信号是GHz频带的高频信号，故为了相邻布线间的隔离，有必要设置20μm以上的间隔距离。化合物半导体开关电路装置所要求的隔离度在20dB以上，实验上，为了确保20dB以上的隔离度，必需要20μm以上的间隔距离。
虽然理论根据不是太充分，但到目前为止还是认为半绝缘性GaAs衬底从绝缘衬底的角度考虑其耐压应是无限大。但从实测发现，其耐压是有限的。因此，认为在半绝缘性GaAs衬底中，当因与高频信号对应耗尽层的距离的变化而使耗尽层延伸到与耗尽层相邻的电极时，会发生高频信号的泄漏。因此可以推断，为了确保20dB以上的隔离度必须要20μm以上的间隔距离。
由图10可知，在先有的化合物半导体开关电路装置中，与公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、接地端子GND对应的焊盘设在衬底的周围。至少离开该焊盘20μm的距离来形成布线层，这样，会进一步向使芯片尺寸增大的方向发展。
在上述化合物半导体开关电路装置中，为了使FET1和FET2的插入损失尽可能小，因采用了将栅极宽度Wg取得大一些，使FET的导通电阻下降的设计方法，故FET的尺寸变大，此外，设计时为了确保焊盘和布线层的隔离性能，必需要20μm的间隔距离。
因此，在先有的化合物半导体开关电路装置中，越来越向使芯片尺寸增大的方向发展，只要是使用成本比硅衬底高的GaAs衬底，则化合物半导体开关电路装置就有被廉价的硅芯片取代的趋势，这会带来失去市场的结果。
发明内容
本发明是鉴于上述各种事情而提出的，其目的在于利用缩短栅极宽度来减小FET的尺寸，同时，也缩短焊盘和布线层之间的距离，从而，可以实现芯片尺寸小的化合物半导体开关电路装置。
即，一种化合物半导体开关电路装置，在沟道层的表面形成设有源极、栅极和漏极的第1和第2FET，将两FET的源极或漏极作为公共输入端子，将两FET的漏极或源极作为第1和第2输出端子，对与两FET的栅极连接的控制端子加控制信号，使某一FET导通，并在上述公共输入端子和上述第1、第2输出端子的某一方之间形成信号通路，其特征在于：在成为上述公共输入端子、上述第1、第2输出端子、上述控制端子的焊盘周边部的下面设置高浓度区，使其与直接设在半绝缘性衬底上的化合物半导体开关电路装置的其它电路图形之间的距离小于20μm。
附图说明：
图1是用来说明本发明的电路图。
图2是用来说明本发明的平面图。
图3是用来说明本发明的特性图。
图4是用来说明本发明的特性图。
图5是用来说明本发明的特性图。
图3是用来说明本发明的剖面图。
图7是用来说明先有例的(A)剖面图、(B)电路图。
图8是用来说明先有例的等效电路图。
图9是用来说明先有例的电路图。
图10是用来说明先有例的平面图。
图11是用来说明先有例的(A)平面图、(B)剖面图。
发明的具体实施方式
下面，参照图1至图6说明本发明的实施形态。
图1是表示本发明的化合物半导体开关电路装置的电路图。第1FET1和第2FET2的源极(或漏极)与公共输入端子IN连接，FET1和FET2的栅极分别经电阻R1、R2与第1、第2控制端子Ct1-1、Ct1-2连接，而且，FET1和FET2的漏极(或源极)与第1和第2输出端子0UT1、OUT2连接。加在第1、第2控制端子Ct1-1、Ct1-2上的控制信号是互补信号，使加H电平的FET导通，将加在公共输入端子IN上的输入信号传送到某个输出端子。电阻R1、R2是为了防止高频信号经栅极对交流接地的控制端子ct1-1、ct1-2的直流电位泄漏而配置的。
图1所示的电路与图7(B)所示的使用了GaAs的称之为SPDT(单刀双掷)的化合物半导体开关电路装置的原理电路的电路结构大致相同，最大的不同点是将FET1和FET2的栅极宽度Wg设计在700μm以下和大幅度缩短焊盘与布线层之间的距离。
栅极宽度Wg比以往的窄意味着FET的导通电阻大，而且意味着因栅极的面积(Lg×Wg)小故因栅极和沟道区的点焊键接触而引起的寄生电容小，会在电路动作上产生大的偏差。
此外，大幅度缩短焊盘与布线层之间的距离有助于缩小化合物半导体开关电路装置的尺寸。
图2示出将本发明的化合物半导体开关电路装置集成化后的一例化合物半导体芯片。
在GaAs衬底上，将进行开关动作的FET1和FET2配置在中央部，电阻R1、R2与各FET的栅极连接。此外，与公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2、对应的焊盘设在衬底的周围。再有，虚线所示的第2层布线是与形成各FET的栅极同时形成的栅极金属层(Ti/Pt/Au)20，实线所示的第3层布线是进行各元件的连接和焊盘的形成的焊盘金属层(Ti/Pt/Au)30。与第1层衬底欧姆接触的欧姆金属层(AuGe/Ni/Au)10是形成各FET的源极、栅极和各电阻两端的引出电极的金属层，在图2中，为了突出焊盘金属层，故没有图示。
由图2可知，构成部件只有与FET1、FET2、电阻R1、R2、公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的焊盘，与图10的先有的化合物半导体开关电路装置相比，用最少的构成部件构成。
此外，在本发明中，因使用相当于过去的一半的700μm以下的栅极宽度来形成FET1(FE它也相同)，故FET1也只有过去一半大。即，图2所示的FET1在由点划线包围的长方形的沟道区12上形成。从下侧延伸出来的3根梳齿状第3层焊盘金属层30是与输出端子0UT1连接的源极13(或漏极)，在其下有由第1层欧姆金属层10形成的源极14(或漏极)。此外，从上侧延伸出来的3根梳齿状第3层焊盘金属层30是与公共输入端子IN连接的漏极15(或源极)，在其下有由第1层欧姆金属层10形成的漏极14(或源极)。该两电极配置成梳齿互相啮合的形状，其间，由第2层栅极金属层20形成的栅极17呈4根梳齿状配置在沟道区上。再有，从上侧延伸的正中的梳齿的漏极13(或源极)由FET1、FET2公用，可以更加小型化。这里，栅极宽度在700μm以下的意思是说各FET的梳齿状栅极17的栅极宽度的总和分别在700μm以下。
因FET1、FET2的剖面结构与图11(B)所示的先有的结构相同故省略其说明。
其次，说明在2.4GHz以上的高频下省掉分路FET的设计是否可以确保隔离性能。
图3示出FET的栅极长度Lg为0.5μm时栅极宽度Wg和插入损失的关系。
若在输入信号为1GHz时将栅极宽度Wg从1000μm缩小为600μm，则插入损失会从0.35dB变成0.55dB，从而增加0.2dB。但是，若在输入信号为2.4GHz时将栅极宽度Wg从1000μm缩小为600μm，则插入损失会从0.60dB变成0.65dB，只增加0.05dB。由此可知，在输入信号为1GHz时插入损失受FET的导通电阻的影响大，而在输入信号为2.4GHz时插入损失几乎不受FET的导通电阻的影响。
这是因为，在2.4GHz的输入信号下，与1GHz的输入信号相比频率更高，由FET的栅极引起的容量成分的影响比由FET的导通电阻带来的影响还大。因此，对2.4MHz以上的高频，假如容量成分对插入损失的影响比FET的导通电阻的影响大，与其减小导通电阻还不如在设计时着眼于减小容量成分。即，必须考虑与过去的设计完全相反的思路。
另一方面，图4示出FET的栅极长度Lg为0.5μm时栅极宽度Wg和隔离度的关系。
若在输入信号为1GHz时将栅极宽度Wg从1000μm缩小为600μm，则隔离度会从19.5dB变成23.5dB，可以改善4.0dB。若在输入信号为2.4GHz时将栅极宽度Wg从1000μm缩小为600μm，则隔离度会从14dB变成18dB，同样可以改善4.0dB。即，隔离度依赖于FET的导通电阻而得到改善。
因此，由图3可知，对2.4MHz以上的高频，若考虑到插入损失只增大一点点，还不如在设计时优先考虑图4所示的隔离度，这样可以缩小化合物半导体芯片的尺寸。即，若输入信号为2.4MHz时栅极宽度Wg在700μm以下，可以确保16.5dB以上的隔离度，进而，若是600μm以下的栅极宽度，则可以确保18dB以上的隔离度。
具体地说，在图2示出了实际的电路图形的本发明的化合物半导体开关电路装置中，设计了栅极长度Lg为0.5μm、栅极宽度为600μm的FET1和FET2，确保插入损失为0.65dB，隔离度为18dB。该特性可以作为使用了包含兰牙(用无线将便携式电话、笔记本电脑、便携式信息终端、数字相机及其他外设相互连接来适应移动环境和商业环境的通信规格)的4GHz ISM频带(工业、科学和医学频带)的频谱扩散通信应用领域中的通信开关加以有效地利用。
接着，说明大幅度缩小焊盘和布线层之间的距离的情况。
图2和图6示出本发明的化合物半导体开关电路装置的焊盘结构。如图2的平面图所示，公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2的5个焊盘配置在衬底的周围。各焊盘的特征如图6所示，由在衬底11上沿其周围设置的n+型高浓度区40(在图2中由双点划线表示)、大部分设在衬底11上的栅极金属层20和重叠在栅极金属层20上的焊盘金属层30形成。高浓度区40在形成源极区和漏极区的离子注入工序中同时形成。因此，金的焊接线41被球焊在焊盘的焊盘金属层30上。
因此，与过去焊盘全部直接在衬底11上形成的情况不同，在焊盘的周边部下面的衬底的表面设置高浓度区40。因此，与不搀杂衬底11(虽然是半绝缘性，但衬底电阻值为1×107Ω·cm)表面不同，因杂质浓度高(离子种类是29Si+，浓度为1～5×108cm-3)故延伸不到焊盘周边部的耗尽层，所以，可以使焊盘与相邻布线层之间的距离从20μm减小到能确保20dB的隔离度的5μm。
具体地说，由图2可知，公共输入端子IN的焊盘除上边之外，沿其3个边设置高浓度区40，输出端子OUT1、0UT2的焊盘沿其4个边呈C字形状设置高浓度区40，只剩下GaAs衬底的角落部分，控制端子Ct11、Ct12的焊盘除GaAs衬底的角部和电阻R1、R2的连接部分，沿不规则五角形的4个边呈C字形状设置高浓度区40。不设高浓度区40的部分都是面对GaAs衬底的周边的部分，即使耗尽层展宽，相邻焊盘和布线之间也有足够的距离，是不存在泄漏问题的部分。
因此，由于5个焊盘占有半导体芯片的将近一半，所以，若采用本发明的焊盘结构，可以在焊盘附近配置布线层，有助于缩小半导体芯片的尺寸。
结果，可以将本发明的化合物半导体芯片的尺寸缩小到0.37×0.30mm2。这意味着比过去的化合物半导体芯片的尺寸实际上可以缩小20％。
此外，在本发明的化合物半导体开关电路装置中，实现了种种电路特性的改善。第1，表示开关对高频输入功率的反射的电压驻波比VSWR达到了1.1～1.2。VSWR表示在高频传输线路的不连续部分发生的反射波和入射波之间产生的电压驻波的最大值和最小值的比，在理想状态下，VSWR＝1，表示反射为0。在具有分路FET的先有的化合物半导体开关电路装置中，VSWR＝1.4左右，本发明大幅度改善了电压驻波比。这是因为，在本发明的化合物半导体开关电路装置中，在高频传输线路中只有作为开关使用的FET1、FET2，电路简单，只有元件尺寸极小的FET。
第2，表示输出信号相对高频输入信号的失真水平的线性特性Pin1dB实现了30dBm。图5示出了输入输出功率的线性特性。输入输出的功率比理想情况下是1，但因有插入损失故输出功率减小。因当输入功率大时输出功率失真，故把输出功率相对输入功率下降1dB的点表示为Pin1dB。在具有分路FET的化合物半导体开关电路装置中，Pin1dB为26dBm，而在没有分路FET的化合物半导体开关电路装置中，Pin1dB为30dBm，大约改善了4dB以上。这是因为，受FET的夹断电压的影响，对具有分路FET的情况，是已夹断的开关用FET和分路用FET相乘的结果，而对本发明的没有分路FET的情况则只有已夹断的开关用FET的影响。
发明效果
如上所述，若按照本发明，可得到以下种种效果。
第1，对2.4GHz以上的高频，设计时着眼于确保隔离度而省去分路FET，使用逆向思维方法，从两方面去考虑过去采用的降低FET的导通电阻的效果，将开关用的FET1和FET2的栅极宽度Wg设计为700μm以下。结果，可以缩小开关用的FET1和FET2的尺寸，而且可以将插入损失抑制得很小，可以确保隔离度。
第2，在本发明的化合物半导体开关电路装置中，因可以实现省去分路FET的设计，故构成部件只有与FET1、FET2、电阻R1、R2、公共输入端子IN、输出端子OUT1、OUT2、控制端子Ct1-1、Ct1-2对应的焊盘，与先有的化合物半导体开关电路装置相比，具有可以用最少的构成部件构成的优点。
第3，通过在占有半导体芯片尺寸的将近一半的焊盘的周边部设置高浓度区，可以使焊盘和相邻的布线层靠近配置，使其距离达到5μm，所以，可以以很小的空间来确保高频信号的藕合和耐压，大幅度地缩小芯片尺寸。
第4，如上所述，通过最小的构成部件和缩小焊盘与布线层之间的距离，可以使半导体芯片比先有的化合物半导体开关电路装置缩小20％，可以大幅度提高与硅半导体芯片的价格竞争力。此外，因芯片尺寸小，故可以封装成比先有的的小型封装(MCP6 大小为2.1mm×2.0mm×0.9mm)更小的小型封装(SMCP6  大小为1.6 mm×1.6mm×0.75mm)。
第5，因即使对2.4MGz以上的高频插入损失也不增加，故可以实现即使省去分路FET也能确保隔离性能的设计。例如，在3Ghz的输入信号下，即使栅极宽度为300μm，在没有分路FET时也能够充分确保隔离性能。
第6，在本发明的化合物半导体开关电路装置中，可以使表示开关对高频输入功率的反射的电压驻波比VSWR达到1.1～1.2，能够提供反射小的开关。
第7，在本发明的化合物半导体开关电路装置中，可以使表示输出信号相对高频输入信号的失真水平的线性特性Pin1dB提高到30dBm，能够大幅度改善开关的线性特性。

Claims (6)

1.一种化合物半导体开关电路装置，在沟道层的表面形成设有源极、栅极和漏极的第1和第2FET，将两FET的源极或漏极作为公共输入端子，将两FET的漏极或源极作为第1和第2输出端子，对与两FET的栅极连接的控制端子加控制信号，使某一FET导通，并在上述公共输入端子和上述第1、第2输出端子的某一方之间形成信号通路，其特征在于：
在成为上述公共输入端子、上述第1、第2输出端子、上述控制端子的焊盘周边部的下面设置高浓度区，使其与直接设在半绝缘性衬底上的化合物半导体开关电路装置的其它电路图形之间的距离小于20μm。
2.权利要求1记载的化合物半导体开关电路装置，其特征在于：在具有相邻的上述焊盘的部分，用上述高浓度区将相互的周边部包围。
3.权利要求1记载的化合物半导体开关电路装置，其特征在于：上述焊盘的中央部与上述半绝缘性衬底接触，将焊接线固定在上述焊盘的中央部。
4.权利要求1记载的化合物半导体开关电路装置，其特征在于：使用源极区和漏极区的扩散区作为上述高浓度区。
5.权利要求1记载的化合物半导体开关电路装置，其特征在于：使用GaAs衬底作为上述半绝缘性衬底，在其表面形成上述沟道层。
6.权利要求1记载的化合物半导体开关电路装置，其特征在于：上述第1和第2FET由与上述沟道层点焊键接触的栅极和与上述沟道层欧姆接触的源极和漏极形成。
CN011255609A 2000-10-10 2001-08-13 化合物半导体开关电路装置 Expired - Fee Related CN1218402C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000308617 2000-10-10
JP308617/2000 2000-10-10
JP308617/00 2000-10-10

Publications (2)

Publication Number Publication Date
CN1348218A true CN1348218A (zh) 2002-05-08
CN1218402C CN1218402C (zh) 2005-09-07

Family

ID=18788897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN011255609A Expired - Fee Related CN1218402C (zh) 2000-10-10 2001-08-13 化合物半导体开关电路装置

Country Status (2)

Country Link
CN (1) CN1218402C (zh)
TW (1) TW495989B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165671A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165671A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制备方法
CN103165671B (zh) * 2011-12-12 2015-10-14 上海华虹宏力半导体制造有限公司 Mos器件及其制备方法

Also Published As

Publication number Publication date
CN1218402C (zh) 2005-09-07
TW495989B (en) 2002-07-21

Similar Documents

Publication Publication Date Title
JP3831575B2 (ja) 化合物半導体スイッチ回路装置
AU1745100A (en) High frequency power transistor device
US6580107B2 (en) Compound semiconductor device with depletion layer stop region
CN1282240C (zh) 半导体装置
CN1238896C (zh) 半导体开关电路器件
CN1391282A (zh) 化合物半导体开关电路装置
CN1218402C (zh) 化合物半导体开关电路装置
CN1348255A (zh) 化合物半导体开关电路装置
JP2002353411A (ja) 化合物半導体スイッチ回路装置
CN1216426C (zh) 化合物半导体开关电路装置
CN1233042C (zh) 化合物半导体开关电路装置
CN1194470C (zh) 开关电路装置
CN100487895C (zh) 化合物半导体装置
CN1441485A (zh) 半导体器件
JP3954799B2 (ja) 化合物半導体スイッチ回路装置
GB2268332A (en) Power transistor with reduced gate resistance and inductance
JP4121263B2 (ja) 化合物半導体装置
JP2001326334A (ja) 化合物半導体スイッチ回路装置
EP1198006A2 (en) Compound semiconductor device and method for manufacturing
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP2002231897A (ja) 化合物半導体スイッチ回路装置
JPS6153748A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907

Termination date: 20180813

CF01 Termination of patent right due to non-payment of annual fee