CN1282240C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1282240C
CN1282240C CNB021540292A CN02154029A CN1282240C CN 1282240 C CN1282240 C CN 1282240C CN B021540292 A CNB021540292 A CN B021540292A CN 02154029 A CN02154029 A CN 02154029A CN 1282240 C CN1282240 C CN 1282240C
Authority
CN
China
Prior art keywords
conductive pattern
lead
electrode tip
terminal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021540292A
Other languages
English (en)
Other versions
CN1423325A (zh
Inventor
浅野哲郎
榊原干人
猪爪秀行
境春彦
木村茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1423325A publication Critical patent/CN1423325A/zh
Application granted granted Critical
Publication of CN1282240C publication Critical patent/CN1282240C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体装置。将一根导线在芯片下环绕其他图形延伸，芯片固定在图形上，将输入端子用电极座连接在从芯片露出的导线上。由此，实现在CSP的组件内RF信号路径实质交叉的电路，实现在用户侧安装时装置的小型化，但由于高频信号路径通过芯片之下，所以绝缘恶化。在芯片与在芯片之下环绕的RF信号路的重叠部分，设置构成高频GND电位的导电图形，屏蔽高频信号。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及一种通过对导电图形采取对策，可消除用户安装设计上的不便，而且能在高频用途方面提高特性的半导体装置。
背景技术
在手机等移动通讯设备中，大多使用GHz频带的微波，在天线切换电路及收发信号的切换电路等中，大都采用用于切换这些高频信号的开关元件(例如，特开平9-181642号)。作为这些元件，由于使用高频，所以大多使用采用砷化镓(GaAs)的场效应晶体管(以下称为FET)，因此推进了所述开关电路本身集成化的单片式微波集成电路(MMIC)的开发。
另外，为了实现现有半导体装置小型化、低成本化，芯片尺寸标准化被提议。以下就半导体装置，以作为化合物半导体的GaAs的2联开关电路装置为例加以说明。
图11是表示现有化合物半导体开关电路装置的电路图。该化合物半导体开关电路装置包括：将源极、栅极及漏极设置在沟道层表面的作为第一、第二FET的FETa1、FETa2及作为第三、第四FET的FETb1、FETb2；与第一、第二FET各自的源极(或漏极)相连接的作为第一、第二输入端子的INa1、INa2；与第三、第四FET各自的源极(或漏极)相连接的作为第三、第四输入端子的INb1、INb2；与第一、第二FET的漏极(或源极)相连接的作为第一共同输出端子的OUTa；与第三、第四FET的漏极(或源极)相连接的作为第二共同输出端子的OUTb；连接作为第一、第三FET的FETa1、FETb1各自的栅极和作为第一控制端子的Ctl-1的电阻Ra1、Rb1；连接作为第二、第四FET的FETa2、FETb2各自栅极与作为第二控制端子的Ctl-2的电阻Ra2、Rb2。
电阻Ra1、Ra2及Rb1、Rb2的配置目的是，相对于构成交流接地的控制端子Ctl-1、Ctl-2的直流电位，防止通过栅极泄漏高频信号。
作为第一、第二FET的FETa1、FETa2及作为第三、第四FET的FETb1、FETb2，由GaAs MESFET(耗尽型FET)构成，集成在GaAs基板上。
图11表示的电路，由两组采用MESFET的称为SPDT(单刀双掷)的化合物半导体开关电路的原理性电路组成，但特征是，将各自的控制端子共用，合计8个插头，作为2联开关这一点。
下面，参照图11说明本发明的化合物半导体开关电路装置的工作。
施加于第一和第二控制端子Ctl-1、Ctl-2的控制信号是互补信号，施加H电平的信号侧的FET处于ON状态，将施加于输入端子INa1或INa2某一方的输入信号、及施加于输入端子INb1或INb2某一方的输入信号，传送到各共同输出端子OUTa及OUTb。
例如，如果H电平的信号施加在控制端子Ctl-1，则作为开关元件的FETa1、FETb1导通，各输入端子INa1的信号传送到输出端子OUTa，而输入端子INb1的信号传送到输出端子OUTb。其次，如果在控制端子Ctl-2施加H电平的信号，则作为开关元件的FETa2、FETb2导通，各输入端子INa2的信号传送到输出端子OUTa，而输入端子INb2的信号传送到输出端子OUTb。
因此，在存在两种信号，并选择其任意一种时，例如在手机等移动通讯设备中，存在采用的CDMA方式信号和GPS方式信号，当要选择其任意一种时，只要将CDMA方式的平衡信号(或GPM方式的平衡信号)连接到输入端子INa1和INb1，将GPS方式的平衡信号(或CDMA方式的平衡信号)连接到输入端子INa2和INb2，就可根据从输出端子OUTa、OUTb的两端施加到控制端子Ctl-1、Ctl-2的控制信号的电平，取出CDMA方式的信号或GPS方式的信号。即，作为2联开关元件动作。
图12表示将目前化合物半导体开关电路装置集成化的化合物半导体芯片30的一例。
在GaAs基板将进行开关的2组裸片FETa1、FETa2及FETb1、FETb2配置在中央部左右，电阻Ra1、Ra2、Rb1、Rb2连接在各FET的栅极。另外端子有输入端子INa1、INa2、INb1、INb2、共同输出端子OUTa、OUTb、控制端子Ctl-1、Ctl-2八个端子(参照图13)，对应各端子的电极座Ia1、Ia2、Ib1、Ib2、Oa、Ob、C1、C2设置在基板周边。另外，以虚线表示的第二层配线，是在形成各FET的栅极时同时形成的栅极金属层(Ti/Pt/Au)77，以实线表示的第三层配线，是进行各组件的连接及座的形成的座金属层(Ti/Pt/Au)78。与第一层基板欧姆接触的欧姆金属层(AuGe/Ni/Au)形成各FET的源极、漏极及各电阻两端的取出电极，在图12中，由于与座金属层重叠，所以没有图示。
而且，为了实现所述开关电路装置组件的小型化，在绝缘基板上由镀金等设置导电图形，固定开关电路装置的化合物半导体芯片，采用以树脂覆盖绝缘基板和半导体芯片的芯片尺寸组件。
但是，在上述所示的2联开关电路装置中，如图13的电路方块图所示，在用户侧基板，必须使RF信号路径交叉。这样在组件之外，如果设置RF信号路径交叉那样的配线，那么，作为CSP，即使提供小型化的芯片，还是有用户侧基板占有面积变大，或基板设计受限制等问题。
因此，如图14及图15所示，对基板上设置的导电图形采取对策，使在组件内部，RF信号路径实质交叉。
导电图形302由镀金形成，由设置在基板301上的8根导线302组成，与配置在半导体芯片303外周的电极座对应设置。
导电图形302中的一根导线，例如导线302c，将与端子对应的通孔305部作为始端，通过半导体芯片303之下，从芯片端露出，延伸到终端。导线302c露出的位置不限于图14所示的位置，但将半导体芯片固定时，在从始端延伸到芯片之下的部分之外，必须从芯片端开始设置至少1处导线302c露出的部分。另外，由于要将接合线固定在其露出部，所以，理所当然连接时必须露出必要的面积。而且如后面详述的，根据变换与电极座连接的输入端子的排列顺序的目的，导线302c延伸并环绕导线302b，从芯片端露出。
在半导体芯片303的固定区域，没有与目前的岛部相当的部分，半导体芯片利用绝缘型树脂在一根延伸的导线302c上朝向图12所示的方向固定。
半导体芯片303的各电极利用各自对应接近的导线302和接合线304连接，通过各接合线304、导线302、通孔305，和与各自位置对应的位置的端子电连接。
接合线304连接半导体芯片303的各电极座及各导线302连接，利用热压装进行的球连接或者由超声波进行的楔形接合进行总的导线连接，将输入端子用电极座Ia1、Ia2、Ib1、Ib2、控制端子用电极座C1、输出端子用电极座Oa、Ob、控制端子用电极座C2分别与导线302a、导线302c、导线302b、导线302d、导线302h、导线302g、导线302f、导线302e连接。
这里，在各导线302显示连接的端子符号。从图中也可知，输入端子INa2与输入端子INb1的排列顺序能形成将与各自连接的电极座(Ia2、Ib1)的排列顺序调换的配置。
而且，图14(B)表示组件315内部和端子电路方块图。这样，通过使导线迂回，可调换分别与芯片303的输入端子用电极座Ia2、Ib1连接的输入端子INa2、INb1的排列顺序，从图上可配置为INa1、INb1、INa2、INb2的顺序。也就是说，如图13所示，在将电极座的排列顺序(Ia2-Ib1)与连接该电极座的端子排列顺序一致(Ia2-Ib1)作为正顺序时，在图14中端子排列顺序就为逆顺序(Ib1-Ia2)，在组件315内部，实现RF信号路径实质交叉的电路。这样，利用CSP内部的导电图形302使RF信号路径交叉，所以在用户侧就没有必要使A规格信号与B规格信号的路径交叉。
图15是表示将半导体芯片303组合在组件中而形成的化合物半导体开关电路装置的断面图。
半导体芯片303利用绝缘性粘合剂350固定在导线302或基板上，芯片303的各电极座通过各线304、导线302、通孔305和与各自位置对应的位置的端子306电连接。
基板301设置有与各导线302对应的通孔305。通孔305贯通基板301，内部埋设钨等导电材料。而且背面具有与各通孔305对应的端子306(图15A)。
即，8个端子306相对于绝缘基板301的中心线左右对称各配置4个，而且沿绝缘基板1的一边，按第一输入端子INa1、第三输入端子INb1、第二输入端子INa2、第四输入端子Inb2的顺序配置，而沿绝缘基板301的一边的对边，按第一控制端子Ctl-1、第一输共同输出端子OUTa、第二共同输出端子OUTb、第二控制端子OUT-2的顺序配置(图15B)。
组件周围4侧面由绝缘树脂315和绝缘基板301的切断面形成，组件上面以平坦的树脂层315的表面形成，组件的下面由绝缘基板301的背面形成。
该化合物半导体开关电路装置在绝缘基板301的上面覆盖厚度为0.3mm的树脂层315，密封半导体芯片303，半导体芯片303具有大约130μm的厚度。
另外组件表面侧是整面树脂层315，背面侧的绝缘基板301的端子306由于以左右(上下)对称的图形配置，电极的极性判断困难，所以最好在树脂层315的表面侧形成或印刷成凹部等，并印刻表示极性的标记。
发明内容
如图14所示，上述所示的2联开关电路装置可提供一种半导体装置，实现在CSP的组件内RF信号路径实质交叉的电路，谋求用户侧安装时的小型化。
但是，在现有结构中，输入端子(INa2)连接的导线2C通过半导体芯片之下，其线路构成高频信号线路，所以，与芯片表面高频线路产生电干扰。高频中若是100MHz程度的较低频率的中间频率信号(IF)带，则上述结构也完全没有问题。但是在今后希望的以5GHz以上的频率中采用的高频用开关电路装置，就存在绝缘恶化的问题。
本发明就是鉴于所述问题而开发的，其特征在于，具有：绝缘基板、设置在绝缘基板的第一层导电图形、覆盖第一层导电图形的绝缘层、设置在绝缘层的多个第二层导电图形、设置于绝缘层上且表面具有多个电极座的半导体芯片、连接多个电极座与第二层导电图形的连接装置、以及与多个电极座分别连接的端子，第一层导电图形将端子部分作为始端，至少通过半导体芯片之下，从芯片一端露出延伸到终端，在所述第一层导电图形的所述露出的部分上连接有电极座，第二层导电图形之一至少与配置在半导体芯片之下的第一层导电图形重叠，并且与GND端子或直流电压端子连接。
由此，实现在CSP的组件内使RF信号路径实质交叉的电路，可谋求用户侧安装时的小型化，且通过将构成高频GND电位的导线配置在构成高频信号线路的第一层导线和半导体芯片重叠的部分，能将高频信号屏蔽。由此能提供一种半导体装置，即使在5GHz以上的高频信号用途中，也能抑制电干扰，抑制绝缘恶化。
附图说明
图1是用于说明本发明的平面图；
图2是用于说明本发明的平面图；
图3是用于说明本发明的平面图；
图4是用于说明本发明的立体图；
图5是用于说明本发明的平面图；
图6是用于说明本发明的(A)平面图，(B)概略图；
图7是用于说明本发明的(A)断面图，(B)平面图；
图8是用于说明本发明的平面图；
图9是用于说明本发明的平面图；
图10是用于说明本发明的平面图；
图11是用于说明现有技术的电路图；
图12是用于说明现有技术的平面图；
图13是用于说明现有技术的概略图；
图14是用于说明现有技术的(A)平面图，(B)概略图；
图15是用于说明现有技术的(A)断面图，(B)平面图。
具体实施方式
参照图1到图7，详细说明本发明的第一实施例。
图1是表示本发明的半导体装置的平面图。本发明的半导体装置由绝缘基板10a、第一层导电图形1、绝缘层10b、第二层导电图形2、半导体芯片3、连接装置4、及端子6构成。
图2是表示固定有一个芯片的导电图形。图2(A)是设置在绝缘基板10a的第一层导电图形1，图2(B)是设置在绝缘层10b的第二层导电图形2。
绝缘基板10a由陶瓷和玻璃环氧树脂等构成，其上设置有镀金形成的第一层导电图形1，其上被陶瓷和玻璃环氧树脂等形成的绝缘层10b覆盖，同样设置有镀金形成的第二层导电图形2。绝缘基板10a和绝缘层10b全部重叠，半导体芯片固定在以绝缘层10b上的点画线表示的半导体芯片固定区域11。另外，导电图形1、2通过设置在绝缘基板10a和绝缘层10b的通孔5a、5b与端子6连接。
一个第一层导电图形(导线)1设置在绝缘基板10a上。这里，实际上，绝缘层10b介于第一层导电图形1和第二层导电图形2之间，但是，由于绝缘基板10a和绝缘层10b全部重叠，所以第一层导线1以图2(B)表示的第二层导线2及点画线表示的半导体芯片固定区域11的配置为基准进行说明。也就是说，导线1以端子6为始端，通过半导体芯片固定区域11之下，从芯片固定区域11端露出，延伸到终端。这一点以后详述，是为了替换半导体芯片的电极座的排列顺序和与其对应的端子排列顺序，而且具体地说，导线1环绕与邻接的其他端子对应设置的第二层导线2b延伸并配置在其两侧。
导线1露出的位置不限于图2(A)表示的位置，但在将半导体芯片固定时，在从始端延伸到芯片之下部分之外，从芯片端必须设置至少一处导线1露出的部分。也就是说，导线1局部夹住半导体芯片的一部分，在始端和终端侧至少两处有露出部，另外，该露出部通过设在绝缘层10b的通孔5b与第二层导线2c连接，由于接合线固定在导线2c，所以理所当然地必须露出形成通孔5b与线连接时必要的面积。这样导线1的终端侧露出部由第二层导线2c和通孔5b连接，而且连接半导体芯片表面的电极座。
例如，若将导线1在芯片之下弯折，从芯片端露出通孔5b形成与导线连接时必要的面积，那么其终端既可以在半导体芯片之下，也可以有多个露出部。
第二层导电图形2由设置在绝缘层10b上的8根导线2组成，与配置在半导体芯片外周的电极座对应，分别设置，通过设置在绝缘层10b及绝缘基板10a的通孔5b、5a与端子连接。
作为第二层导电图形2之一的导线2h从端子部分延伸，至少配置在以点画线表示的半导体芯片固定区域11之下，至少在半导体芯片11之下，导线2h与以虚线表示的第一层导线1重叠。
图3表示设置在绝缘基板10a或绝缘层10b的导电图形的具体例。图3(A)是第一层导电图形1，图3(B)是第二层导电图形2。这些导电图形1、2在各组件区域15为同一形状，由连接部16连接设置。各组件部15具有例如长边×短边为1.9mm×1.6mm的矩形形状，固定区域11例如为0.62mm×0.31mm，但该固定区域11因半导体芯片的大小不同而不同。另外各组件区域15的导电图形1、2相互间隔开100μm的间隔纵横配置。所述间隔构成组装工序的切割线。这里，各图形1、2由镀金设置，但无电解镀也可以，由于这时不必连接，所以各导电图形分别设置。
如图4所示，在基板10a、绝缘层10b，纵横设置着多个(例如100个)与一个半导体芯片对应的组件区域15。基板10a是大的绝缘基板，以树脂层10b覆盖其上，因此具有多层配线、和能够维持在制造工序中的机械强度的板厚。
图5表示半导体芯片3。该半导体芯片3与图12一样。即，半导体芯片3是将两个开关电路装置设置在一个芯片上的化合物半导体2联开关电路装置，表面具有多个电极座，背面构成半绝缘性的GaAs基板。该开关电路装置在GaAs基板将进行开关的两组裸FETa1、FETa2及FETb1、FETb2配置在中央部的左右，电阻Ra1、Ra2、Rb1、Rb2连接在各FET的栅极。另外虽没有图示，但该芯片的端子6具有输入端子INa1、INa2、INb1、INb2、控制端子Ctl-1、共同输出端子OUTa、OUTb及控制端子Ctl-2八个端子，与各端子对应的电极Ia1、Ia2、Ib1、Ib2、C1、Oa、Ob、C2设置在基板周边。另外，以虚线表示的第二层配线是在FET的栅极形成时同时形成的栅极金属层(Ti/Pt/Au)77，以实线表示的第三层配线是进行各元件的连接及座的形成的金属层(Ti/Pt/Au)78。与第一层基板欧姆接触的欧姆金属层AuGe/Ni/Au形成各FET的源极、漏极及各电阻两端的取出电极，在图5中，由于与座金属层重叠所以没有图示。
另外，该开关电路装置的电路图与图11表示的一样，其工作原理也如前所述，所以省略这些说明。
用图6表示将半导体芯片12固定在绝缘层10b的例子。图6(A)是平面图，图6(B)是组件的芯片的电路方块图。
半导体芯片12以图5表示的方向固定在导线2h上。图中在芯片下整个面上导线2h设置为岛状，但不限于该形状，只要至少配置在与配置在芯片之下的导线1重迭的部分即可。另外，第一层导线1(在图6(A)中以虚线表示)将第一层端子部作为始端，环绕与邻接的其他端子连接的第二层导线2b通过芯片之下，从芯片端露出，延伸到终端。另外，设置在第二层的导线2c与其露出部接触，至少一部分与导线1重叠。
半导体芯片12的各电极座，利用各自对应、接近的导线2和接合线4连接，通过各自对应的端子、线4、导线2、通孔5a、5b电连接。
接合线4连接半导体芯片12的各电极座和第二层的各导线2。利用热压连接的球连接或者由超声波进行的楔形结合一并进行线连接，将输入端子用电极座Ia1、Ia2、Ib1、Ib2、控制端子用电极座C1、输出端子用电极座Oa、Ob、控制端子用电极座C2分别与导线2a、导线2c、导线2b、导线2d、导线2h、导线2g、导线2f、导线2e连接。
由此，具体地说，输入端子INa1、INa2、INb1、INb2、控制端子Ctl-1、输出端子OUTa、OUTb、控制端子Ctl-2和与它们对应的各电极座Ia1、Ia2、Ib1、Ib2、C1、Oa、Ob、C2连接。
在此，图中的各导线2上表示了连接的端子的符号。从图中也可知，输入端子INa2及输入端子INb1的排列顺序能与各自连接的电极座Ia2及Ib1的排列顺序以正逆替换的顺序配置。
在此，用图6(B)的电路方块图进一步说明组件15内部的座配置和端子的配置。由图可知，半导体芯片12内的输入端子用电极座从图上来看，以Ia1、Ia2、Ib1、Ib2的顺序排列。使导线2c在芯片下迂回，线连接在露出部，因而连接在这些座的输入端子的配置，从图上看形成INa1、INb1、INa2、INb2。也就是说，将电极座的排列顺序(Ia2-Ib1)和与该电极座分别连接的端子的排列顺序一致的(INa2-INb1)作为正顺序时，根据本发明，如图6所示，能将端子的排列顺序形成与电极座的排列顺序相反的排列顺序(INb1-INa2)。
也就是说，在组件15内部输入端子INa2、INb1的排列顺序，与其端子分别连接的电极座的排列顺序，构成正逆替换的配置，实现RF信号路径实质交叉的电路。这样，利用CSP内部的导电图形302使RF信号路径交叉，所以在用户侧就没有必要使A规格信号与B规格信号的路径交叉。
本发明的特征在于，在组件内，在使RF信号路径实质交叉的芯片尺寸组件的开关电路装置中，将构成高频GND的导线2h，配置在与输入端子连接的导线1和半导体芯片12之间。导线1通过半导体芯片12之下，该导线1构成高频信号线路，因此与半导体芯片表面的高频信号线路产生电干扰，在5GHz以上的高频信号中，绝缘恶化。因此至少将导线2h配置在构成高频信号线路的导线1和半导体芯片12重叠的部分，将高频信号屏蔽。控制端子Ctl-1连接在导线2h。控制端子施加3V或0V的电压，构成高频的GND。也就是说，利用该导线2h能够屏蔽导线1和半导体芯片的高频信号线路，能够抑制由于电干扰引起的绝缘恶化。
因此，该导电图形2形成镀敷图形时使用厚膜印刷，因此，能使图形(导线)间的最小间隔为75μm。可使导线间的距离大幅缩小，因此可大大有助于组件小型化。
图7是将化合物半导体芯片12组装在组件中而形成的化合物半导体开关电路装置的侧面图(A)、背面平面图(B)。另外，图7(A)是用于说明各构成元件而各自记载的侧面图，不是某一面的断面图。
半导体芯片12固定在导线2或绝缘层10b上，芯片12的各电极座通过各自对应的端子6、各线4、导线2、通孔5a、5b电连接。
在绝缘基板10a、绝缘层10b设置着与各导线2对应的通孔5a、5b。通孔5a、5b与除去导线2c的导线对应，都贯通绝缘层10b及绝缘基板1，内部埋设钨等导电材料。而且背面具有与各通孔5a对应的端子6。输入端子用电极座Ia2连接的导线2c，通过绝缘层10b的通孔5b与第一层导线1连接，该导线1通过设置在绝缘基板10a上的其他位置的通孔5a，与输入端子INa2连接(图7(A))。
即，八个端子6相对于绝缘基板1中心线左右对称各配置4个，而且沿绝缘基板1的一边，以第一输入端子INa1、第三输入端子INb1、第二输入端子INa1、第四输入端子INb2的顺序配置，而沿绝缘基板1一边的对边，以第一控制端子Ctl-1、第一共同输出端子OUTa、第二共同输出端子OUTb、第二控制端子Ctl-2的顺序配置(图7(B))。
组件周围4侧面由树脂层15和绝缘基板1的切断面形成，组件上面以平坦的树脂层15的表面形成，组件的下面由绝缘基板1的背面形成。
该化合物半导体开关电路装置在绝缘基板1的上面覆盖厚度为0.3mm的树脂层15，密封化合物半导体芯片3，化合物半导体芯片3具有大约130μm的厚度。
另外，组件表面侧是整面树脂层15，背面侧的绝缘基板1的端子6以在左右(上下)对称的图形配置，电极的极性判断困难，所以最好在树脂层15的表面侧形成或印刷成凹部等，印刻表示极性的标记。
这里，屏蔽用的导线只要是高频GND电位即可，所以，也可以采用控制端子Ctl-2用的导线2e。
另外，参照图8、图9说明本发明的第二实施例。
本发明的实施例，就是在与芯片电极座对应的导线之外，另外设置屏蔽高频信号线路的导线。在第一实施例中，屏蔽高频信号线路的导线采用了控制端子Ctl-1连接的导线，但在第二实施例中，通过设置与GND端子连接的专用导线22i，更可靠地屏蔽高频信号。在此固定的半导体芯片及其工作原理等与第一实施例一样，故省略说明。
图8是绝缘基板10a与绝缘层10b重叠的导电图形，以虚线表示的第一层导线21采用将输入端子的排列顺序与其端子连接的电极座排列顺序正逆调换的配置，因此该导线21将端子部作为始端，通过以绝缘层10b上的点画线表示的半导体芯片固定区域11之下，从固定区域11端露出，延伸到终端。
第二层导电图形由9根导线22构成，至少连接到端子部分。另外作为其中之一的导线22i与GND端子连接，并和与芯片的多个电极座连接的导电图形22a～22h另外独立设置。各导电图形22通过设置在缘层10b及绝缘基板10a的通孔25b、25a与端子连接。
导线22i从端子部分延伸，至少配置在半导体芯片之下，至少配置在半导体芯片之下的部分与以虚线表示的第一层导线21重叠。导线22i与GND端子连接，所以，能够屏蔽第一层导线21和通过半导体芯片的高频信号。
图9表示固定半导体芯片的例子。芯片是图5表示的芯片，固定的方向也是图5表示的方向。如图所示，导线22a～22h以半导体芯片的各电极座与接合线连接。各导线22上显示分别连接的端子的符号。
导线22i通过同时贯通绝缘层10b及绝缘基板10a的通孔25a、25b与GND端子连接。导线22i只要设置在至少导线21与半导体芯片12重叠的部分即可，接合线进行的电极的连接不存在。
第二实施例的特征在于，为了屏蔽高频信号，在与芯片的电极座对应的导线之外设置屏蔽专用的导线，与GND端子连接。将导线21环绕邻接的导线22b在芯片之下延伸，将电极座连接到露出部分，从而如前所述，在将与各自连接的电极座的排列顺序(Ia2-Ib1)一样的(INa2-INb1)作为正时，将输入端子INa2及INb1的排列顺序，以相反的顺序(Ib1-Ia2)配置，实现在组件内使信号路径实质交叉的芯片尺寸组件的开关电路。而且在该开关电路装置中，通过将屏蔽用的导线22i配置在构成高频信号线路的导线21和半导体芯片12重叠的部分，使其与GND端子连接，与第一实施例的结构比较，能实现完全没有高频干扰的屏蔽。因此，虽然端子数增加，但能实现可靠性更高的屏蔽，所以，在高频用途中，能提供一种可靠地抑制绝缘恶化、高性能的半导体装置。
以下参照图10说明本发明的第三实施例。
本实施例是将第二层导线2，与构成RF信号的输入端子INb1的第一层导线1连接，设置在导线120c1的另外一处(120c2)，图10表示第二层导电图形。第一层导线1(以虚线表示)及第二层的其他导线120a、120b、120d～120h，与第一实施例是相同的图形。导线120c1及导线120c2设置在绝缘层10b上两处，至少1部分可和夹住导线1的半导体芯片12的一部分的始端侧及终端侧的两处露出部重叠连接。选择该导线120b、和导线120c1及导线120c2中任意一个，连接输入端子用电极座Ia2、Ib1，很容易把与两个电极座Ia2、Ib1分别连接的输入端子INa2及INb1的排列顺序和电极座的排列顺序进行正逆配置切换。
即，如图10(A)所示，将输入端子用电极座Ia2连接在近旁的导线120b，将输入端子用电极座Ib1连接在导线120c2，从而可将输入端子INa2及INb1的排列顺序，与各自连接的电极座的排列顺序(Ia2-Ib1)一样，形成正的配置(INa2-INb1)。
另一方面，如图10(B)所示，通过将输入端子用电极座Ia2连接在导线120c1，将输入端子用电极座Ib1连接在近旁的导线120b，形成与本发明的第一实施例相同的图形。也就是说，能将输入端子INa2及INb1的排列顺序，形成将各自连接的电极座的排列顺序(Ia2-Ib1)调换的逆的配置(INb1-INa2)。
也就是说，将设置在绝缘基板上的第一层输入端子用的导线在芯片之下延伸，使终端从芯片露出，与其第一层导线连接，而且，将半导体芯片的电极座连接的第二层导线设置在两处，切换接合线连接的导线，从而使同一芯片图形、同一导电图形，和电极座对应的输入端子的配置可以正、逆，也就是说，可以容易地将本来的配置和与其相反的配置切换。因此，只是切换接合线的连接端，就可容易地切换RF信号路径，具有可迅速且完善地对应用户的要求的优点。
该第三实施例，表示在第一实施例的图形中，将与第一层导线连接的第二层导线设置在两处的结构，当然，在第二实施例中，也能将与导线1连接的第二层导线(图9导线22)设置在两处同样实施。
本发明的特征在于，在具有2层导电图形的芯片尺寸组件的开关电路装置中，在与输入端子连接并构成高频信号线路的第一层导线和设置在第二层的半导体芯片重合部分，设置构成GND电位或直流电位的第二层导线，将两者屏蔽。
由此，第一，能抑制输入的高频信号线路和半导体芯片上的高频信号线路的电气干扰。通过在与输入端子连接的导线和半导体芯片重叠的部分之间，配置与施加3V或0V电压的控制端子连接的导线，能利用构成高频GND电位的导线，将输入的高频信号线路和半导体芯片表面的高频信号线路屏蔽。也就是说，不产生电气干扰，能抑制绝缘恶化。
第二，具有以下优点，通过在连接在半导体芯片的电极座的导线之外，另外设置屏蔽用导线，并使其与GND端子连接，能实现完全没有高频干扰的屏蔽，因此能可靠抑制绝缘恶化，特别是提高在5GHz以上的高频用途的特性。
第三，通过将第一层的一个导线在半导体芯片之下环绕邻接的第二层导线延伸露出，将另外的第二层导线连接在该露出部，进行导线连接，在与各自连接的电极座的排列顺序一样的顺序作为正时，可将输入端子的排列顺序形成将电极座排列顺序调换的逆的顺序。也就是说，目前必须将RF信号路径在用户侧交叉安装，因此，具有这样的问题，在用户侧基板的占有面积增大，或者基板设计时受限制等，但根据本发明，有这样的优点，能在CSP的组件内部将配线实质交叉，所以用户侧能直接安装，大大有助于安装时的小型化。
第4，将与第一层导线连接的第二层导线设置在两处，利用导线连接选择任一方导线，能将输入端子的排列顺序，在与各自连接的电极座的排列顺序一样的排列顺序(正)、和将电极座的排列顺序调换的排列顺序(逆)之间切换。也就是说，采用同一图形的芯片及导电图形，能容易地将输入端子的排列顺序正逆切换。具体地说，能在CSP的组件内，使RF信号路径实质性地交叉的图形与不使其交叉的图形的开关电路装置，只靠接合位置的变更就能实现，故具有对用户的希望可迅速、且低成本、完善对应的优点。
在此，虽然陶瓷层形成2层，但由于对半导体内的配置下了功夫，芯片尺寸自身变小，所以，陶瓷虽形成2层也设有什么问题。

Claims (7)

1.一种半导体装置，其特征在于，具有绝缘基板、
设置在所述绝缘基板的第一层导电图形、
覆盖所述第一层导电图形的绝缘层、
设置在所述绝缘层的多个第二层导电图形、
在设置于所述绝缘层上的表面具有多个电极座的半导体芯片、
连接所述多个电极座与所述第二层导电图形的连接装置、和
与所述多个电极座连接的端子，
所述第一层导电图形将所述端子部分作为始端，至少通过所述半导体芯片之下，从该芯片的端部露出延伸到终端，在所述第一层导电图形的所述露出的部分上连接有所述电极座，所述第二层导电图形之一，至少与配置在所述半导体芯片之下的所述第一层导电图形重叠，并且与GND端子或直流电压端子连接。
2.如权利要求1所述的半导体装置，其特征在于，所述第二层导电图形之一与GND端子连接，并和与所述多个电极座连接的导电图形另外设置。
3.如权利要求1所述的半导体装置，其特征在于，所述半导体芯片由背面为半绝缘性的化合物半导体基板构成。
4.如权利要求1所述的半导体装置，其特征在于，所述第一层导电图形环绕与邻接的其他端子对应而设置的所述第二层导电图形，配置在其两侧。
5.如权利要求1所述的半导体装置，其特征在于，用所述连接装置，将与所述第一层导电图形终端侧的露出部连接的所述第二层的其他导电图形，和所述电极座之一连接，从而至少分别与2个所述电极座相连接的端子的排列顺序和所述电极座的排列顺序构成正反配置。
6.如权利要求1所述的半导体装置，其特征在于，与所述第一层导电图形连接的所述第二层的其他导电图形，设置在与夹着所述第一层导电图形的所述芯片一部分的始端侧露出部、及终端侧露出部连接的两处，通过将任一方的所述第二层的其他导电图形与所述电极座之一连接，将与两个所述电极座分别连接的端子的排列顺序和所述电极座的排列顺序，正反配置地切换。
7.如权利要求1所述的半导体装置，其特征在于，所述半导体芯片是将两个开关电路装置设置在一个芯片上的2联开关电路装置。
CNB021540292A 2001-12-06 2002-12-06 半导体装置 Expired - Fee Related CN1282240C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001372313A JP2003174111A (ja) 2001-12-06 2001-12-06 半導体装置
JP372313/01 2001-12-06
JP372313/2001 2001-12-06

Publications (2)

Publication Number Publication Date
CN1423325A CN1423325A (zh) 2003-06-11
CN1282240C true CN1282240C (zh) 2006-10-25

Family

ID=19181230

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021540292A Expired - Fee Related CN1282240C (zh) 2001-12-06 2002-12-06 半导体装置

Country Status (6)

Country Link
US (1) US6833616B2 (zh)
EP (1) EP1321983A3 (zh)
JP (1) JP2003174111A (zh)
KR (1) KR100655362B1 (zh)
CN (1) CN1282240C (zh)
TW (1) TW561597B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
JPWO2004068577A1 (ja) * 2003-01-27 2006-05-25 松下電器産業株式会社 半導体装置
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP4359110B2 (ja) 2003-09-24 2009-11-04 三洋電機株式会社 回路装置
JP4003780B2 (ja) 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
CN100466246C (zh) * 2005-10-10 2009-03-04 南茂科技股份有限公司 用于封装的柔性基板
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP2011055241A (ja) 2009-09-01 2011-03-17 Panasonic Corp 高周波電力増幅器
JP2011055446A (ja) * 2009-09-04 2011-03-17 Panasonic Corp 高周波電力増幅器
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
KR100985899B1 (ko) * 2010-02-22 2010-10-08 채영훈 홀딩 밴드
US8649811B2 (en) * 2010-07-13 2014-02-11 Shiquan Wu Embryo frequency leakage for personalized wireless communication system
JP2012069562A (ja) * 2010-09-21 2012-04-05 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP6102297B2 (ja) * 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems
JPS60154646A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置
EP0162521A3 (en) * 1984-05-23 1986-10-08 American Microsystems, Incorporated Package for semiconductor devices
JP2911988B2 (ja) * 1990-09-19 1999-06-28 日本電気株式会社 半導体集積回路装置
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH0653355A (ja) * 1992-07-30 1994-02-25 Kyocera Corp 電子部品収納用パッケージ
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5825628A (en) * 1996-10-03 1998-10-20 International Business Machines Corporation Electronic package with enhanced pad design
US5880596A (en) * 1996-11-05 1999-03-09 Altera Corporation Apparatus and method for configuring integrated circuit option bits with different bonding patterns
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP2943781B2 (ja) * 1997-08-08 1999-08-30 日本電気株式会社 半導体メモリ
US6127728A (en) * 1999-06-24 2000-10-03 Lsi Logic Corporation Single reference plane plastic ball grid array package

Also Published As

Publication number Publication date
JP2003174111A (ja) 2003-06-20
KR20030047760A (ko) 2003-06-18
US6833616B2 (en) 2004-12-21
KR100655362B1 (ko) 2006-12-08
US20030151137A1 (en) 2003-08-14
EP1321983A3 (en) 2006-04-05
EP1321983A2 (en) 2003-06-25
TW561597B (en) 2003-11-11
CN1423325A (zh) 2003-06-11

Similar Documents

Publication Publication Date Title
CN1282240C (zh) 半导体装置
CN101048863B (zh) 电子部件模块以及无线通信设备
CN100345285C (zh) 高频器件
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
KR100369879B1 (ko) 반도체장치
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN1372381A (zh) 开关电路装置
CN1581482A (zh) 电路模块
US7019362B2 (en) Power MOSFET with reduced dgate resistance
CN1455458A (zh) 半导体开关电路装置及其制造方法
CN100345286C (zh) 半导体装置
CN1238896C (zh) 半导体开关电路器件
CN113972142B (zh) 半导体装置的制造方法
EP0697728B1 (en) MOS-technology power device chip and package assembly
US20030162382A1 (en) Semiconductor device
CN1282241C (zh) 半导体装置
CN100382258C (zh) 高阻抗射频功率塑料封装
CN116314124A (zh) 一种电子器件的芯片互联、基岛互联及引线键合结构
US20240030080A1 (en) Semiconductor device
WO2021181468A1 (ja) 半導体モジュール
JP2014241309A (ja) 半導体装置およびその製造方法
CN112530919A (zh) 公共源极平面网格阵列封装
CN1348255A (zh) 化合物半导体开关电路装置
US20220139813A1 (en) Semiconductor device
US20240038651A1 (en) Circuit board arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20100106